CN113410366A - 发光二极管封装结构及其制作方法 - Google Patents
发光二极管封装结构及其制作方法 Download PDFInfo
- Publication number
- CN113410366A CN113410366A CN202010435900.4A CN202010435900A CN113410366A CN 113410366 A CN113410366 A CN 113410366A CN 202010435900 A CN202010435900 A CN 202010435900A CN 113410366 A CN113410366 A CN 113410366A
- Authority
- CN
- China
- Prior art keywords
- light emitting
- emitting diodes
- layer
- carrier
- emitting diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000008393 encapsulating agent Substances 0.000 claims abstract description 50
- 238000012360 testing method Methods 0.000 claims abstract description 25
- 239000000084 colloidal system Substances 0.000 claims abstract description 9
- 238000005538 encapsulation Methods 0.000 claims abstract description 3
- 239000000178 monomer Substances 0.000 claims abstract description 3
- 239000010410 layer Substances 0.000 claims description 136
- 229910000679 solder Inorganic materials 0.000 claims description 60
- 239000012790 adhesive layer Substances 0.000 claims description 37
- 238000003466 welding Methods 0.000 claims description 14
- 235000012431 wafers Nutrition 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 239000002390 adhesive tape Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000748 compression moulding Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
Abstract
本发明提供一种发光二极管封装结构的制作方法，其包括以下步骤。将已通过电性测试的多个发光二极管巨量转移至载板上。形成封装胶体以覆盖发光二极管。移除载板。形成重配置线路层以电性连接发光二极管。重配置线路层包括至少一线路层与至少一光敏介电层。发光二极管与线路层电性连接。进行单体化程序，以切割封装胶体与重配置线路层，而形成多个表面黏着型发光二极管封装结构。每一表面黏着型发光二极管封装结构中的发光二极管的数量至少为12个。本发明的发光二极管封装结构及其制作方法，其可具有较高的制程良率、高产出率且可降低生产成本。
Description
技术领域
本发明涉及一种封装结构及其制作方法，尤其涉及一种发光二极管封装结构及其制作方法。
背景技术
一般来说，微型发光二极管于巨量转移(一般为数百万颗)时，常因为微型发光二极管的接垫与已制作重配置线路层的承载基板的焊垫的共平面性不佳，而导致制程良率低。再者，微型发光二极管于巨量转移的要求极高，其组装后的良率需大于99.9999％。因此，于巨量转移后，若微型发光二极管稍有损坏，已组装完成的微型发光二极管则需全部报废，进而增加制作成本。
发明内容
本发明是针对一种发光二极管封装结构及其制作方法，其可具有较高的制程良率、高产出率(high throughput)且可降低生产成本。
根据本发明的实施例，发光二极管封装结构的制作方法，其包括以下步骤。将已通过电性测试的多个发光二极管巨量转移至载板上。形成封装胶体以覆盖发光二极管。移除载板。形成重配置线路层以电性连接发光二极管。重配置线路层包括至少一线路层与至少一光敏介电层。发光二极管与线路层电性连接。进行单体化程序，以切割封装胶体与重配置线路层，而形成多个表面黏着型(surface mounted device,SMD)发光二极管封装结构。每一表面黏着型发光二极管封装结构中的发光二极管的数量至少为12个。
在根据本发明的实施例的发光二极管封装结构的制作方法中，每一发光二极管具有彼此相对的主动面以及背面。每一发光二极管包括多个接垫，而接垫位于主动面上。
在根据本发明的实施例的发光二极管封装结构的制作方法中，载板上配置有黏着层，接垫直接接触黏着层，而将发光二极管定位于载板上。
在根据本发明的实施例的发光二极管封装结构的制作方法中，于移除载板之前，形成封装胶体，而于移除载板之后，形成重配置线路层。
在根据本发明的实施例的发光二极管封装结构的制作方法中，封装胶体具有彼此相对的顶面与底面，且底面直接接触黏着层。封装胶体形成在载板上且覆盖每一发光二极管的主动面、背面以及接垫。
在根据本发明的实施例的发光二极管封装结构的制作方法中，形成封装胶体之后，提供另一载板于封装胶体的顶面上。另一载板上配置有另一黏着层，而另一黏着层位于另一载板与封装胶体之间。移除载板而暴露出封装胶体的底面以及每一发光二极管的每一接垫的下表面。
在根据本发明的实施例的发光二极管封装结构的制作方法中，进行单体化程序之前，形成防焊层于重配置线路层上。重配置线路层还包括多个焊垫，而防焊层暴露出部分焊垫。形成多个焊球于防焊层所暴露出的焊垫上。移除另一载板及另一黏着层，而暴露出封装胶体的顶面。
在根据本发明的实施例的发光二极管封装结构的制作方法中，载板上配置有黏着层。每一发光二极管的背面直接接触黏着层而定位于载板上。
在根据本发明的实施例的发光二极管封装结构的制作方法中，于移除载板之前，形成重配置线路层，而于移除载板之后，形成封装胶体。
在根据本发明的实施例的发光二极管封装结构的制作方法中，于形成重配置线路层之后，形成防焊层于重配置线路层。重配置线路层还包括多个焊垫，而防焊层暴露出部分焊垫。提供另一载板于防焊层上，另一载板上有另一黏着层，而另一黏着层位于另一载板与防焊层之间。移除载板而暴露出每一发光二极管的背面。
在根据本发明的实施例的发光二极管封装结构的制作方法中，封装胶体形成在重配置线路层上且覆盖每一发光二极管的背面。封装胶体具有彼此相对的顶面与底面，而底面直接接触重配置线路层。
在根据本发明的实施例的发光二极管封装结构的制作方法中，发光二极管封装结构的制作方法，还包括：形成封装胶体之后，移除另一载板及另一黏着层，而暴露出防焊层与被防焊层所暴露出的焊垫。形成多个焊球于防焊层所暴露出的焊垫上。
在根据本发明的实施例的发光二极管封装结构的制作方法中，发光二极管包括多个红色发光二极管、多个蓝色发光二极管以及多个绿色发光二极管。
在根据本发明的实施例的发光二极管封装结构的制作方法中，发光二极管封装结构的制作方法，还包括：于将已通过电性测试的发光二极管巨量转移至载板上之前，对多个晶圆上的多个发光单元进行电性测试。将通过电性测试的晶圆进行另一单体化程序，而形成已通过电性测试的发光二极管。
根据本发明的实施例，发光二极管封装结构，其包括多个发光二极管、重配置线路层以及封装胶体。发光二极管已通过电性测试，且发光二极管的个数至少为12个。重配置线路层包括至少一线路层与至少一光敏介电层。发光二极管与线路层电性连接。封装胶体覆盖发光二极管与重配置线路层。
在根据本发明的实施例的发光二极管封装结构的制作方法中，每一发光二极管具有彼此相对的主动面以及背面。每一发光二极管包括多个接垫，而封装胶体覆盖每一发光二极管的主动面、背面以及接垫。
在根据本发明的实施例的发光二极管封装结构的制作方法中，每一发光二极管具有彼此相对的主动面以及背面，而封装胶体覆盖每一发光二极管的背面。
在根据本发明的实施例的发光二极管封装结构的制作方法中，发光二极管封装结构，还包括：防焊层以及多个焊球。防焊层配置于重配置线路层上。重配置线路层还包括多个焊垫，而防焊层暴露部分焊垫。焊球配置于防焊层所暴露出的焊垫上。
在根据本发明的实施例的发光二极管封装结构的制作方法中，发光二极管包括多个红色发光二极管、多个蓝色发光二极管以及多个绿色发光二极管。
在根据本发明的实施例的发光二极管封装结构的制作方法中，发光二极管封装结构为表面黏着型发光二极管封装结构。
综上所述，在本发明的发光二极管封装结构的制作方法中，是将已通过电性测试的发光二极管巨量转移至载板上，而进行后续的重配置线路层的制作。因此，可提高后续所完成的表面黏着型发光二极管封装结构的制程良率。再者，通过平整性高的载板承载巨量转移的发光二极管，于后续移除载板时，发光二极管可具有较佳的共平面性。此外，由于本发明的重配置线路层是采用感光性介电材料来制作光敏介电层，因而可减少制程步骤、降低制作成本及可具有较高的产出率。
附图说明
图1A至图1E及图2A至图2D是依照本发明的一实施例的一种发光二极管封装结构的制作方法的剖面示意图及俯视示意图；
图2E是将多个图2D的发光二极管封装结构拼接为显示屏的示意图；
图3A至图3E是依照本发明的另一实施例的一种发光二极管封装结构的制作方法的局部步骤的剖面示意图。
附图标记说明
10:载板
11、12、13:晶圆
15:黏着层
20:另一载板
25:另一黏着层
100、200:表面黏着型发光二极管封装结构
110a、120a、130a:发光单元
110、120、130、210、220、230:发光二极管
112、122、132、212、222、232:接垫
113、123、133:下表面
140、250:封装胶体
142、252:顶面
144、254:底面
150、240:重配置线路层
152、244:线路层
154、242:光敏介电层
156、246:焊垫
160、260:防焊层
170、270:焊球
A:主动面
B:背面
D:显示屏
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
图1A至图1E及图2A至图2D是依照本发明的一实施例的一种发光二极管封装结构的制作方法的剖面示意图及俯视示意图。为了方便说明起见，图2D中仅示意地示出发光二极管110、120、130的排列及其个数。
关于本实施例的发光二极管封装结构的制作方法，首先，请先参考图2A，对多个晶圆11、12、13上的多个发光单元110a、120a、130a进行电性测试，已先确定这些发光单元110a、120a、130a是否为良品。
接着，请同时参考图2A与图2B，将通过电性测试的晶圆11、12、13进行单体化程序，而形成已通过电性测试的多个发光二极管110、120、130。此时，切割下来的这些发光二极管110、120、130都是通过电性测试的良品。此处，发光二极管110例如是多个红色发光二极管，发光二极管120例如是多个蓝色发光二极管，且发光二极管130例如是多个绿色发光二极管，但不以此为限。较佳地，发光二极管110、120、130为微型发光二极管(micro LED)。
接着，请同时参考图2C与图1A，将已通过电性测试的发光二极管110、120、130巨量转移至载板10上。详细来说，每一发光二极管110、120、130具有彼此相对的主动面A以及背面B。每一发光二极管110、120、130包括多个接垫112、122、132，而接垫112、122、132位于主动面A上。载板10上配置有黏着层15，接垫112、122、132直接接触黏着层15，而将发光二极管110、120、130定位于载板10上。也就是说，发光二极管110、120、130是以主动面A朝下(face-down)的方式配置于载板10上。此处，黏着层15例如是双面热解黏胶带(thermal releasetwo-side tape)，而载板10例如是具有平坦表面、共平面性佳且没有电性功能的暂时基板，但不以此为限。载板10的形状可例如是圆形或矩形，但不以此为限。
接着，请参考图1B，形成封装胶体140以覆盖发光二极管110、120、130。封装胶体140具有彼此相对的顶面142与底面144，且底面144直接接触黏着层15。封装胶体140形成在载板10上且覆盖每一发光二极管110、120、130的主动面A、背面B以及接垫112、122、132。此处，形成封装胶体140的方法例如是压缩模造(compression molding)或压合法(lamination)。
接着，请同时参考图1B与图1C，提供另一载板20于封装胶体140的顶面142上。另一载板20上配置有另一黏着层25，而另一黏着层25位于另一载板20与封装胶体140之间。此处，黏着层25例如是双面热解黏胶带(thermal release two-side tape)，而另一载板20例如是具有平坦表面、共平面性佳且没有电性功能的暂时基板，但不以此为限。
接着，请再同时参考图1B与图1C，移除载板10而暴露出封装胶体140的底面144以及每一发光二极管110、120、130的每一接垫112、122、132的下表面113、123、133。意即，每一接垫112、122、132的下表面113、123、133切齐于封装胶体144的底面144。此处，移除载板10的方法例如是剥离(peel off)黏着层15，以将载板10连同黏着层15从封装胶体140上移除。
接着，请参考图1D，形成重配置线路层150以电性连接发光二极管110、120、130。此处，重配置线路层150包括至少一线路层(示意地示出多层线路层152)与至少一光敏介电层(示意地示出多层光敏介电层154)，而发光二极管110、120、130与线路层152电性连接。
由于本实施例采用感光性介电材料来制作重配置线路层150，因此可直接对光敏介电层154进行蚀刻，而无须设置光阻层，可减少制程步骤，降低生产成本。此外，由于每一接垫112、122、132的下表面113、123、133切齐于封装胶体144的底面144，请参考图1C，因此形成在封装胶体140的底面144上的重配置线路层150可具有较佳地平整度，可提高制程良率及结构可靠度。
接着，请再参考图1D，形成防焊层160于重配置线路层150上。重配置线路层150还包括多个焊垫156，而防焊层160暴露出部分焊垫156。选择性地，可对这些焊垫156进行表面处理，来避免这些焊垫156产生氧化，可提高可靠度。紧接着，形成多个焊球170于防焊层160所暴露出的焊垫156上。
之后，请同时参考图1D与图1E，移除另一载板20及另一黏着层25，而暴露出封装胶体140的顶面142。此处，移除载板20的方法例如是剥离(peel off)黏着层25，以将载板20连同黏着层25从封装胶体140上移除。
最后，请参考图1E与图2D，进行单体化程序，以切割封装胶体140与重配置线路层150，而形成多个表面黏着型发光二极管封装结构100。此处，每一表面黏着型发光二极管封装结构100中的发光二极管110、120、130的数量至少为12个。如图2D所示，一个发光二极管110、一个发光二极管120以及一个发光二极管130构成一个单位，而四个单位构成一个表面黏着型发光二极管封装结构100，即4-in-1，但不以此为限。于一实施例中，亦可是九个单位构成一个表面黏着型发光二极管封装结构，即9-in-1；或者是，于另一实施例中，亦可是十六个单位构成一个表面黏着型发光二极管封装结构，即16-in-1，上述皆属于本发明所欲保护的范围。至此，已完成表面黏着型发光二极管封装结构100的制作。
在结构上，请再参考图1E，本实施例的表面黏着型发光二极管封装结构100包括发光二极管110、120、130、重配置线路层150以及封装胶体140。发光二极管110、120、130已通过电性测试，且发光二极管110、120、130的个数至少为12个。重配置线路层150包括线路层152与光敏介电层154，其中发光二极管110、120、130与线路层152电性连接。封装胶体140覆盖发光二极管110、120、130与重配置线路层150。
详细来说，每一发光二极管110、120、130具有彼此相对的主动面A以及背面B，其中发光二极管110例如是多个红色发光二极管，而发光二极管120例如是多个蓝色发光二极管，且发光二极管130例如是多个绿色发光二极管，但不以此为限。较佳地，发光二极管110、120、130为微型发光二极管(micro LED)。每一发光二极管110、120、130包括接垫112、122、132，而封装胶体140覆盖每一发光二极管110、120、130的主动面A、背面B以及接垫112、122、132。本实施例的表面黏着型发光二极管封装结构100还包括防焊层160以及焊球170。防焊层160配置于重配置线路层150上。重配置线路层150还包括多个焊垫156，而防焊层160暴露部分焊垫156。焊球170配置于防焊层160所暴露出的焊垫156上。
图2E是将多个图2D的发光二极管封装结构拼接为显示屏的示意图。于后续的应用中，请参考图2E，可将已完成的每一个表面黏着型发光二极管封装结构100再次进行电性测试，来确保其结构可靠度。接着，可将这些再次通过电性测试的表面黏着型发光二极管封装结构100以表面黏着技术(Surface Mount Technology，SMT)拼接组装为不同大小的显示屏D。
简言之，在本实施例的发光二极管封装结构的制作方法中，是将已通过电性测试的发光二极管110、120、130巨量转移至载板10上，而进行后续的重配置线路层150的制作。因此，可提高后续所完成的表面黏着型发光二极管封装结构100的制程良率。再者，通过平整性高的载板10承载巨量转移的发光二极管110、120、130，于后续移除载板10时，发光二极管110、120、130可具有较佳的共平面性。此外，由于本实施例的重配置线路层150是采用感光性介电材料来制作光敏介电层154，因而可减少制程步骤、降低制作成本及可具有较高的产出率。
值得一提的，本实施例是于移除载板10之前，先形成封装胶体140，而于移除载板10之后，再形成重配置线路层150，但不以此为限。于另一实施例中，亦可以是于移除载板10之前，先形成重配置线路层240(请参考图3B)，而于移除载板10之后，再形成封装胶体250(请参考图3D)。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图3A至图3E是依照本发明的另一实施例的一种发光二极管封装结构的制作方法的局部步骤的剖面示意图。本实施例的发光二极管封装结构的制作方法与上述的发光二极管封装结构的制作方法相似，两者的差异在于：于图2B的步骤之后，即形成已通过电性测试的多个发光二极管210、220、230，请参考图3A，将已通过电性测试的发光二极管210、220、230巨量转移至载板10上。详细来说，每一发光二极管210、220、230具有彼此相对的主动面A以及背面B。载板10上配置有黏着层15，而每一发光二极管210、220、230的背面B直接接触黏着层15而定位于载板10上。也就是说，发光二极管210、220、230是以主动面A朝上(face-up)的方式配置于载板10上。
接着，请参考图3B，形成重配置线路层240以电性连接发光二极管210、220、230。重配置线路层240包括至少一线路层(示意地示出多个线路层244)与至少一光敏介电层(示意地示出多个光敏介电层242)，而发光二极管210、220、230的接垫212、222、232与线路层244电性连接。
接着，请再参考图3B，形成防焊层260于重配置线路层240。重配置线路层240还包括多个焊垫246，而防焊层260暴露出部分焊垫246。选择性地，可对这些焊垫246进行表面处理，来避免这些焊垫246产生氧化，可提高可靠度。
接着，请再同时参考图3B与图3C，提供另一载板20于防焊层260上，另一载板20上有另一黏着层25，而另一黏着层25位于另一载板20与防焊层260之间。
接着，请再同时参考图3B与图3C，移除载板10而暴露出每一发光二极管210、220、230的背面B。
接着，请同时参考图3C与图3D，形成封装胶体250以覆盖发光二极管210、220、230。封装胶体250形成在重配置线路层240的光敏介电层242上且覆盖每一发光二极管210、220、230的背面B。封装胶体250具有彼此相对的顶面252与底面254，而底面254直接接触重配置线路层240。如图3D所示，发光二极管210、220、230的背面B实质上切齐于封装胶体250的底面254。
之后，请再同时参考图3C与图3D，移除另一载板20及另一黏着层25，而暴露出防焊层260与被防焊层260所暴露出的焊垫246。紧接着，形成多个焊球270于防焊层所暴露出的焊垫246上。
最后，请参考图3E，进行单体化程序，以切割封装胶体250与重配置线路层240，而形成多个表面黏着型发光二极管封装结构200。此处，每一表面黏着型发光二极管封装结构200中的发光二极管210、220、230的数量至少为12个。至此，已完成表面黏着型发光二极管封装结构200的制作。
在结构上，请再同时参考图1E与图3E，本实施例的表面黏着型发光二极管封装结构200与图1E的表面黏着型发光二极管封装结构100相似，两者的差异在于：本实施例的封装胶体250仅覆盖每一发光二极管210、220、230的背面B。此处，每一发光二极管210、220、230的背面B实质上切齐于封装胶体250的底面254。
综上所述，在本发明的发光二极管封装结构的制作方法中，是将已通过电性测试的发光二极管巨量转移至载板上，而进行后续的重配置线路层的制作。因此，可提高后续所完成的表面黏着型发光二极管封装结构的制程良率。再者，通过平整性高的载板承载巨量转移的发光二极管，于后续移除载板时，发光二极管可具有较佳的共平面性。此外，由于本发明的重配置线路层是采用感光性介电材料来制作光敏介电层，因而可减少制程步骤、降低制作成本及可具有较高的产出率。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (20)
1.一种发光二极管封装结构的制作方法，其特征在于，包括：
将已通过电性测试的多个发光二极管巨量转移至载板上；
形成封装胶体以覆盖所述多个发光二极管；
移除所述载板；
形成重配置线路层以电性连接所述多个发光二极管，所述重配置线路层包括至少一线路层与至少一光敏介电层，所述多个发光二极管与所述至少一线路层电性连接；以及
进行单体化程序，以切割所述封装胶体与所述重配置线路层，而形成多个表面黏着型发光二极管封装结构，其中所述多个表面黏着型发光二极管封装结构中的每一个中的所述多个发光二极管的数量至少为12个。
2.根据权利要求1所述的发光二极管封装结构的制作方法，其特征在于，所述多个发光二极管的每一个具有彼此相对的主动面以及背面，且所述多个发光二极管的每一个包括多个接垫，而所述多个接垫位于所述主动面上。
3.根据权利要求2所述的发光二极管封装结构的制作方法，其特征在于，所述载板上配置有黏着层，所述多个接垫直接接触所述黏着层，而将所述多个发光二极管定位于所述载板上。
4.根据权利要求3所述的发光二极管封装结构的制作方法，其特征在于，于移除所述载板之前，形成所述封装胶体，而于移除所述载板之后，形成所述重配置线路层。
5.根据权利要求4所述的发光二极管封装结构的制作方法，其特征在于，所述封装胶体具有彼此相对的顶面与底面，所述底面直接接触所述黏着层，且所述封装胶体形成在所述载板上且覆盖所述多个发光二极管的每一个的所述主动面、所述背面以及所述多个接垫。
6.根据权利要求5所述的发光二极管封装结构的制作方法，其特征在于，还包括：
形成所述封装胶体之后，提供另一载板于所述封装胶体的所述顶面上，所述另一载板上配置有另一黏着层，而所述另一黏着层位于所述另一载板与所述封装胶体之间；以及
移除所述载板而暴露出所述封装胶体的所述底面以及所述多个发光二极管的每一个的所述多个接垫的每一个的下表面。
7.根据权利要求6所述的发光二极管封装结构的制作方法，其特征在于，还包括：
进行所述单体化程序之前，形成防焊层于所述重配置线路层上，其中所述重配置线路层还包括多个焊垫，而所述防焊层暴露出部分所述多个焊垫；
形成多个焊球于所述防焊层所暴露出的所述多个焊垫上；以及
移除所述另一载板及所述另一黏着层，而暴露出所述封装胶体的所述顶面。
8.根据权利要求2所述的发光二极管封装结构的制作方法，其特征在于，所述载板上配置有黏着层，所述多个发光二极管的每一个的所述背面直接接触所述黏着层而定位于所述载板上。
9.根据权利要求8所述的发光二极管封装结构的制作方法，其特征在于，于移除所述载板之前，形成所述重配置线路层，而于移除所述载板之后，形成所述封装胶体。
10.根据权利要求9所述的发光二极管封装结构的制作方法，其特征在于，还包括：
于形成所述重配置线路层之后，形成防焊层于所述重配置线路层，其中所述重配置线路层还包括多个焊垫，而所述防焊层暴露出部分所述多个焊垫；
提供另一载板于所述防焊层上，所述另一载板上有另一黏着层，所述另一黏着层位于所述另一载板与所述防焊层之间；以及
移除所述载板而暴露出所述多个发光二极管的每一个的所述背面。
11.根据权利要求10所述的发光二极管封装结构的制作方法，其特征在于，所述封装胶体形成在所述重配置线路层上且覆盖所述多个发光二极管的每一个的所述背面，所述封装胶体具有彼此相对的顶面与底面，而所述底面直接接触所述重配置线路层。
12.根据权利要求11所述的发光二极管封装结构的制作方法，其特征在于，还包括：
形成所述封装胶体之后，移除所述另一载板及所述另一黏着层，而暴露出所述防焊层与被所述防焊层所暴露出的所述多个焊垫；以及
形成多个焊球于所述防焊层所暴露出的所述多个焊垫上。
13.根据权利要求1所述的发光二极管封装结构的制作方法，其特征在于，所述多个发光二极管包括多个红色发光二极管、多个蓝色发光二极管以及多个绿色发光二极管。
14.根据权利要求1所述的发光二极管封装结构的制作方法，其特征在于，还包括：
于将已通过电性测试的所述多个发光二极管巨量转移至所述载板上之前，对多个晶圆上的多个发光单元进行电性测试；以及
将通过电性测试的所述多个晶圆进行另一单体化程序，而形成已通过电性测试的所述多个发光二极管。
15.一种发光二极管封装结构，其特征在于，包括：
多个发光二极管，其中所述多个发光二极管已通过电性测试，且所述多个发光二极管的个数至少为12个；
重配置线路层，包括至少一线路层与至少一光敏介电层，所述多个发光二极管与所述至少一线路层电性连接；以及
封装胶体，覆盖所述多个发光二极管与所述重配置线路层。
16.根据权利要求15所述的发光二极管封装结构的制作方法，其特征在于，所述多个发光二极管的每一个具有彼此相对的主动面以及背面，且所述多个发光二极管的每一个包括多个接垫，而所述封装胶体覆盖所述多个发光二极管的每一个的所述主动面、所述背面以及所述多个接垫。
17.根据权利要求15所述的发光二极管封装结构的制作方法，其特征在于，所述多个发光二极管的每一个具有彼此相对的主动面以及背面，而所述封装胶体覆盖所述多个发光二极管的每一个的所述背面。
18.根据权利要求15所述的发光二极管封装结构的制作方法，其特征在于，还包括：
防焊层，配置于所述重配置线路层上，所述重配置线路层还包括多个焊垫，所述防焊层暴露部分所述多个焊垫；以及
多个焊球，配置于所述防焊层所暴露出的所述多个焊垫上。
19.根据权利要求15所述的发光二极管封装结构的制作方法，其特征在于，所述多个发光二极管包括多个红色发光二极管、多个蓝色发光二极管以及多个绿色发光二极管。
20.根据权利要求15所述的发光二极管封装结构的制作方法，其特征在于，所述发光二极管封装结构为表面黏着型发光二极管封装结构。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109108751 | 2020-03-17 | ||
| TW109108751A TWI722835B (zh) | 2020-03-17 | 2020-03-17 | 發光二極體封裝結構及其製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113410366A true CN113410366A (zh) | 2021-09-17 |
Family
ID=76036166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010435900.4A Pending CN113410366A (zh) | 2020-03-17 | 2020-05-21 | 发光二极管封装结构及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113410366A (zh) |
| TW (1) | TWI722835B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039017A (ja) * | 2003-07-18 | 2005-02-10 | Hitachi Ltd | 半導体装置の製造方法および配線基板の製造方法 |
| US20090160043A1 (en) * | 2007-12-20 | 2009-06-25 | Geng-Shin Shen | Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration |
| CN102280562A (zh) * | 2011-08-02 | 2011-12-14 | 日月光半导体制造股份有限公司 | 发光二极管的封装工艺与其结构 |
| KR20120009868A (ko) * | 2010-07-22 | 2012-02-02 | 앰코 테크놀로지 코리아 주식회사 | 발광 다이오드 패키지 및 그 제조 방법 |
| CN103915353A (zh) * | 2013-01-03 | 2014-07-09 | 新科金朋有限公司 | 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 |
| US20170229425A1 (en) * | 2016-02-05 | 2017-08-10 | Powertech Technology Inc. | Manufacturing method of wafer level package structure |
| US20190096821A1 (en) * | 2017-09-25 | 2019-03-28 | Powertech Technology Inc. | Manufacturing method of package structure |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011034586A2 (en) * | 2009-09-16 | 2011-03-24 | Semprius, Inc. | High-yield fabrication of large-format substrates with distributed, independent control elements |
| US9607965B2 (en) * | 2013-09-25 | 2017-03-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
| TWM502782U (zh) * | 2014-12-08 | 2015-06-11 | Dynacard Co Ltd | 微型燈管結構 |
-
2020
- 2020-03-17 TW TW109108751A patent/TWI722835B/zh active
- 2020-05-21 CN CN202010435900.4A patent/CN113410366A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005039017A (ja) * | 2003-07-18 | 2005-02-10 | Hitachi Ltd | 半導体装置の製造方法および配線基板の製造方法 |
| US20090160043A1 (en) * | 2007-12-20 | 2009-06-25 | Geng-Shin Shen | Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration |
| KR20120009868A (ko) * | 2010-07-22 | 2012-02-02 | 앰코 테크놀로지 코리아 주식회사 | 발광 다이오드 패키지 및 그 제조 방법 |
| CN102280562A (zh) * | 2011-08-02 | 2011-12-14 | 日月光半导体制造股份有限公司 | 发光二极管的封装工艺与其结构 |
| CN103915353A (zh) * | 2013-01-03 | 2014-07-09 | 新科金朋有限公司 | 半导体器件以及使用标准化载体形成嵌入式晶片级芯片尺寸封装的方法 |
| US20170229425A1 (en) * | 2016-02-05 | 2017-08-10 | Powertech Technology Inc. | Manufacturing method of wafer level package structure |
| US20190096821A1 (en) * | 2017-09-25 | 2019-03-28 | Powertech Technology Inc. | Manufacturing method of package structure |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202137424A (zh) | 2021-10-01 |
| TWI722835B (zh) | 2021-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946325B2 (en) | Methods for packaging microelectronic devices | |
| US7119427B2 (en) | Stacked BGA packages | |
| US7687899B1 (en) | Dual laminate package structure with embedded elements | |
| US8253232B2 (en) | Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same | |
| US7618849B2 (en) | Integrated circuit package with etched leadframe for package-on-package interconnects | |
| JP5441313B2 (ja) | ベースパッケージ上にダイを有する集積回路パッケージシステムを製造するための方法および集積回路パッケージシステム | |
| JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
| KR20090034081A (ko) | 적층형 반도체 패키지 장치 및 이의 제작 방법 | |
| KR20130077939A (ko) | 원 레이어 섭스트레이트를 갖는 반도체 패키지와, 이를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법 | |
| KR100271676B1 (ko) | 반도체장치용패키지및반도체장치와그들의제조방법 | |
| KR20130129712A (ko) | 반도체 패키지 및 이의 제조방법 | |
| US11362057B2 (en) | Chip package structure and manufacturing method thereof | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| KR101573281B1 (ko) | 재배선층을 이용한 적층형 반도체 패키지 및 이의 제조 방법 | |
| TWI550731B (zh) | 晶片封裝製程及晶片封裝 | |
| CN113410366A (zh) | 发光二极管封装结构及其制作方法 | |
| TWI720687B (zh) | 晶片封裝結構及其製作方法 | |
| KR100871379B1 (ko) | 반도체 패키지의 제조방법 | |
| CN109065515B (zh) | 高导电低阻值的芯片封装结构及其制备方法 | |
| KR20100050976A (ko) | 반도체 패키지 및 그의 제조 방법 | |
| CN114695283A (zh) | 芯片封装结构及其制作方法 | |
| CN109243981B (zh) | 封装结构及其制造方法 | |
| KR20110030089A (ko) | 반도체 패키지 및 그 제조방법 | |
| JP2003338589A (ja) | Ｂｇａパッケージ及びその製造方法 | |
| KR100808586B1 (ko) | 적층형 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210917 |
|
| RJ01 | Rejection of invention patent application after publication |