CN102280562A - 发光二极管的封装工艺与其结构 - Google Patents

发光二极管的封装工艺与其结构 Download PDF

Info

Publication number
CN102280562A
CN102280562A CN2011102190261A CN201110219026A CN102280562A CN 102280562 A CN102280562 A CN 102280562A CN 2011102190261 A CN2011102190261 A CN 2011102190261A CN 201110219026 A CN201110219026 A CN 201110219026A CN 102280562 A CN102280562 A CN 102280562A
Authority
CN
China
Prior art keywords
emitting diode
light
backlight unit
diode chip
adhesive body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102190261A
Other languages
English (en)
Inventor
李善九
郑铉洙
李贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN2011102190261A priority Critical patent/CN102280562A/zh
Publication of CN102280562A publication Critical patent/CN102280562A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种发光二极管的封装工艺与其结构。该封装结构包括重配置线路层、至少一位于该重配置线路层上的发光二极管芯片与位于该重配置线路层上的封胶体。该重配置线路层具有多个接合垫、内连线与多个焊垫。该发光二极管芯片与该接合垫直接接触。该封胶体覆盖该发光二极管芯片。

Description

发光二极管的封装工艺与其结构
技术领域
本发明涉及一种封装结构，且特别是涉及一种发光二极管的晶片级封装工艺及其相关结构。
背景技术
相较于传统光源，发光二极管(light-emitting diode，LED)光源具有许多优点，如低耗能、寿命长、尺寸小或较坚固耐用等等，不但能取代一般照明环境下的传统光源，而且LED更具有非常多样化的应用。
随着新的应用不断被发展，针对较高功率的LED芯片以及其对应更轻薄的封装结构而言，封装结构需要能兼顾发光效率、散热以及成本考虑。
发明内容
本发明的封装工艺直接形成重配置线路层(Redistribution layer；RDL)于晶背与封胶体背面上，以电性连结芯片与外接端，不但与现有工艺相容，省略使用昂贵的陶瓷封装基材，而且降低了制造成本。此外，本发明的封装结构具有重配置线路层的设计，使封装结构的LED芯片或元件的电性连结设计具弹性。
本发明提供一种发光二极管封装结构，包括重配置线路层、至少一发光二极管芯片位于所述重配置线路层上与封胶体位于所述重配置线路层上。所述重配置线路层具有多个接合垫、内连线与多个焊垫。所述发光二极管芯片与所述接合垫直接接触。所述封胶体覆盖所述发光二极管芯片。
在本发明的实施例中，所述的发光二极管封装结构还包括位于所述发光二极管芯片上的荧光层。
在本发明的实施例中，所述发光二极管芯片为倒装式连接芯片，而所述发光二极管芯片的电极与所述接合垫直接接触。
在本发明的实施例中，所述封胶体还包括多个光转换颗粒。
在本发明的实施例中，所述发光二极管封装结构还包括位于所述重配置线路层的所述焊垫上的多个焊球或焊块。
本发明提供一种发光二极管封装工艺。所述工艺包括提供承载基底，并且配置多个发光二极管芯片至所述承载基底的上表面。形成封胶体于所述承载基底的上并盖住所述承载基底的上表面，其中所述封胶体具多个透镜部分分别覆盖住所述发光二极管芯片。之后，翻面并移除所述承载基底而露出所述发光二极管芯片与所述封胶体的下表面。形成重配置线路层覆盖住露出的所述发光二极管芯片与所述封胶体的下表面后，在所述重配置线路的多个焊垫上形成多个焊球。然后，切割所述封胶体与所述重配置线路层。
在本发明的实施例中，所述封胶体的所述透镜部分是以微透镜模塑技术形成，而每一个透镜部分对准其所对应的所述发光二极管芯片。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A-1D是依照本发明实施例的封装结构的剖面示意图。
图2A至图2E绘示依照本发明的实施例的一种晶片级的封装结构的制作流程剖面示意图。
图2B’是图2B结构的俯视示意图。
附图标记说明
100：封装结构        100A：封装结构单元
101：重配置线路层    102：介电层
103：金属图案        103a：接合垫
103b：内连线         103c：焊垫
110：芯片            110a：上表面
110b：下表面         112、114：电极
120：荧光层          150：封胶体
150a：透镜部分       160：光转换颗粒
170：焊球/焊块       200：承载基底
具体实施方式
透过本发明的晶片级封装工艺，在与现有工艺相容情况下，可直接简化地制造高发光效率与良好散热效率的LED封装结构，无须使用昂贵的陶瓷封装基材，而可大幅降低制造成本。此外，封装结构具有重配置线路层(Redistribution layer；RDL)的设计，使封装结构的LED芯片或元件的电性连结设计具弹性。
图1A-1D是依照本发明实施例的封装结构的剖面示意图。
参见图1A-1D，封装结构100至少包括重配置线路层101、至少一芯片110与覆盖于芯片110与位于重配置线路层101上表面上的封胶体150。封装结构100还包括多个焊球/焊块170位于重配置线路层101的下表面。其中芯片110例如是LED倒装式连接芯片(flip chip)。重配置线路层101为多层结构，包括至少一介电层102与金属布线图案103。芯片110透过金属布线图案103与位于重配置线路层101下表面上的焊球/焊块170电性相连。
如图1A-1B中所示，芯片110上可直接覆盖层荧光层120。但是，图1C-1D所示的结构中，芯片110不具荧光层，但封胶体150还包括光转换颗粒如荧光粉颗粒160，可帮助调整发光亮度与颜色。此外，图1A、1C与图1B、1D还有不同点在于：封胶体150的透镜部分150a的位置或焊球/焊块170的配置。如图1A、1C结构中的透镜部分150a的位置位于芯片110上方与封装结构100的中央，并包括阵列状排列分布于重配置线路层101下表面上的焊球170，而图1B、1D结构中的透镜部分150a的位置位于芯片110上方与封装结构100的侧边，而位于重配置线路层101下表面上的焊块170实际上包括至少尺寸大小不一的两方形块状。但是，该领域技术人员可理解透镜部分150a可帮助聚焦与增强光度，故透镜部分150a的位置或尺寸均可视所覆盖LED元件的产品设计而调整。此处使用焊球/焊块主要是因为形状上的差异，但于本文中乃指相同的连结结构。同样地，端视芯片种类或电性连接需要，焊球/焊块170的形状、数目、配置方式或位置均可变更。
图2A至图2E绘示依照本发明的实施例的一种晶片级的封装结构的制作流程剖面示意图。图2B’所示为俯视示意图。
请先参考图2A，首先，提供承载基底200，然后将多个芯片110安置于承载基底200的上表面200a上，芯片110的位置对应于后续形成的多个封装单元(如切割线A所定义)。图2A中，每一封装单元内安置至少一芯片110。承载基底200例如是具有粘胶膜(未显示)的晶片或其他适用的玻璃或金属承载基底。芯片110可以透过贴附式的粘胶膜(未显示)固着至承载基底200的上表面上。芯片110例如是LED倒装式连接芯片(flip chip)。芯片110的下表面110b为有源表面，具有电极112与114位于芯片110的下表面110b上，而芯片110的上表面110a为出光面，而上表面110a上还涂覆有层荧光层120。
参见图2B，在承载基底200之上形成封胶体150来包覆芯片110并覆盖住承载基底200的上表面200a。封胶体150的材料例如是硅胶或环氧树脂等透明材料。封胶体150具有多个透镜部分150a位于多个芯片110正上方；于此实施例中，每一封装单元内包括一个透镜部分覆盖于芯片110的上方。参见图2B’，透镜部分150围绕包覆芯片110(虚线所示)，而所述封胶体150的透镜部分150a排列为阵列状。封胶体150可利用微透镜模塑技术形成，而每个微透镜(透镜部分)都对准其所对应的发光二极管芯片或元件。视所采用的模塑技术，图2B’中所显示的封胶体150的透镜部分150a为圆形而排列相当紧密。但是，该领域技术人员亦可理解这些透镜部分150a的数目、形状、尺寸或排列均可视所对应包覆元件或产品设计而调整。
参见图2C，将承载基底200所承载的前述结构翻面并移除承载基底200，而使封胶体150的背面150b(翻面之后朝上)露出，并且露出芯片110的下表面110b(翻面之后朝上)与位于芯片110下表面的电极112与114。
参见图2D，形成重配置线路层101覆盖于封胶体150的背面150b、芯片110下表面110b与露出的电极112与114。形成重配置线路层101方法有相当多种，可包括先于芯片110的晶背110b上先形成介电层102，接着于介电层102中形成金属图案103。参见图2D上方的局部放大图，金属图案103至少包括接合垫103a、内连线103b与焊垫103c。芯片电极112/114与重配置线路101的接合垫103a直接相接，然后透过金属图案103的内连线103b与焊垫103c电性相连。金属图案103的材料例如包括铝(Al)、铜或其合金材料。芯片110的电极112与/或114与金属图案103直接接触而电性连接。此架构可减少对准的问题。
LED倒装式连接芯片上的电极可能采阵列方式(array type)排列，通过金属图案103中的接合垫电性连结至重配置线路层101。由于倒装封装技术已渐渐成为主流趋势，通过在原来芯片110表面(下表面110b)设置重配置线路层101，不再受限于芯片电极位置的排列，将芯片电极分布型态进行重配置，使芯片电极与重配置线路的接合垫直接相接，然后透过重配置线路层的内连线，而使芯片电极与焊球电性相连。也就是说，重配置线路层将输入/输出端(I/O terminals)重新配置。
参见图2E，在重配置线路101的金属图案103的多个焊垫103c上形成多个焊块170。焊块170实际上包括至少尺寸大小不一的两方形块状，可以例如印刷方式于重配置线路层101下表面上印上特定形状的锡膏(solderpaste)位而形成。接着，进行单体化步骤，沿着切割线A切割重配置线路层101与封胶体150，将各封装单元100A分离开来，而得到多个LED封装结构单元100A。芯片110的电极112/114与重配置线路层101的接合垫103a直接相接，然后透过金属图案103的内连线103b与焊垫103c电性相连，而使芯片电极112/114与焊块(亦即焊球)170电性相连。
上述实施例中所描述的内容仅供举例说明的用，并非用以限定本发明必须与图示完全相同，任何本领域一般技术人员在参照本发明的技术内容后，当可针对芯片的种类、芯片于封装结构中配置的数量，以及芯片或其他组件的分布相关位置作适当的更动与变化，但是其仍应在本案的范畴内。
前述工艺与现行LED封装工艺各流程相容，而此处直接在背面形成重配置线路层，不但将工艺简单化，更可节省基材的耗损，降低制造成本。
上述实施例中，重配置线路层可直接电性连结其两面的芯片与焊球，进一步缩减封装厚度，而且重配置线路层的存在，让封装结构可视搭配产品需求调整，更具设计弹性。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定为准。

Claims (10)

1.一种发光二极管封装结构，包括：
重配置线路层，其中所述重配置线路层具有多个接合垫、内连线与多个焊垫；
至少一发光二极管芯片，位于所述重配置线路层上并与所述接合垫直接接触；以及
封胶体，位于所述重配置线路层上且覆盖所述发光二极管芯片，其中所述封胶体包括位于所述发光二极管芯片的出光面正上方的透镜部分，且所述重配置线路层覆盖住所述发光二极管芯片的有源面与所述封胶体的下表面。
2.如权利要求1所述的发光二极管封装结构，还包括荧光层，该荧光层位于所述发光二极管芯片的出光面上。
3.如权利要求2所述的发光二极管封装结构，其中所述发光二极管芯片为倒装式连接芯片，而所述发光二极管芯片的电极与所述接合垫直接接触。
4.如权利要求1的发光二极管封装结构，其中所述封胶体还包括多个光转换颗粒。
5.如权利要求1的发光二极管封装结构，还包括多个焊球或焊块，该多个焊球或焊块位于所述重配置线路层的所述焊垫上。
6.一种发光二极管封装工艺，包括：
提供承载基底；
配置多个发光二极管芯片至所述承载基底的上表面；
形成封胶体于所述承载基底的上并盖住所述承载基底的上表面，其中所述封胶体具多个透镜部分分别覆盖住所述发光二极管芯片；
翻面并移除所述承载基底，而露出所述发光二极管芯片的有源面与所述封胶体的下表面；
形成重配置线路层覆盖住露出的所述发光二极管芯片的有源面与所述封胶体的下表面，其中所述重配置线路层具有多个接合垫、内连线与多个焊垫；
于所述重配置线路的所述焊垫上形成多个焊球或焊块；以及
切割所述封胶体与所述重配置线路层。
7.如权利要求6所述的发光二极管封装工艺，其中所述发光二极管芯片为倒装式连接芯片，而所述发光二极管芯片的电极与所述接合垫直接接触。
8.如权利要求6所述的发光二极管封装工艺，其中所述封胶体的所述透镜部分是以微透镜模塑技术形成，而每一个透镜部分对准其所对应的所述发光二极管芯片。
9.如权利要求6所述的发光二极管封装工艺，还包括在配置所述发光二极管芯片之前，形成位于所述发光二极管芯片上的荧光层。
10.如权利要求6所述的发光二极管封装工艺，其中所述封胶体还包括多个光转换颗粒。
CN2011102190261A 2011-08-02 2011-08-02 发光二极管的封装工艺与其结构 Pending CN102280562A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011102190261A CN102280562A (zh) 2011-08-02 2011-08-02 发光二极管的封装工艺与其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011102190261A CN102280562A (zh) 2011-08-02 2011-08-02 发光二极管的封装工艺与其结构

Publications (1)

Publication Number Publication Date
CN102280562A true CN102280562A (zh) 2011-12-14

Family

ID=45105867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102190261A Pending CN102280562A (zh) 2011-08-02 2011-08-02 发光二极管的封装工艺与其结构

Country Status (1)

Country Link
CN (1) CN102280562A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400922A (zh) * 2013-07-29 2013-11-20 深圳市天电光电科技有限公司 白光led发光结构及其制造方法
CN103855277A (zh) * 2014-01-26 2014-06-11 上海瑞丰光电子有限公司 Led封装方法
WO2015000276A1 (zh) * 2013-07-05 2015-01-08 华南理工大学 一种薄膜型led器件及其制造方法
CN104282819A (zh) * 2013-07-08 2015-01-14 光宝电子(广州)有限公司 倒装式发光二极管封装模块及其制造方法
CN113113394A (zh) * 2021-03-22 2021-07-13 江西展耀微电子有限公司 透明灯膜及其制备方法、显示屏
CN113224224A (zh) * 2021-04-19 2021-08-06 江西展耀微电子有限公司 透明灯膜及其制备方法、显示屏
CN113410366A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 发光二极管封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145867A1 (en) * 2003-12-26 2005-07-07 Industrial Technology Research Institute Planar package structure for high power light emitting diode
US20050280016A1 (en) * 2004-06-17 2005-12-22 Mok Thye L PCB-based surface mount LED device with silicone-based encapsulation structure
CN101032034A (zh) * 2004-06-30 2007-09-05 克里公司 用于封装发光器件的芯片级方法和芯片级封装的发光器件
CN101783380A (zh) * 2009-01-15 2010-07-21 日月光半导体制造股份有限公司 制造发光二极管封装的方法以及其封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050145867A1 (en) * 2003-12-26 2005-07-07 Industrial Technology Research Institute Planar package structure for high power light emitting diode
US20050280016A1 (en) * 2004-06-17 2005-12-22 Mok Thye L PCB-based surface mount LED device with silicone-based encapsulation structure
CN101032034A (zh) * 2004-06-30 2007-09-05 克里公司 用于封装发光器件的芯片级方法和芯片级封装的发光器件
CN101783380A (zh) * 2009-01-15 2010-07-21 日月光半导体制造股份有限公司 制造发光二极管封装的方法以及其封装结构

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015000276A1 (zh) * 2013-07-05 2015-01-08 华南理工大学 一种薄膜型led器件及其制造方法
CN104282819A (zh) * 2013-07-08 2015-01-14 光宝电子(广州)有限公司 倒装式发光二极管封装模块及其制造方法
US9978915B2 (en) 2013-07-08 2018-05-22 Lite-On Electronics (Guangzhou) Limited Manufacturing method of a flip-chip light emitting diode package module
CN104282819B (zh) * 2013-07-08 2018-08-28 光宝电子(广州)有限公司 倒装式发光二极管封装模块及其制造方法
CN103400922A (zh) * 2013-07-29 2013-11-20 深圳市天电光电科技有限公司 白光led发光结构及其制造方法
CN103855277A (zh) * 2014-01-26 2014-06-11 上海瑞丰光电子有限公司 Led封装方法
CN113410366A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 发光二极管封装结构及其制作方法
CN113113394A (zh) * 2021-03-22 2021-07-13 江西展耀微电子有限公司 透明灯膜及其制备方法、显示屏
CN113224224A (zh) * 2021-04-19 2021-08-06 江西展耀微电子有限公司 透明灯膜及其制备方法、显示屏

Similar Documents

Publication Publication Date Title
CN102280562A (zh) 发光二极管的封装工艺与其结构
WO2017185580A1 (zh) 倒装led芯片集成封装的光源组件结构及其制作方法
CN104282819B (zh) 倒装式发光二极管封装模块及其制造方法
US8957429B2 (en) Light emitting diode with wavelength conversion layer
TWI418063B (zh) 發光二極體封裝結構及其製造方法
US9222648B2 (en) Broad-area lighting systems
TWI320237B (en) Si-substrate and structure of opto-electronic package having the same
US10381536B2 (en) Light-emitting device and manufacturing method thereof
WO2013168802A1 (ja) Ｌｅｄモジュール
CN102185091B (zh) 一种发光二极管器件及其制造方法
CN101958389A (zh) 一种硅基板集成有功能电路的led表面贴装结构及其封装方法
US20120043576A1 (en) Led package structure
CN104979447B (zh) 倒装led封装结构及制作方法
CN102222625A (zh) 发光二极管封装结构及其基座的制造方法
CN102709281A (zh) 一种双荧光薄膜双面出光平面薄片式led阵列光源
TW201705544A (zh) 晶片封裝結構及其製造方法
US7811843B1 (en) Method of manufacturing light-emitting diode
CN104167485A (zh) 一种自支撑led阵列光源结构
US20130001623A1 (en) Light-emitting apparatus and manufacturing method thereof
CN102820384B (zh) 发光二极管封装结构的制造方法
CN102437273A (zh) 利用表面改性实现无透镜封装的led封装器件及其方法
CN201904368U (zh) 一种硅基板集成有功能电路的led表面贴装结构
CN115394763A (zh) 显示模组及其制作方法
KR100865835B1 (ko) 발광다이오드 반사 커버 성형 방법, 그 구조, 및 상기 반사커버를 이용한 발광다이오드 적재장치
CN103165794B (zh) 光学半导体装置用基台、其制造方法以及光学半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214