KR20070082834A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070082834A
KR20070082834A KR1020060048383A KR20060048383A KR20070082834A KR 20070082834 A KR20070082834 A KR 20070082834A KR 1020060048383 A KR1020060048383 A KR 1020060048383A KR 20060048383 A KR20060048383 A KR 20060048383A KR 20070082834 A KR20070082834 A KR 20070082834A
Authority
KR
South Korea
Prior art keywords
electrode pad
semiconductor device
external connection
insulating layer
terminal
Prior art date
Application number
KR1020060048383A
Other languages
English (en)
Other versions
KR100752106B1 (ko
Inventor
조지 후지모리
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20070082834A publication Critical patent/KR20070082834A/ko
Application granted granted Critical
Publication of KR100752106B1 publication Critical patent/KR100752106B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11515—Curing and solidification, e.g. of a photosensitive bump material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13309—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13318—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/1332—Antimony [Sb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13364—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13369—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742—Apparatus for manufacturing bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Abstract

본 발명은 배리어 메탈의 형성 내지 제거가 불필요하며, 저비용이며, 또한 간편하고 고효율인 반도체 장치의 제조 방법 및 협피치로 형성된 미세한 범프를 갖는 고성능인 반도체 장치의 제공을 목적으로 한다.
본 발명의 반도체 장치의 제조 방법은, 반도체 기판(10)의 한쪽 주요면에 복수개의 전극 패드(12)를 형성하는 공정과, 상기 전극 패드(12)의 주연부를 덮어 절연층[예컨대, 무기 절연층(14) 및 유기 절연층(16)]을 형성하는 공정과, 상기 절연층(14 및 16) 상에 선택적으로 마스크층(20)을 형성하는 공정과, 상기 절연층(14 및 16)으로 덮이지 않는 전극 패드(12)의 표면을 청정화하는 공정과, 상기 절연층(14, 16) 및 상기 마스크층(20)에 의해 규정되는 영역에, 상기 전극 패드(12)에 접하여 외부 접속용 단자(46)를 형성하는 공정과, 상기 마스크층(20)을 제거하는 공정을 적어도 포함하는 것을 특징으로 한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD FOR THE SAME}
도 1a는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)를 설명하기 위한 공정 단면도(도 1).
도 1b는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)를 설명하기 위한 공정 단면도(도 2).
도 2a는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)에 있어서의, 유기 절연층에 의해 규정되는 개구 치수 A와, 형성하는 외부 접속용 단자의 치수(B)의 관계의 일례를 도시한 개략 설명도.
도 2b는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)에 있어서의, 유기 절연층에 의해 규정되는 개구 치수 A와, 포토레지스트층에 설치되는 개구 치수 C의 관계의 일례를 도시한 개략 설명도.
도 3은 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)에 이용하는 범프 형성용 장치의 일례를 도시한 개략 설명도.
도 4a는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)를 설명하기 위한 공정 단면도(도 3)이며, 도 1b의 다음 단계를 나타낸다.
도 4b는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)를 설명 하기 위한 공정 단면도(도 4).
도 4c는 본 발명의 반도체 장치의 제조 방법의 제1 실시예(실시예 1)를 설명하기 위한 공정 단면도(도 5).
도 5는 본 발명의 반도체 장치의 제1 실시예(실시예 1)를 도시한 수직 단면 개략도.
도 6은 본 발명의 반도체 장치의 제2 실시예(실시예 2)를 도시한 수직 단면 개략도.
도 7은 본 발명의 반도체 장치의 제3 실시예(실시예 3)를 도시한 수직 단면 개략도.
도 8은 본 발명의 반도체 장치의 제4 실시예(실시예 4)를 도시한 수직 단면 개략도.
도 9는 종래의 반도체 장치를 도시한 수직 단면 개략도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 실리콘 웨이퍼 12 : 전극 패드
14 : 무기 절연층 16 : 유기 절연층
16A : 보호피막 18 : 개구
20 : 포토레지스트층(마스크층) 42 : 산화피막
44 : 도전성 페이스트 46 : 외부 접속용 단자(범프)
100 : 반도체 장치
Mb : 외부 접속용 단자(범프)
본 발명은 범프를 형성할 때에 배리어 메탈을 형성 내지 제거하는 것이 불필요하며, 저비용이며, 또한 간편하고 고효율적인 반도체 장치의 제조 방법 및 협피치로 형성된 미세한 범프를 갖는 고성능인 반도체 장치에 관한 것이다.
최근, 전자 기기 및 장치의 더 나은 박형화 및 소형화의 요구에 따라서, 반도체 장치의 소형화, 고밀도화가 도모되고 있다. 이 때문에, 반도체 장치 내의 전극의 협피치화가 진행되고, 협피치에 의해 범프를 형성하는 것이 요구되며, 예컨대, 주상(柱狀) 전극(범프)이 적합하게 이용되고 있다. 여기서, 종래의 반도체장치의 일례를, 도 9에 도시한다.
도 9에 도시하는 반도체 장치에 있어서, 반도체 기판(500)의 한쪽 주요면 상에, 전극 패드(510)가 일정 간격으로 형성되고, 상기 전극 패드(510) 사이에는 커버막(520)이 형성되어 있다. 또한, 전극 패드(510)의 일부를 포함하고, 커버막(520) 전체를 덮도록 보호막(530)이 일정 간격으로 형성되어 있다. 그리고, 전극 패드(510) 상에는 배리어 메탈(540)을 사이에 두고 땜납 범프(550)가 형성되어 있다. 또한, 배리어 메탈(540)은 전극 패드(510)와 땜납 범프(550)의 밀착성을 향상시키는 기능을 갖는다.
이러한 외부 접속 단자 구성에 있어서는, 범프 피치의 협소화에 따라 배리어 메탈(540)도 미세화되어야 하지만, 배리어 메탈(540)의 미세화는 곤란하며, 게다가 고비용화를 초래하게 된다. 또한, 땜납에 의해 범프를 형성하면 리플로우시에, 그 형상이 구형상이 되기 때문에, 범프 피치의 협소화에 대응하는 것이 곤란하게 된다. 또한, 종래예에서 형성 가능한 범프에 있어서의 범프 피치는, 170∼220 ㎛ 정도이다.
상기 범프의 형성 방법으로서는, 예컨대, 피복물로 덮힌 배선 회로 기판의 전극 주변에 개구부를 설치하고, 상기 개구부에 감압하에서 공급한 땜납을, 스퀴지를 이용하여 매립하는 방법(특허 문헌 1 참조), 땜납 패드가 배치된 프린트 배선판에 있어서, 감소한 상태에서 땜납 페이스트를 인쇄하는 방법(특허 문헌 2 참조) 등이 제안되어 있다. 그러나, 이들의 방법에 의해 형성되는 범프는 땜납을 이용하기 때문에, 리플로우에 의해 구형상이 되며, 협피치에 충분히 대응할 수 없다는 문제가 있다.
또한, 전해 도금에 의해 범프를 형성하는 방법이 알려져 있다. 이 경우, 통상, 범프와 배선(패드) 사이에는 배리어 메탈이 형성되어 있다. 배리어 메탈은 범프와 패드의 밀착성을 향상시키는 것 외에 전해 도금법에 의해 패드 상에 범프를 형성할 때의 공통 전극으로서 기능한다는 이점이 있다. 그러나, 협피치화에 따라서, 배리어 메탈도 미세화되어야 하지만, 미세한 배리어 메탈의 제조는 곤란하며, 게다가 반도체 장치의 1 칩, 1 패키지당 비용이 압축되는 동안 배리어 메탈을 형성하는 비용이 높아진다는 문제가 있다.
예컨대, 패드의 표면에 형성되는 반사 방지막의 재료로서, 배리어 메탈과 동일 재료를 이용함으로써, 배리어 메탈의 형성을 생략하고, 전해 도금시에는 상기 반사 방지막을 공통 전극으로서 사용함으로써 범프를 형성하는 방법이 제안되어 있다(특허 문헌 3 참조). 그러나, 이 방법에서는 범프 형성 후에 여분의 배선층이 노출되어 있으며, 상기 배선층을 제거하지 않으면 안되고, 종래의 배리어 메탈의 제거 공정과 동일한 처리가 필수적이며, 제조 공정의 간략화 점에서 충분하다고 말할 수 없다.
따라서, 배리어 메탈의 형성 내지 제거가 불필요하며, 협피치로 범프를 형성할 수 있고, 저비용이며, 또한 간편하고 고효율인 반도체 장치의 제조 방법, 및 협피치로 형성된 미세한 범프를 갖는 고성능인 반도체 장치는, 아직 제공되어 있지 않은 것이 현재 상황이다.
[특허 문헌 1] 일본 특허 공개 제2004-128354호 공보
[특허 문헌 2] 일본 특허 공개 제2002-111192호 공보
[특허 문헌 3] 일본 특허 공개 평성 제8-162456호 공보
본 발명은, 종래에 있어서의 상기 문제를 해결하고, 이하의 목적을 달성하는 것을 과제로 한다. 즉, 본 발명은 배리어 메탈의 형성 내지 제거가 불필요하며, 저비용이며, 또한 간편하고 고효율인 반도체 장치의 제조 방법 및 협피치로 형성된 미세한 범프를 갖는 고성능인 반도체 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 수단으로서는, 이하와 같다. 즉,
본 발명의 반도체 장치의 제조 방법은, 반도체 기판의 한쪽 주요면에 복수개 의 전극 패드를 형성하는 공정과, 상기 전극 패드의 주연부를 덮어 절연층을 형성하는 공정과, 상기 절연층 상에 선택적으로 마스크층을 형성하는 공정과, 상기 절연층으로 덮이지 않는 전극 패드의 표면을 청정화하는 공정과, 상기 절연층 및 상기 마스크층에 의해 규정되는 영역에, 상기 전극 패드에 접하여 외부 접속용 단자를 형성하는 공정과, 상기 마스크층을 제거하는 공정을 적어도 포함하는 것을 특징으로 한다.
상기 반도체 장치의 제조 방법에서는, 우선, 상기 반도체 기판의 한쪽 주요면에 복수개의 상기 전극 패드가 형성된다. 상기 전극 패드의 주연부를 덮어 상기 절연층이 형성된다. 상기 절연층 상에 선택적으로 상기 마스크층이 형성된다. 상기 절연층으로 덮이지 않는 전극 패드의 표면이 청정화된다. 상기 절연층 및 상기 마스크층에 의해 규정되는 영역에, 상기 전극 패드에 접하여 상기 외부 접속용 단자가 형성된다. 상기 마스크층이 제거된다. 여기서, 상기 마스크층을 제거하는 공정에 있어서, 상기 전극 패드는 한번도 노출되는 일이 없다. 예컨대 상기 반도체 기판 상에 배리어 메탈을 형성하고, 상기 배리어 메탈 상에 범프(외부 접속용 단자)를 형성하는 경우에는, 노출된 상기 배리어 메탈의 일부를 제거하는 것이 필요해지지만, 본 발명의 상기 반도체 장치의 제조 방법에 있어서는 상기 배리어 메탈의 형성 및 제거 모두 불필요하다. 이 때문에, 협피치로 형성된 미세한 범프를 갖는 반도체 장치가 저비용이며, 또한 간편하게 효율적으로 제조된다.
본 발명의 반도체 장치는, 반도체 기판의 한쪽 주요면에 형성된 복수개의 전극 패드와, 상기 전극 패드의 주연부를 덮는 절연층과, 상기 전극 패드 상에, 상기 전극 패드에 접하여, 그 표면이 상기 전극 패드 표면과 대략 평행한 평면을 가지고 형성된 외부 접속용 단자를 적어도 갖는 것을 특징으로 한다.
상기 반도체 장치에 있어서는, 상기 외부 접속용 단자가 상기 전극 패드에 직접 접하여 배치되어 있으며, 통상, 상기 외부 접속용 단자와 상기 전극 패드 사이에 형성되는 배리어 메탈을 갖지 않는다.
본 발명의 상기 반도체 장치는, 협피치로 형성된 미소한 범프를 갖고, 고품질이며 또한 고성능이다.
이하, 본 발명의 반도체 장치 및 본 발명의 반도체 장치의 제조 방법에 대해서, 실시예를 들어 상세히 설명하지만, 본 발명은 하기 실시예에 나타내는 실시 형태에 하등 한정되는 것은 아니다.
(실시예 1)
본 발명의 반도체 장치의 제조 방법의 제1 실시예에 대해서, 도면을 참조하면서 설명한다.
우선, 소정의 웨이퍼 프로세스에 따라 실리콘(Si)으로 이루어지는 반도체 기판(웨이퍼)(10)의 상면(한쪽 주요면)에, 복수개의 반도체 소자(디바이스)를 형성한다.
계속해서, 도 1a에 도시하는 바와 같이, 상기 반도체 소자의 외부 접속 단자 부가 선택적으로 표출되도록 상기 외부 접속 단자부를 구성하는 전극 패드(12)의 주연부를 덮도록 무기 절연층(14)을 선택적으로 형성하여, 무기 절연층(14)의 표면 및 측면을 덮도록 유기 절연층(16)을 더 형성한다.
전극 패드(12)를 구성하는 재료로서는, 알루미늄(Al)을 주체로 하는 재료(Al-Cu, Al-Si, Al-Cu-Ti) 혹은 구리(Cu) 등을 들 수 있고, 두께로서는 0.5∼2 ㎛ 정도가 선택된다.
또한, 무기 절연층(14)은 이산화실리콘(SiO2)으로 이루어지는 하지층과 질화 실리콘(SiN)으로 이루어지는 상층의 적층체로 이루어지며, 그 두께로서는 300∼800 ㎛ 정도가 선택된다.
또한, 유기 절연층(16)은 폴리이미드 수지로 이루어지며, 그 두께로서는 1∼20 ㎛ 정도가 선택된다.
또한, 이러한 유기 절연층(16)의 배치 구조에 의하면, 무기 절연층(14)과 전극 패드(12)의 계면으로의 수분 침입을 방지할 수 있는 동시에, 후술하는 외부 접속용 단자(범프)에 대한 기계적 스트레스의 완화를 도모할 수 있다.
계속해서, 유기 절연층(16) 상 및 표출되어 있는 전극 패드(12)를 덮어 포토레지스트층을 형성하고, 상기 포토레지스트층에 선택적 노광 및 현상 처리를 실시하여 도 1b에 도시하는 바와 같이 전극 패드(12)에 대응하는 개구(18)를 갖는 포토레지스트층(20)을 형성한다.
포토레지스트층(20)은 이하의 공정에 있어서 마스크층으로서 기능한다. 이 때, 포토레지스트층(20)은 전극 패드(12)를 선택적으로 덮는 유기 절연층(16)의 가장자리 근방이 표출되도록 후퇴한 패턴이 되고, 포토레지스트층(20)은 전극 패드(12) 및 유기 절연층(16)의 일부를 표출하여 배치된다. 즉, 도 2a에 도시하는 바 와 같이, 포토레지스트층(20)이 제거된 상태를 상정한 경우, 전극 패드(12) 상에 형성되는 외부 접속용 단자(범프)(Mb)가 유기 절연층(16)에 의해 규정되는 개구 치수 A보다도 크게 유기 절연층(16) 상에 치수 B까지 연장되는 형태(A＜B)가 되도록, 또한, 도 2b에 도시하는 바와 같이, 포토레지스트층(20)에 설치되는 개구 치수 C는 개구 치수 A보다도 크게(A＜C) 설정된다.
또한, 포토레지스트층(20)을 구성하는 포토레지스트 재료는 포지티브형, 네가티브형 중 어느 것이어도 좋고, 또한 필요로 되는 패턴 정밀도에 대응하여, 예컨대 g선, i선 혹은 KrF 등 필요로 되는 감광 파장에 대응하여 선택된다. 또한, 그 형태도 도포형 혹은 필름(시트)형 중 어느 것이어도 좋다. 또한, 포토레지스트층(20)의 두께로서는 150 ㎛ 정도가 선택된다.
계속해서, 도 3에 개략 구성을 도시하는 범프 형성용 장치(700)를 이용하여 포토레지스트층(20)으로 이루어지는 마스크층이 형성된 반도체 웨이퍼(10)에 대하여, 외부 접속용 단자(범프)를 형성한다.
범프 형성용 장치(700)는 반도체 웨이퍼(10)에 형성되어 있는 반도체 소자에 있어서의 각 전극 패드(12)의 노출 표면에 존재하는 산화 피막의 제거를 행하는 제1 처리 챔버(71), 포토레지스트층(20)에 의해 획정된 영역 내에 범프 형성용 금속 재료를 함유하는 페이스트를 충전하는 제2 처리 챔버(72) 및 상기 페이스트를 가열 처리하는 제3 처리 챔버(73)를 구비하고 있다.
또한, 이들의 챔버 사이 혹은 상기 챔버와 웨이퍼 세트 챔버(74) 사이에 있어서의 피처리 반도체 웨이퍼(10)의 이동은 웨이퍼 반송 챔버(75)에 있어서의 반송 용 아암(도시하지 않음)에 의해 행해진다. 또한, 범프 형성용 장치(700) 내는 진공 혹은 감압 상태로 유지되며, 또한, 각 챔버 안은 각각 적절한 진공 혹은 감압 상태가 설정된다.
우선, 범프 형성용 장치(700)의 웨이퍼 세트 챔버(74)에 피처리 반도체 웨이퍼(10)를 소정 매수 수용하는 동시에, 범프 형성용 장치(700)에 있어서 각각의 처리 챔버 내를 진공 배기한다.
그 후, 웨이퍼 세트 챔버(74)에 수용되어 있는 피처리 반도체 웨이퍼(10)를 반송용 아암에 의해 제1 처리 챔버(산화막 제거 챔버)(71)에 전송한다. 상기 제1 처리 챔버(71) 안에 있어서, 반도체 웨이퍼(10)에 형성되어 있는 복수개의 반도체소자에 있어서의 전극 패드(12)의 노출 표면에 있는 산화 피막의 제거를 행한다. 즉, 도 4a에 도시하는 바와 같이 유기 절연막(16)에 의해 획정된 개구(18) 내에 표출하는 전극 패드(12)의 표면에 존재하는 산화 피막(42)을 제거하여 전극 패드(12)의 금속층 표면을 표출시킨다.
여기서, 산화 피막(42)의 제거는 CHF3과 O2의 혼합 가스, CHF4와 O2의 혼합 가스, O2 가스 혹은 N2 가스를 이용한 정화 처리에 의해 행할 수 있다. 처리 온도로서는 20∼200℃가 바람직하고, 출력으로서는 0.5∼2.0 kW가 바람직하다.
산화 피막(42)의 제거는 아르곤(Ar) 가스 또는 질소(N2) 가스를 이용한 RF 스퍼터법 혹은 포름산 가스를 이용한 환원 처리에 의해서도 행할 수 있다.
상기 RF 스퍼터법을 이용하는 경우, 처리 온도는 50∼200℃, RF 출력은 0.5 ∼2.0 kW가 바람직하다. 또한, 포름산 가스를 이용한 환원 처리의 경우, 처리 온도는 20∼200℃가 바람직하다.
제1 처리 챔버(71)에 있어서, 개구(18) 내에 표출하는 전극 패드(12)의 표면에 존재하는 산화 피막(42)이 제거된 반도체 웨이퍼(10)는 반송용 아암에 의해 제1의 처리 챔버(71)로부터 제2 처리 챔버(72)(페이스트 충전 챔버)에 반송된다. 이 때, 범프 형성용 장치(700) 내는, 진공 혹은 감압 상태로 유지되고, 또한 각 챔버 안은 각각 적절한 진공 혹은 감압 상태로 설정되어 있기 때문에, 피처리 반도체 웨이퍼(10)에 형성되어 있는 반도체 소자의 전극 패드(12) 표면의 산화가 방지된다.
그리고, 제2 처리 챔버(72) 안에 있어서, 반도체 웨이퍼(10)에 형성되어 있는 각 반도체 소자의 전극 패드(12)의 노출부를 대상으로, 포토레지스트층(20)에 의해 획정된 영역 내에, 금속 재료를 함유하는 페이스트의 충전 처리가 이루어진다. 즉 진공 혹은 감압 상태에 있어서, 포토레지스트층(20)에 의해 획정된 영역 내에 포토레지스트층(20)과 동등한 높이가 되도록, 금속 입자(분말)를 함유하는 수지로 이루어지는 도전성 페이스트(44)가 충전된다. 이러한 상태를 도 4B에 도시한다.
또한, 이러한 도전성 페이스트(44)의 충전시, 제2 처리 챔버(72) 안은 진공 혹은 감압 상태로 유지되어 있기 때문에, 전극 패드(12) 상의 유기 절연층(16)으로부터 획정된 개구(18) 내에 공기 등이 취입되는 일은 없다. 따라서, 기포(보이드)를 함유하지 않는 도전성 페이스트(44)를 충전할 수 있다.
상기 금속 입자(분말) 재료로서는, 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 구리(Cu), 금(Au), 니켈(Ni), 파라듐(Pd), 백금(Pt), 인 듐(In), 게르마늄(Ge), 안티몬(Sb) 혹은 아연(Zn) 등을 들 수 있다. 상기 금속 입자 재료는, 이들의 금속 단체 혹은 복수 종류의 금속 혼합물, 나아가서는 합금 또는 다른 합금의 혼합물이어도 좋다.
또한, 상기 수지로서는 열경화성 수지가 적용되지만, 적용되는 금속의 융점보다도 낮은 온도로써 경화하는 것을 필요로 한다. 이 때문에, 상기 금속이 구리(Cu : 융점 1,083℃)인 경우에는 에폭시 수지가 적용된다.
상기 수지로서는, 열경화성 수지 대신에, 광경화성 수지를 적용할 수도 있다.
상기 금속 입자(분말)의 함유량으로서는 특별히 제한은 없고, 목적에 따라 적절하게 선택할 수 있으며, 예컨대 상기 수지에 대한 중량비로 금속(95) : 수지(5)∼금속(70) : 수지(30)가 바람직하다.
제2 처리 챔버(72)에 있어서, 개구(18) 내에 표출하는 전극 패드(12) 상에 도전성 페이스트(44)가 충전된 반도체 웨이퍼는 반송용 아암에 의해 제2 처리 챔버(72)로부터 제3 처리 챔버(페이스트 경화 챔버)(73)에 반송된다. 이 때, 범프 형성용 장치(700) 내는 진공 혹은 감압 상태로 유지되며, 또한 각 챔버 안은 각각 적절한 진공 혹은 감압 상태가 설정되어 있다.
그리고, 제3 처리 챔버(73) 안에서 진공 혹은 감압 상태에 있어서, 반도체 웨이퍼(10)에 대하여 가열 처리를 행하고, 도전성 페이스트(44)를 경화시켜 외부 접속용 단자(범프)(46)를 형성한다. 이러한 상태를 도 4c에 도시한다.
또한, 도전성 페이스트(44)의 가열 처리시, 제3 처리 챔버(73) 안은 진공 혹 은 감압 상태에 유지되어 있기 때문에, 도전성 페이스트(44)로부터 가스가 방출되었다고 해도, 상기 가스가 외부 접속용 단자(범프)(46) 내에 취입되는 일은 없다.
본 공정에 있어서의 가열 온도는 도전성 페이스트(44)를 구성하는 수지 재료 및 상기 수지 재료 중에 함유되는 금속 재료에 대응하여 선택된다. 도전성 페이스트(44)가, 전술한 바와 같이 구리 입자를 함유하는 에폭시 수지인 경우에는, 200℃ 정도의 가열이 이루어진다.
이와 같이, 본 실시예에 있어서는 반도체 웨이퍼에 형성되어 있는 각 반도체소자에 있어서의 전극 패드 상에 외부 접속용 단자를 형성할 때, 전극 패드의 표면에 있는 산화 피막의 제거를 포함하는 청정화 및 상기 전극 패드 상에의 외부 접속용 단자(범프)의 형성을, 진공 혹은 감압 상태에 있어서 실시한다. 이것에 의해, 전극 패드의 표면이 청정화된 상태에 있어서, 상기 외부 접속 단자 상에 외부 접속용 단자(범프) 형성용 수지 페이스트가 충전 및 피복된다. 또한, 이 때, 전극 패드와 수지 페이스트 사이에 산화 피막 등의 절연 물질의 존재 혹은 기포 등의 발생을 일으키지 않고, 수지 페이스트의 충전 및 피복이 행해진다. 따라서, 상기 전극 패드와 외부 접속용 단자(범프) 사이는 높은 밀착성을 지니며, 보다 저저항의 전기적 접속으로서, 또한, 기계적 접속 강도가 큰 접속이 실현된다.
제3 처리 챔버(73)에 있어서 가열 처리가 이루어지고, 개구(18) 내에 표출하는 전극 패드(12) 상에 외부 접속용 단자(범프)(46)가 형성된 반도체 웨이퍼(10)는 반송용 아암에 의해 제3 처리 챔버(73)로부터 웨이퍼 세트 챔버(74)에 반송된다.
웨이퍼 세트 챔버(74) 안을 상압으로 한 후, 피처리 반도체 웨이퍼(10)를 웨 이퍼 세트 챔버(74)로부터 추출하고, 반도체 웨이퍼(10) 상에 있는 포토레지스트층(20)을, 알칼리계 용제 등의 에천트를 이용하여 용융 제거 혹은 박리 제거한다. 이것에 의해, 반도체 웨이퍼(107) 상에는 상면이 대략 평탄한 외부 접속용 단자(범프)(46)가 복수개 상호 분리하여 형성된다. 이러한 상태를 도 5에 도시한다.
도 5에 도시하는 바와 같이, 전극 패드(12) 상에 외부 접속용 단자(범프)(46)가 배치된 반도체 장치(100)에 있어서는, 전극 패드(12)와 외부 접속용 단자(범프)(46)의 접촉 내지 접속부에 소위 배리어층 등을 개재시키고 있지 않다. 따라서, 상기 배리어층을 형성하는 재료 및 제조 공정이 불필요하고, 또한 전극 패드(12)와 외부 접속용 단자(범프)(46) 사이는 높은 밀착성을 가지며, 보다 저저항의 전기적 접속으로서, 또한 기계적 접속 강도가 큰 접속이 실현된다.
전술한 바와 같이, 반도체 장치의 소형화, 고밀도화, 고기능화에 따라 반도체 장치(100)에 있어서의 외부 접속용 단자(범프)수도 증가하는 방향에 있다. 이 때문에, 상기 외부 접속용 단자(범프)의 가로 방향(반도체 기판 표면과 평행한 방향) 치수 B(도 5 참조)는 100 ㎛ 이하로 되고, 20∼30 ㎛가 선택되는 방향에 있다. 또한, 상기 외부 접속용 단자(범프) 상호간의 거리(단자간 피치) D(도 5참조)는 150 ㎛ 이하로 되고, 130 ㎛ 이하로 되는 방향에 있다.
이것에 대하여, 본 발명에 의해 형성되는 반도체 장치에 있어서의 외부 접속용 단자(범프)(46)의 표면은 하지(下地)가 되는 전극 패드(12)의 표면과 대략 평행한 평면을 갖는다. 따라서, 통상의 구형 범프에 비하여 그 높이(두께)를 낮게 억제할 수 있어 반도체 장치의 소형화 및 박형화를 도모할 수 있다.
또한, 본 실시예에 있어서의 반도체 장치에 있어서의 외부 접속용 단자(범프)(46)의 높이(두께)는, 전술한 바와 같이 포토레지스트층(20)의 두께와 동등한 것으로 되었지만, 상기 포토레지스트층의 두께와 동등하게 할 필요성은 반드시 없으며, 상기 포토레지스트층 두께(높이)의 2/3 이상이면 좋다.
또한, 본 발명의 반도체 장치는 이하의 실시예와 같이 여러 가지의 변형이 가능하다.
(실시예 2)
본 발명의 반도체 장치의 제2 실시예를 도 6에 도시한다.
도 6에 도시하는 반도체 장치(200)에 있어서는, 유기 절연층(16)이 하층의 무기 절연층(14)의 단부측면을 덮지 않고, 무기 절연층(14) 상에 배치되어 있다. 즉, 유기 절연층(16) 및 무기 절연층(14)이 동일한 패턴을 갖고 형성되어 있다.
이러한 구조에 의하면, 전극 패드(12)의 표출부를 규정하는 이들의 절연층[유기 절연층(16) 및 무기 절연층(14)]의 가공이 용이하고, 개구부의 개구 치수를 보다 소직경화할 수 있다.
그리고, 외부 접속용 단자(범프)(46)는 소위 배리어층을 사이에 두지 않고 전극 패드(12)에 접하며, 또한 일부가 무기 절연층(14) 상에 연장하여 배치되어 있다.
이러한 구성에 있어서도 배리어 메탈의 형성이 불필요하기 때문에, 협피치로 미세한 외부 접속용 단자(범프)를 저비용으로 형성할 수 있다.
(실시예 3)
본 발명의 반도체 장치의 제3 실시예를 도 7에 도시한다.
도 7에 도시하는 반도체 장치(300)에 있어서는, 유기 절연층(16)이 하층의 무기 절연층(14)의 단부측면을 덮지 않고, 또한, 그 단부가 외부 접속용 단자(범프)의 외주측면에 접하여 무기 절연층(14) 상에 배치되어 있다.
이러한 구조에 의하면, 유기 절연층(16)의 가공 정밀도의 완화가 가능한 한편, 무기 절연층(14)에 대해서는 보다 높은 정밀도를 갖는 가공이 가능해지며, 개구부의 개구 치수의 보다 소직경화가 가능해진다.
그리고, 외부 접속용 단자(범프)(46)는 소위 배리어층을 사이에 두지 않고 전극 패드에 접하며, 또한 일부가 무기 절연층(14) 상에 연장하여 배치된다.
이러한 구성에 있어서도, 배리어 메탈의 형성이 불필요하기 때문에, 협피치로 미세한 외부 접속용 단자(범프)를 저비용으로 형성할 수 있다.
(실시예 4)
본 발명의 반도체 장치의 제4 실시예를 도 8에 도시한다.
도 8에 도시하는 반도체 장치(400)에 있어서는, 무기 절연층(14)의 단부측면을 덮지 않고, 또한, 외부 접속용 단자(범프)(46)로부터 이격하여 무기 절연층(14) 상에 보호 피막(16A)이 선택적으로 배치되어 있다.
보호 피막(16A)은 외부 접속용 단자(범프)(46)로부터 이격하여 배치되어 있기 때문에, 절연성이 낮은 피막이어도 상관없다.
무기 절연층(14)은 제조 공정 중 등에 있어서 그 표면에 탄소가 함유되어 절연성이 저하하기 때문에, 그 탄소 함유부를 제거하는 공정이 필요로 되지만, 본 실 시예과 같이 외부 접속용 단자(범프)(46)로부터 이격하여 배치됨으로써, 이러한 탄소 함유부의 제거 공정을 필요로 하지 않는다. 또한, 이러한 구조에 의하면, 무기 절연층(14)에 대해서는 보다 높은 정밀도를 갖는 가공이 가능해지며, 개구부의 개구 치수의 보다 소직경화가 용이해진다.
그리고, 외부 접속용 단자(범프)(46)는 소위 배리어층을 통하지 않고 전극 패드(12)에 접하며, 또한 일부가 무기 절연층 상에 연장하여 배치되어 있다.
이러한 구성에 있어서도 배리어 메탈의 형성이 불필요하기 때문에, 협피치로 미세한 외부 접속용 단자(범프)를 저비용으로 형성할 수 있다.
또한, 외부 접속용 단자(범프)(46)는 무기 절연층(14) 상에 배치되기 때문에, 상기 실시예 1에 비하여, 유기 절연층(16)의 두께에 해당하는 높이만큼, 그 높이를 낮게 할 수 있어 보다 소형의 반도체 장치를 제조할 수 있다.
본 발명의 바람직한 형태를 부기하면, 이하와 같다.
(부기 1)
반도체 기판의 한쪽 주요면에 복수개의 전극 패드를 형성하는 공정과,
상기 전극 패드의 주연부를 덮어 절연층을 형성하는 공정과,
상기 절연층 상에 선택적으로 마스크층을 형성하는 공정과,
상기 절연층으로 덮이지 않는 전극 패드의 표면을 청정화하는 공정과,
상기 절연층 및 상기 마스크층에 의해 규정되는 영역에, 상기 전극 패드에 접하여 외부 접속용 단자를 형성하는 공정과,
상기 마스크층을 제거하는 공정을
적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 2)
전극 패드의 표면을 청정화하는 공정 및 외부 접속용 단자를 형성하는 공정이 진공 중 및 감압 분위기 중 어느 하나에 있어서 행해지는 부기 1에 기재한 반도체 장치의 제조 방법.
(부기 3)
전극 패드의 표면을 청정화하는 공정 및 외부 접속용 단자를 형성하는 공정이, 동일 장치 내의 다른 챔버에서 행해지는 부기 2에 기재한 반도체 장치의 제조 방법.
(부기 4)
전극 패드의 표면을 청정화하는 공정이 애싱, RF 스퍼터 및 포름산 리플로우로부터 선택되는 적어도 1 종류에 의해, 전극 패드 상에 형성된 산화막을 제거하는 부기 1 내지 부기 3 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 5)
마스크층이 포토레지스트층으로 이루어지는 부기 1 내지 4 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 6)
마스크층의 형성이 포토레지스트층에 대하여 선택적으로 노광하고, 현상함으로써 행해지는 부기 5에 기재한 반도체 장치의 제조 방법.
(부기 7)
외부 접속용 단자를 형성하는 공정이 전극 패드 상으로서 절연층 및 상기 마스크층에 의해 규정되는 영역에, 금속과 경화성 수지의 혼합물을 충전함으로써 행해지고, 상기 경화성 수지가 열경화성 수지와 광경화성 수지 중 적어도 어느 하나 인 부기 1 내지 부기 6 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 8)
외부 접속용 단자가 마스크층과 대략 동등한 높이로 형성되는 부기 1 내지 부기 7 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 9)
외부 접속용 단자의 직경이 100 ㎛ 이하인 부기 1 내지 부기 8 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 10)
외부 접속용 단자끼리의 간격이 150 ㎛ 이하인 부기 1 내지 부기 9 중 어느 하나에 기재한 반도체 장치의 제조 방법.
(부기 11)
반도체 기판의 한쪽 주요면에 형성된 복수개의 전극 패드와,
상기 전극 패드의 주연부를 덮는 절연층과,
상기 전극 패드 상에, 상기 전극 패드에 접하여 그 표면이 상기 전극 패드 표면과 대략 평행한 평면을 가지고 형성된 외부 접속용 단자를
적어도 포함하는 것을 특징으로 하는 반도체 장치.
(부기 12)
외부 접속용 단자가 금속과 경화성 수지의 혼합물로 이루어지고, 상기 경화성 수지가 열경화성 수지 및 광경화성 수지 중 적어도 어느 하나인 부기 11에 기재의 반도체 장치.
(부기 13)
외부 접속용 단자끼리의 간격이 150 ㎛ 이하인 부기 11 내지 부기 12 중 어느 하나에 기재한 반도체 장치.
[산업상이용가능성]
본 발명의 반도체 장치는 협피치로 형성된 미세한 범프를 가지며 고성능이다.
본 발명의 반도체 장치의 제조 방법은, 배리어 메탈의 형성 내지 제거가 불필요하며, 저비용이며, 또한 간편하고 고효율로 반도체 장치를 제조할 수 있으며, 특히 본 발명의 반도체 장치의 제조에 적합하다.
본 발명에 의하면, 종래에 있어서의 문제를 해결할 수 있고, 배리어 메탈의 형성 내지 제거가 불필요하며, 저비용이며, 또한 간편하게 고효율인 반도체 장치의 제조 방법 및 협피치로 형성된 미세한 범프를 갖는 고성능인 반도체 장치를 제공할 수 있다.

Claims (8)

  1. 반도체 기판의 한쪽 주요면에 복수개의 전극 패드를 형성하는 공정과,
    상기 전극 패드의 주연부(周緣部)를 덮어 절연층을 형성하는 공정과,
    상기 절연층 상에 선택적으로 마스크층을 형성하는 공정과,
    상기 절연층으로 덮이지 않은 전극 패드의 표면을 청정화하는 공정과,
    상기 절연층 및 상기 마스크층에 의해 규정되는 영역에, 상기 전극 패드에 접하여 외부 접속용 단자를 형성하는 공정과,
    상기 마스크층을 제거하는 공정을
    적어도 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 전극 패드의 표면을 청정화하는 공정 및 외부 접속용 단자를 형성하는 공정은, 진공 중 및 감압 분위기 중 어느 하나에 있어서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 전극 패드의 표면을 청정화하는 공정 및 외부 접속용 단자를 형성하는 공정은, 동일 장치 내의 다른 챔버에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 전극 패드의 표면을 청정화 하는 공정은 애싱, RF 스퍼터 및 포름산 리플로우로부터 선택되는 1종 이상에 의해, 전극 패드 상에 형성된 산화막을 제거하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 마스크층은 포토레지스트층으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 외부 접속용 단자가 마스크층과 대략 동등한 높이로 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 반도체 기판의 한쪽 주요면에 형성된 복수개의 전극 패드와,
    상기 전극 패드의 주연부를 덮는 절연층과,
    상기 전극 패드 상에, 상기 전극 패드에 접하여, 그 표면이 상기 전극 패드 표면과 대략 평행한 평면을 포함하여 형성된 외부 접속용 단자를
    적어도 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 외부 접속용 단자는 금속과 경화성 수지의 혼합물로 이루어지고, 상기 경화성 수지는 열경화성 수지와 광경화성 수지 중 적어도 어느 하나 인 것을 특징으로 하는 반도체 장치.
KR1020060048383A 2006-02-17 2006-05-29 반도체 장치 및 그 제조 방법 KR100752106B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00040866 2006-02-17
JP2006040866A JP2007220959A (ja) 2006-02-17 2006-02-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20070082834A true KR20070082834A (ko) 2007-08-22
KR100752106B1 KR100752106B1 (ko) 2007-08-29

Family

ID=38428773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060048383A KR100752106B1 (ko) 2006-02-17 2006-05-29 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7871917B2 (ko)
JP (1) JP2007220959A (ko)
KR (1) KR100752106B1 (ko)
CN (1) CN100527373C (ko)
TW (1) TWI338343B (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101675322B1 (ko) 2009-06-23 2016-11-14 삼성전자주식회사 다공성 산화막 속에 형성된 나노와이어 네트워크 단원계 상변화층을 갖는 상변화 메모리 및 형성 방법
TWI490992B (zh) * 2011-12-09 2015-07-01 Chipmos Technologies Inc 半導體結構
US10269747B2 (en) * 2012-10-25 2019-04-23 Taiwan Semiconductor Manufacturing Company Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
CN107204294A (zh) * 2016-03-18 2017-09-26 联芯科技有限公司 一种倒装焊芯片的制作方法及裸芯片组件
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
US11423526B2 (en) * 2020-11-13 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Optical inspection of a wafer

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01214141A (ja) * 1988-02-23 1989-08-28 Nec Corp フリップチップ型半導体装置
JPH02267941A (ja) * 1989-04-07 1990-11-01 Citizen Watch Co Ltd 突起電極の形成方法
JPH08162456A (ja) 1994-12-07 1996-06-21 Kawasaki Steel Corp バンプの製造方法
JPH08330308A (ja) * 1995-05-31 1996-12-13 Matsushita Electric Ind Co Ltd バンプの形成方法
JPH11260863A (ja) * 1998-03-09 1999-09-24 Sumitomo Electric Ind Ltd 半導体装置用接続端子とその製造方法
US6108210A (en) * 1998-04-24 2000-08-22 Amerasia International Technology, Inc. Flip chip devices with flexible conductive adhesive
JP3449535B2 (ja) 1999-04-22 2003-09-22 ソニー株式会社 半導体素子の製造方法
US6277249B1 (en) * 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
JP2002111192A (ja) 2000-10-04 2002-04-12 Ibiden Co Ltd 半田バンプ形成方法および半田バンプ形成装置
JP4638614B2 (ja) 2001-02-05 2011-02-23 大日本印刷株式会社 半導体装置の作製方法
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
JP4025322B2 (ja) * 2001-11-15 2007-12-19 富士通株式会社 半導体装置の製造方法
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
JP4270792B2 (ja) * 2002-01-23 2009-06-03 富士通株式会社 導電性材料及びビアホールの充填方法
JP2004103928A (ja) * 2002-09-11 2004-04-02 Fujitsu Ltd 基板及びハンダボールの形成方法及びその実装構造
JP2004128354A (ja) 2002-10-04 2004-04-22 Fujitsu Ltd はんだバンプの形成方法
US7485962B2 (en) * 2002-12-10 2009-02-03 Fujitsu Limited Semiconductor device, wiring substrate forming method, and substrate processing apparatus
JP2004214345A (ja) 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US6784089B2 (en) * 2003-01-13 2004-08-31 Aptos Corporation Flat-top bumping structure and preparation method
CN1291069C (zh) * 2003-05-31 2006-12-20 香港科技大学 微细间距倒装焊凸点电镀制备方法
KR100581279B1 (ko) * 2003-06-02 2006-05-17 삼성전자주식회사 포토레지스트 제거용 조성물 및 이를 이용한 반도체소자의 범프 형성방법
JP4130668B2 (ja) * 2004-08-05 2008-08-06 富士通株式会社 基体の加工方法
JP2006222232A (ja) * 2005-02-09 2006-08-24 Fujitsu Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TWI338343B (en) 2011-03-01
TW200733269A (en) 2007-09-01
US7871917B2 (en) 2011-01-18
US20070197016A1 (en) 2007-08-23
CN101026109A (zh) 2007-08-29
KR100752106B1 (ko) 2007-08-29
JP2007220959A (ja) 2007-08-30
CN100527373C (zh) 2009-08-12

Similar Documents

Publication Publication Date Title
US6936923B2 (en) Method to form very a fine pitch solder bump using methods of electroplating
US8105856B2 (en) Method of manufacturing semiconductor device with wiring on side surface thereof
JP3707481B2 (ja) 半導体装置の製造方法
KR20060132490A (ko) 관통 전극을 갖는 반도체 장치 및 그 제조 방법
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20040082101A1 (en) Method of manufacturing a flip-chip semiconductor device with a stress-absorbing layer made of thermosetting resin
JP2001110831A (ja) 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器
JP2007157844A (ja) 半導体装置、および半導体装置の製造方法
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
EP1478021B1 (en) Semiconductor device and manufacturing method thereof
JP2006351767A (ja) 半導体装置及びその製造方法
JP3877150B2 (ja) ウェーハレベル・チップスケール・パッケージの製造方法
JP3568869B2 (ja) 半導体集積回路装置及びその製造方法
JP2004006835A (ja) 半導体装置及びその製造方法
US7378345B2 (en) Metal electroplating process of an electrically connecting pad structure of circuit board and structure thereof
JP2005294875A (ja) 半導体装置及びその製造方法
JP3943037B2 (ja) 半導体装置の製造方法
TW202247384A (zh) 半導體裝置和製造半導體裝置的方法
JPH08330472A (ja) 半導体装置とその製造方法
KR101671973B1 (ko) 다층 금속 범프 구조체 및 그 제조방법
US20060284288A1 (en) Wafer and single chip having circuit rearranged structure and method for fabricating the same
JP2000349190A (ja) 半導体装置の製造方法
JP4817548B2 (ja) 半導体装置およびその接続構造
JP2007317860A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190808

Year of fee payment: 13