JP2001085456A - バンプ形成方法 - Google Patents

バンプ形成方法

Info

Publication number
JP2001085456A
JP2001085456A JP25783999A JP25783999A JP2001085456A JP 2001085456 A JP2001085456 A JP 2001085456A JP 25783999 A JP25783999 A JP 25783999A JP 25783999 A JP25783999 A JP 25783999A JP 2001085456 A JP2001085456 A JP 2001085456A
Authority
JP
Japan
Prior art keywords
bump
film
forming
opening
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25783999A
Other languages
English (en)
Inventor
Akio Miyazawa
昭夫 宮沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP25783999A priority Critical patent/JP2001085456A/ja
Publication of JP2001085456A publication Critical patent/JP2001085456A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ウェハの裏面を研削した際、ウェハの給電部
に形成されたメッキ層からウェハに割れが発生すること
を抑制できるバンプ形成方法を提供する。 【解決手段】 本発明に係るバンプ形成方法は、シリコ
ン基板11上に絶縁膜13を形成し、その上にパッド1
5を形成し、その上にパッシベーション膜17を堆積
し、その膜17にパッド15上に位置する開口部を形成
し、その開口部内及びパッシベーション膜上にアンダー
バンプメタル膜21を堆積し、その上に、平面形状が丸
形の給電部用開口部及びバンプ形成用開口部を有するレ
ジスト膜を形成し、給電部用開口部により露出している
アンダーバンプメタル膜21にメッキ用電極を接触させ
て電圧を印加することにより、メッキ層28及びバンプ
29を形成し、表面に保護テープを貼り付け、シリコン
基板11の裏面を研削するものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、バンプ形成方法に
係わり、特に、ウェハの裏面を研削した際、ウェハに割
れやクラックが発生することを抑制できるバンプ形成方
法に関する。
【0002】
【従来の技術】以下、従来のバンプ形成方法について説
明する。
【0003】図7は、従来のバンプ形成方法によりAu
バンプが形成されたウェハの一部を示す平面図である。
【0004】まず、シリコン基板上に絶縁膜を形成し、
この絶縁膜上に複数のAlパッドを形成し、Alパッド
及び絶縁膜の上にパッシベーション膜17を堆積する。
次に、このパッシベーション膜17にAlパッド上に位
置する開口部を形成し、この開口部内及びパッシベーシ
ョン膜17上にアンダーバンプメタル膜を形成する。こ
の後、アンダーバンプメタル膜の上にレジスト膜を塗布
し、このレジスト膜を露光、現像することにより、レジ
スト膜には第1の開口部及び複数の第2の開口部が形成
される。第1の開口部は、ウェハ中心の給電部に相当
し、平面が8角形の形状を有している。第2の開口部
は、Alパッドの上方に位置するAuバンプ形成部に相
当する。
【0005】この後、第1の開口部により露出している
アンダーバンプメタル膜に、電気メッキ法によるメッキ
用電極の先端を接触させる。次に、このメッキ用電極か
らアンダーバンプメタル膜に電圧を印加し、第1の開口
部及び複数の第2の開口部の内にはAuメッキ層が形成
される。
【0006】次に、メッキ用電極をアンダーバンプメタ
ル膜から外し、レジスト膜をプラズマ剥離する。これに
より、図7に示すように、ウェハ中心の給電部にはAu
メッキ層28’が形成され、Alパッド上にはアンダー
バンプメタル膜を介してAuバンプ29が形成される。
Auメッキ層28’は、8角形の形状を有している。こ
の後、Auメッキ層28’及びAuバンプ29をマスク
としてアンダーバンプメタル膜をエッチングする。これ
により、Auバンプ29及びAuメッキ層28’以外の
領域のパッシベーション膜17が露出する。
【0007】この後、表面にAuバンプ29が形成され
たウェハの表面上に保護テープを貼り付け、研削装置の
テーブルの上に保護テープを下側にしてウェハを載置す
る。次に、ウェハの裏面に回転している砥石を押し当
て、ウェハの厚さが300μm程度になるまでウェハの
裏面を研削する。
【0008】
【発明が解決しようとする課題】ところで、上記従来の
バンプ形成方法では、レジスト膜におけるウェハ中心の
給電部に位置する第1の開口部の平面形状を8角形に形
成している。このため、図7に示すように、電気メッキ
法によりウェハ中心の給電部に形成されるAuメッキ層
28’も8角形の形状となる。このAuメッキ層28’
を表面に有するウェハの裏面研削を行うと、Auメッキ
層28’の8角形の角の部分より割れ(クラック)4
1,42が発生することがある。このように割れが発生
したウェハは不良品となる。
【0009】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、ウェハの裏面を研削した
際、ウェハの給電部に形成されたメッキ層からウェハに
割れやクラックが発生することを抑制できるバンプ形成
方法を提供することにある。
【0010】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るバンプ形成方法は、半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜上にパッドを形成す
る工程と、前記パッド及び前記絶縁膜の上にパッシベー
ション膜を堆積する工程と、前記パッシベーション膜
に、前記パッド上に位置する開口部を形成する工程と、
前記開口部内及び前記パッシベーション膜上にアンダー
バンプメタル膜を堆積する工程と、前記アンダーバンプ
メタル膜上に、平面形状が滑らかな輪郭を備えた給電部
用開口部及びバンプ形成用開口部を有するレジスト膜を
形成する工程と、前記給電部用開口部により露出してい
るアンダーバンプメタル膜にメッキ用電極を接触させ、
このメッキ用電極からアンダーバンプメタル膜に電圧を
印加することにより、前記バンプ形成用開口部内にメッ
キ層からなるバンプを形成すると共に前記給電部用開口
部内にメッキ層を形成する工程と、前記レジスト膜を剥
離する工程と、前記バンプ及び前記メッキ層をマスクと
してアンダーバンプメタル膜をエッチングする工程と、
バンプ及びメッキ層を含む全面上に保護テープを貼り付
け、半導体基板の裏面を研削する工程と、を具備するこ
とを特徴とする。
【0011】上記バンプ形成方法では、レジスト膜に形
成する給電部用開口部の平面形状を滑らかな輪郭を有す
る形状としているため、半導体基板に電気メッキ法でバ
ンプを形成した際、給電部用開口部に形成されるメッキ
層の平面形状も滑らかな輪郭を有する形状となる。この
ため、半導体基板の裏面を研削した際、給電部用開口部
に形成されたメッキ層からウェハに割れやクラックが発
生することを抑制できる。
【0012】また、本発明に係るバンプ形成方法におい
ては、前記レジスト膜における給電部用開口部の平面形
状が、丸形であることが好ましい。
【0013】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
【0014】図1〜図5は、本発明の実施の形態による
バンプ形成方法を示す断面図である。図4は、図5に示
す4−4線に沿った断面図である。
【0015】まず、図1に示すように、シリコン基板1
1上に絶縁膜13を形成し、この絶縁膜13上にAl合
金膜を堆積する。次に、このAl合金膜をパターニング
することにより、絶縁膜13上には複数のAlパッド1
5が形成される。Alパッド15は図示せぬAl配線に
接続されている。
【0016】この後、Alパッド15及び絶縁膜13の
上に、CVD(Chemical Vapor Deposition)法により
シリコン窒化膜等からなるパッシベーション膜17を堆
積する。次に、このパッシベーション膜17をエッチン
グすることにより、パッシベーション膜17にはAlパ
ッド15上に位置する開口部を形成する。この後、この
開口部内及びパッシベーション膜17上にTiW膜19
をスパッタリングにより堆積し、TiW膜19上にAu
膜20を堆積する。このようにしてAu膜20及びTi
W膜19からなるアンダーバンプメタル膜21が形成さ
れる。アンダーバンプメタル膜21の膜厚は4000オ
ングストローム程度である。
【0017】次に、図2に示すように、アンダーバンプ
メタル膜21の上にレジスト膜を塗布し、このレジスト
膜を露光、現像することにより、レジスト膜23には第
1の開口部23a及び複数の第2の開口部23bが形成
される。第1の開口部23aは、ウェハ中心の給電部に
相当し、平面が円形状を有している。第2の開口部23
bは、Alパッド15の上方に位置するAuバンプ形成
部に相当し、平面が円形状を有している。なお、第1の
開口部23aの平面形状は真円である必要はないが、円
形状に近い滑らかな輪郭を有する丸形の形状であれば良
い。また、第2の開口部23bの平面形状は、円形以外
の形状であっても良い。
【0018】この後、図3に示すように、第1の開口部
23aにより露出しているアンダーバンプメタル膜21
に、電気メッキ法によるメッキ用電極25の先端を接触
させる。次に、このメッキ用電極25からアンダーバン
プメタル膜21に電圧を印加し、第1の開口部23a及
び複数の第2の開口部23bの内にはAuメッキ層27
a,27bが形成される。
【0019】次に、図4に示すように、メッキ用電極2
5をアンダーバンプメタル膜21から外し、レジスト膜
23をプラズマ剥離する。これにより、ウェハ中心の給
電部にはAuメッキ層28が形成され、Alパッド15
上にはアンダーバンプメタル膜21を介してAuバンプ
29が形成される。Auメッキ層28及びAuバンプ2
9それぞれの平面形状は、図5に示すように略円形状
(丸形)を有している。この後、Auメッキ層28及び
Auバンプ29をマスクとしてアンダーバンプメタル膜
21をエッチングする。これにより、Auバンプ29及
びAuメッキ層28以外の領域のパッシベーション膜1
7が露出する。
【0020】図6(a)は、図4に示すシリコン基板
(ウェハ)11の裏面を研削する工程を説明するための
断面図であり、図6(b)は、図6(a)に示すウェハ
の表面を保護する保護テープを拡大した断面図である。
【0021】まず、図6(b)に示す厚さ150μm程
度の保護テープ33を準備する。この保護テープ33
は、テープ基材34の一方の主面上に粘着剤35が形成
されたものである。この後、図6(a)に示すように、
図4に示す表面にAuバンプ29が形成されたウェハ1
1の表面上に保護テープ33を粘着剤35によって貼り
付ける。この保護テープ33は、ウェハ11の裏面を研
削する際にウェハ表面を保護するためのものである。
【0022】次に、研削装置のテーブル31の上に保護
テープ33を下側にしてウェハ11を載置する。この
後、ウェハ11の裏面に回転している砥石(図示せず)
を押し当て、ウェハ11の厚さが300μm程度になる
までウェハ11の裏面を研削する。次に、ウェハ11の
表面に貼り付けた保護テープ33を剥がす。
【0023】上記実施の形態によれば、ウェハ上に電気
メッキ法でAuバンプ29を形成する際、ウェハ中心の
給電部のAuメッキ層28の平面形状を丸形にしてい
る。このため、ウェハの裏面を研削した際、ウェハ中心
の給電部に形成されたAuメッキ層28からウェハに割
れが発生することを抑制できる。つまり、従来のバンプ
形成方法では、ウェハ中心の給電部のAuメッキ層の平
面形状を角形にしているため、ウェハの裏面研削の際、
その角部分から割れやクラックが発生することがあった
が、本実施の形態では、Auメッキ層28を丸形にして
おり、Auメッキ層に角部がないため、ウェハに割れが
発生することを抑制できる。具体的には、本実施の形態
によるバンプ形成方法を用いると、ウェハの裏面を研削
した際の割れやクラックによる不良発生率が従来のバン
プ形成方法に比べて1/2以下となった。
【0024】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。
【0025】
【発明の効果】以上説明したように本発明によれば、レ
ジスト膜に形成する給電部用開口部の平面形状を滑らか
な輪郭を有する形状としている。したがって、ウェハの
裏面を研削した際、ウェハ中心の給電部に形成されたA
uメッキ層からウェハに割れやクラックが発生すること
を抑制できるバンプ形成方法を提供することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態によるバンプ形成方法を示
す断面図である。
【図2】本発明の実施の形態によるバンプ形成方法を示
すものであり、図1の次の工程を示す断面図である。
【図3】本発明の実施の形態によるバンプ形成方法を示
すものであり、図2の次の工程を示す断面図である。
【図4】本発明の実施の形態によるバンプ形成方法であ
って図3の次の工程を示すものであり、図5に示す4−
4線に沿った断面図である。
【図5】図4に示すシリコン基板(ウェハ)の一部を示
す平面図である。
【図6】図6(a)は、図4に示すシリコン基板(ウェ
ハ)の裏面を研削する工程を説明するための断面図であ
り、図6(b)は、図6(a)に示すウェハの表面を保
護する保護テープを拡大した断面図である。
【図7】従来のバンプ形成方法によりバンプを形成した
ウエハの一部を示す平面図である。
【符号の説明】
11 シリコン基板 13 絶縁膜 15 Alパッド 17 パッシベー
ション膜 19 TiW膜 20 Au膜 21 アンダーバンプメタル膜 23 レジスト膜 23a 第1の開口部 23b 第2の開
口部 27a,27b Auメッキ層 28,28’ 給
電部のAuメッキ層 29 Auバンプ 31 研削装置テ
ーブル 33 保護テープ 34 テープ基材 35 粘着剤 41,42 割れ
(クラック)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に絶縁膜を形成する工程
    と、 前記絶縁膜上にパッドを形成する工程と、 前記パッド及び前記絶縁膜の上にパッシベーション膜を
    堆積する工程と、 前記パッシベーション膜に、前記パッド上に位置する開
    口部を形成する工程と、 前記開口部内及び前記パッシベーション膜上にアンダー
    バンプメタル膜を堆積する工程と、 前記アンダーバンプメタル膜上に、平面形状が滑らかな
    輪郭を備えた給電部用開口部及びバンプ形成用開口部を
    有するレジスト膜を形成する工程と、 前記給電部用開口部により露出しているアンダーバンプ
    メタル膜にメッキ用電極を接触させ、このメッキ用電極
    からアンダーバンプメタル膜に電圧を印加することによ
    り、前記バンプ形成用開口部内にメッキ層からなるバン
    プを形成すると共に前記給電部用開口部内にメッキ層を
    形成する工程と、 前記レジスト膜を剥離する工程と、 前記バンプ及び前記メッキ層をマスクとしてアンダーバ
    ンプメタル膜をエッチングする工程と、 バンプ及びメッキ層を含む全面上に保護テープを貼り付
    け、半導体基板の裏面を研削する工程と、 を具備することを特徴とするバンプ形成方法。
  2. 【請求項2】 前記レジスト膜における給電部用開口部
    の平面形状が、丸形であることを特徴とする請求項1記
    載のバンプ形成方法。
JP25783999A 1999-09-10 1999-09-10 バンプ形成方法 Withdrawn JP2001085456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25783999A JP2001085456A (ja) 1999-09-10 1999-09-10 バンプ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25783999A JP2001085456A (ja) 1999-09-10 1999-09-10 バンプ形成方法

Publications (1)

Publication Number Publication Date
JP2001085456A true JP2001085456A (ja) 2001-03-30

Family

ID=17311868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25783999A Withdrawn JP2001085456A (ja) 1999-09-10 1999-09-10 バンプ形成方法

Country Status (1)

Country Link
JP (1) JP2001085456A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108979A1 (de) 2012-08-24 2014-02-27 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
DE102013108986A1 (de) 2012-08-24 2014-02-27 Tdk Corporation Anschlussstruktur sowie Halbleiterelement und Modelsubstrat mit einer solchen Anschlussstruktur
US8970037B2 (en) 2012-08-24 2015-03-03 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
US9070606B2 (en) 2012-08-24 2015-06-30 Tdk Corporation Terminal structure and semiconductor device
US9230823B1 (en) 2014-08-05 2016-01-05 Chipbond Technology Corporation Method of photoresist strip

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013108979A1 (de) 2012-08-24 2014-02-27 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
DE102013108986A1 (de) 2012-08-24 2014-02-27 Tdk Corporation Anschlussstruktur sowie Halbleiterelement und Modelsubstrat mit einer solchen Anschlussstruktur
US8970037B2 (en) 2012-08-24 2015-03-03 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
US9070606B2 (en) 2012-08-24 2015-06-30 Tdk Corporation Terminal structure and semiconductor device
US9257402B2 (en) 2012-08-24 2016-02-09 Tdk Corporation Terminal structure, and semiconductor element and module substrate comprising the same
DE102013108979A9 (de) 2012-08-24 2016-04-07 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
US9640500B2 (en) 2012-08-24 2017-05-02 Tdk Corporation Terminal structure and semiconductor device
DE102013108986B4 (de) 2012-08-24 2019-07-25 Tdk Corporation Anschlussstruktur sowie Halbleiterelement und Modulsubstrat mit einer solchen Anschlussstruktur
DE102013108979B4 (de) 2012-08-24 2020-01-23 Tdk Corporation Anschlussstruktur und Halbleiterbauelement
US9230823B1 (en) 2014-08-05 2016-01-05 Chipbond Technology Corporation Method of photoresist strip
JP2016039358A (ja) * 2014-08-05 2016-03-22 ▲き▼邦科技股▲分▼有限公司 フォトレジスト剥離方法

Similar Documents

Publication Publication Date Title
JP4343286B2 (ja) 半導体装置の製造方法
US7459343B2 (en) Method of manufacturing semiconductor device and support structure for semiconductor substrate
TW510030B (en) Method for making a chip scale package, and method for making an IC chip
JP2004228392A (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JP2003347441A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
US20240071873A1 (en) Package structure for reducing warpage of plastic package wafer and method for manufacturing the same
US8420505B2 (en) Process for manufacture of thin wafer
US6426283B1 (en) Method for bumping and backlapping a semiconductor wafer
TW200409229A (en) Apparatus and method for fabricating semiconductor devices
JP2001085456A (ja) バンプ形成方法
JP3803214B2 (ja) 半導体装置の製造方法
CN111490009A (zh) 背面金属图案化管芯切单系统及相关方法
JP2001176966A (ja) 半導体装置
JP2003273052A (ja) 裏面研削方法及び半導体装置の製造方法
TW202032744A (zh) 半導體裝置、半導體裝置用基板及製造半導體裝置之方法
JP2003168664A (ja) 半導体装置の製造方法及び半導体ウェハ、ウェハ保護テープ
TW589726B (en) Wafer level packaging process and structure thereof
JP2004327724A (ja) 半導体装置及びその製造方法
JP4067643B2 (ja) 半導体装置の製造方法及び半導体装置を製造するための製造装置
JP4103255B2 (ja) 半導体デバイスチップ及び半導体デバイスの製造方法
JP2008130705A (ja) 半導体装置の製造方法
JPH027435A (ja) 金属パンプ電極を有する半導体装置
JPH11204576A (ja) 半導体配線の構造
JPS59117219A (ja) 半導体装置の製造方法
JP3548814B2 (ja) 突起電極の構造およびその形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040713

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040826