JP4067643B2 - 半導体装置の製造方法及び半導体装置を製造するための製造装置 - Google Patents
半導体装置の製造方法及び半導体装置を製造するための製造装置 Download PDFInfo
- Publication number
- JP4067643B2 JP4067643B2 JP17577798A JP17577798A JP4067643B2 JP 4067643 B2 JP4067643 B2 JP 4067643B2 JP 17577798 A JP17577798 A JP 17577798A JP 17577798 A JP17577798 A JP 17577798A JP 4067643 B2 JP4067643 B2 JP 4067643B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- manufacturing
- bump electrode
- metal thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置を製造するための製造装置に係り、特に半導体基板であるウエハのバックグラインド処理後のバンプ電極の形成に関するものである。
【０００２】
【従来の技術】
バンプ電極は、半導体集積回路が形成された半導体基板と相対する基板・フィルムキャリア・リードフレーム等を接続するために、半導体集積回路のボンディングパットに形成される突起電極のことである。その製造方法には、電気メッキ方式やボールボンド方式等がある。特に、電気メッキ方式はバンプ電極のファインピッチ形成や大量生産性に優れ、現在、金バンプ電極に代表されるバンプ電極形成技術の主流となっている。
【０００３】
ここでバンプ電極を形成する半導体基板の構造について説明する。
【０００４】
バンプ電極を形成する半導体基板上には、半導体集積回路が形成され、その表面がシリコン酸化膜やシリコン窒化膜等の表面保護膜で覆われ、バンプ電極が形成される部位にホトリソ及びエッチングにより開口部が形成される。
【０００５】
半導体集積回路は、製造コスト低減の理由により、ウエハの大口径化が進んでいる。ウエハの大口径化と共にウエハも厚くなり、フィルムキャリア等の薄型実装、及びダイシング工程の要求により、バックグラインド処理で裏面を研磨した、集積回路のバンプ電極の形成が求められている。
【０００６】
バックグラインドの処理方法としては、まず、表面をイクロステープで保護し、グラインダーで裏面を研磨する。次に、イクロステープを剥がし、必要に応じて研磨のダメージを取り除くための裏面エッチングを行う。研磨したウエハ厚は２５０μｍ〜５００μｍとなり、研磨による半導体基板の結晶ダメージ及びウエハの反りによるストレスを持った半導体基板となっている。
【０００７】
ここで、電極メッキ方式の一般的な金バンプ電極の形成方式について説明する。
【０００８】
まず、バンプ電極を形成する前述した半導体基板が準備され、バンプ電極の下地となる金属薄膜が半導体基板上に形成される。金属薄膜は、半導体基板に対する密着性、半導体集積回路を構成する配線金属への拡散防止性及びバンプ電極の形成でのメッキ電流の供給経路としての機能を持つ。
【０００９】
次に、前述した金属薄膜上に、バンプ電極のメッキ形状を決定する開口部をレジスト膜で形成する。該当するレジスト膜は、一般的にホトリソグラフィー技術を使用して形成されるが、半導体集積回路構造の形成に用いるレジストと異なり、高粘度のレジストで２０μｍ〜４０μｍと厚く塗布され、高温の熱処理によりレジストを硬化し、耐メッキ液性を向上させている。
【００１０】
次に、メッキ液に浸された半導体基板上に前述した金属薄膜にメッキ電流を流すことにより、半導体基板上のレジスト膜開口部内にメッキを析出させバンプ電極を形成する。不要となったレジスト膜を剥離剤で除去し、形成されたメッキ電極をマスクにして、半導体基板上の金属膜をエッチングする。その後、必要に応じて熱処理を行いバンプ電極構造は形成される。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法では、以下のような問題点があった。
【００１２】
図９は従来のバンプ電極の形成工程の現像槽とバンプ電極の形成工程の断面図である。
【００１３】
この図において、８０１は現像槽、８０２は現像液、８０３は半導体基板、８０４は裏面研磨面、８０５は絶縁膜、８０６は層間膜、８０７はバンプ電極の形成工程における金属薄膜、８０８はバンプ電極の形成におけるレジスト、８０９は開口部、８１０はレジスト欠陥（クラック）を示す。
【００１４】
まず、図９（ａ）に示すように、裏面を研磨した半導体基板８０３上にバンプ電極を形成するために、高粘度のレジスト８０８を厚く塗布し硬化させ、バンプ電極を形成する部分に露光を行い現像工程でレジスト８０８を、図９（ｂ）に示すように、現像液８０２で開口すると、半導体基板の裏面研磨面８０４が露出しているため、バンプ電極を形成する金属薄膜８０７との間に電池効果、電位差及び層間膜、レジストの引っ張り応力等により、レジスト８０８にストレスが加わり、図９（ｃ）に示すように、レジストクラック８１０が発生する。レジストクラック８１０が発生すると、バンプ電極の形成工程のメッキに不具合を発生させバンプ電極の外観異常となり問題となっている。
【００１５】
本発明は、上記問題点を除去し、バンプ電極の形成におけるレジストクラックの発生を防止し、信頼性の高い半導体装置の製造方法及び半導体装置を製造するための製造装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、表面と、バックグラインド処理が行われた裏面とを有する半導体基板を準備する工程と、前記半導体基板の表面上に金属薄膜を形成する工程と、前記半導体基板の裏面上に電池効果防止膜を形成する工程と、前記電池効果防止膜が形成された前記半導体基板の前記金属薄膜の表面上にレジスト膜を形成する工程と、前記金属薄膜の表面上に定義されたバンプ電極形成予定領域上に位置する前記レジスト膜が除去されるよう、前記レジスト膜に露光処理を行う工程と、前記半導体基板を現像液に曝すことによって、前記バンプ電極形成予定領域上に位置する露光処理された前記レジスト膜を除去する工程と、前記金属薄膜に電流を流すことにより、前記レジスト膜をマスクとして前記バンプ電極形成予定領域上にバンプ電極を形成する工程と、を備えるようにしたものである。
【００１７】
〔２〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、前記金属薄膜と同じ金属である。
【００１８】
〔３〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、前記金属薄膜の厚さよりも厚くなるようにしたものである。
【００１９】
〔４〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、ケミカル酸化膜である。
【００２０】
〔５〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、レジスト膜である。
【００２１】
〔６〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜を形成する工程は、前記金属薄膜を形成する工程と同時に行われるようにしたものである。
【００２２】
〔７〕上記〔１〕記載の半導体装置の製造方法において、前記レジスト膜を除去する工程は、前記半導体基板の表面側のみを現像液に曝すことによって、前記バンプ電極形成予定領域上に位置する露光処理された前記レジスト膜を除去するようにしたものである。
【００２３】
〔８〕裏面にバックグラインド処理を行った半導体基板の表面上に、バンプ電極を形成するための金属薄膜を有する半導体装置を製造するための製造装置において、前記半導体基板の表面上に前記金属薄膜が形成されると同時に、前記半導体基板の裏面上にも前記金属薄膜が回り込み形成されるよう、前記半導体基板の裏面を支持するウエハ支持ピンを有するスパッタ装置を具備するようにうしものである。
【００２４】
〔９〕裏面にバックグラインド処理を行った半導体基板の表面上に、バンプ電極を形成するためのレジスト膜を有する半導体装置を製造するための製造装置において、前記レジスト膜が液槽内に貯められた現像液に接触され、かつ前記半導体基板の裏面が前記現像液に接触されないよう、前記半導体基板を支持するウエハ支持治具を有する現像装置を具備するようにしたものである。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００２６】
図１は本発明の第１実施例を示すバンプ電極の形成工程図である。
【００２７】
（１）まず、図１（Ａ）に示すように、半導体基板１００の裏面研磨を行い、裏面研磨面１０１を得る。ここで、１０２は層間膜、１０３はボンディングパット配線である。
【００２８】
（２）次に、図１（Ｂ）に示すように、その上にバンプ電極の形成工程における金属薄膜１０４を形成する。
【００２９】
（３）次に、図１（Ｃ）に示すように、半導体基板１００の裏面研磨面１０１に電池効果防止膜１０５を形成する。
【００３０】
（４）次に、図１（Ｄ）に示すように、レジスト１０６を形成し、レジスト開口部１０６Ａを形成する。
【００３１】
（５）次に、図１（Ｅ）に示すように、レジスト開口部１０６Ａにバンプ電極１０７を形成する。
【００３２】
（６）次に、図１（Ｆ）に示すように、レジスト１０６を除去し、その後、金属薄膜１０４及び電池効果防止膜１０５のエッチングを行い、バンプ電極の形成工程は完了する。
【００３３】
このように第１実施例では、半導体基板１００の裏面研磨面１０１に電池効果防止膜１０５を形成して、レジスト開口部１０６Ａの形成工程での電池効果、電位差によるレジストクラックの発生を防止するようにしている。
【００３４】
図２は本発明の第２実施例を示すスパッタ装置のチャック構造の模式図である。
【００３５】
この図に示すように、２００は半導体基板、２０１は裏面研磨面、２０２は層間膜、２０３はボンディングパット配線、２０４は金属薄膜、２０５は電池効果防止膜、２０８はターゲット金属、２０９はウエハ支持ピン、２１０はウエハチャックを示している。
【００３６】
図３はそのバンプ電極の形成工程断面図である。
【００３７】
（１）まず、図３（Ａ）に示すように、半導体基板２００の裏面研磨を行い、裏面研磨面２０１を得る。ここで、２０２は層間膜、２０３はボンディングパット配線である。
【００３８】
（２）次に、図３（Ｂ）に示すように、その上にバンプ電極の形成工程における金属薄膜２０４を形成すると同時に、半導体基板２００の裏面研磨面２０１に電池効果防止膜２０５を形成する。
【００３９】
（３）次に、図３（Ｃ）に示すように、レジスト２０６を形成し、レジスト開口部２０６Ａを形成する。
【００４０】
（４）次に、図３（Ｄ）に示すように、レジスト開口部２０６Ａにバンプ電極２０７を形成し、その後、レジスト２０６を除去し、金属薄膜２０４及び電池効果防止膜２０５のエッチングを行い、バンプ電極の形成工程は完了する。
【００４１】
ここで、電池効果防止膜を形成する方法として、図２に示すように、バンプ電極の形成工程における金属薄膜の形成装置により、ウエハチャック２１０に交換可能なウエハ支持ピン２０９等で間隔を開けることによって、金属薄膜を薄くつける方法を採用することができ、その電池効果防止膜２０５は、バンプ電極の形成工程の金属薄膜エッチング工程で取り除かれる。
【００４２】
このように第２実施例によれば、電池効果防止膜の形成を金属薄膜の形成と同時に実施することができ、格別の作業工程の追加を伴うことなく、レジストクラックの発生の防止を図ることができる。
【００４３】
図４は本発明の第３実施例を示すバンプ電極の形成工程断面図である。
【００４４】
（１）まず、図４（Ａ）に示すように、半導体基板３００の裏面研磨を行い、裏面研磨面３０１を得る。そして、表面には金属薄膜３０２、裏面研磨面３０１には電池効果防止膜としての単層膜（例：チタン）３０３をスパッタ又は蒸着により形成する。
【００４５】
（２）次に、図４（Ｂ）に示すように、レジスト３０４を形成し、レジスト開口部３０４Ａを形成する。
【００４６】
（３）次に、図４（Ｃ）に示すように、レジスト開口部３０４Ａにバンプ電極３０５を形成し、その後、レジスト３０４を除去し、金属薄膜３０２のエッチングを行い、バンプ電極３０５を形成することができる。
【００４７】
このように第３実施例によれば、電池効果防止膜の形成ができ、レジストクラックの発生を防止することができるとともに、金属薄膜以上の膜厚を裏面研磨面３０１に付けることにより、（ｉ）研磨された薄い半導体基板が補強され、バンプ電極の形成工程でのウエハ割れを低減できる。（ii）メッキ電流の供給経路が両面にできるため、裏面から電流供給することが可能となる。(iii) 金属薄膜の引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度の向上を図ることができる。
【００４８】
図５は本発明の第４実施例を示すバンプ電極の形成工程断面図である。
【００４９】
（１）まず、図５（Ａ）に示すように、半導体基板４００の裏面研磨を行い、裏面研磨面４０１を得る。そして、表面には金属薄膜４０２、裏面研磨面４０１にはケミカル酸化膜４０３を形成する。
【００５０】
（２）次に、図５（Ｂ）に示すように、レジスト４０４を形成し、レジスト開口部４０４Ａを形成する。
【００５１】
（３）次に、図５（Ｃ）に示すように、レジスト開口部４０４Ａにバンプ電極４０５を形成し、その後、レジスト４０４を除去し、金属薄膜４０２のエッチングを行い、バンプ電極４０５を形成する。
【００５２】
このように、電池効果防止膜を形成する方法として、バンプ電極の形成工程における金属薄膜形成後、金属薄膜をマスクに酸化薬品（例：過酸化水素水）で半導体基板の裏面研磨面を酸化して保護膜を形成することにより、バンプ電極の形成後も、裏面研磨面の保護膜として使用することができる。
【００５３】
したがって、第４実施例によれば、電池効果防止膜の形成が簡単な工程ででき、レジストクラックの発生を防止することができると共に、裏面研磨面を酸化することにより裏面研磨面の結晶が安定し、ダイシング工程でのチップクラックを減少することができる。
【００５４】
図６は本発明の第５実施例を示すバンプ電極の形成工程断面図である。
【００５５】
（１）まず、図６（Ａ）に示すように、半導体基板５００の裏面研磨を行い、裏面研磨面５０１を得る。そして、表面には金属薄膜５０２、裏面研磨面５０１にはダイスボンディング性の良い金属膜（例：チタン／金）５０３を形成する。
（２）次に、図６（Ｂ）に示すように、レジスト５０４を形成し、レジスト開口部５０４Ａを形成する。
【００５６】
（３）次に、図６（Ｃ）に示すように、レジスト開口部５０４Ａにバンプ電極５０５を形成し、その後、レジスト５０４を除去し、金属薄膜５０２のエッチングを行い、バンプ電極５０５を形成する。
【００５７】
このように、電池効果防止膜を形成する方法として、半導体基板の裏面研磨面にダイスボンディング性の良い金属膜（例：チタン／金）５０３をスパッタ又は蒸着して防止膜を形成するため、金属薄膜のエッチング工程でエッチングされず、ダイスボンド精度の向上膜として使用することができる。
【００５８】
したがって、第５実施例によれば、電池効果防止膜の形成が簡単な工程ででき、レジストクラックの発生の防止が図れると共に、（ｉ）ダイスボンディング工程で有効な金属薄膜が利用でき、ダイスボンディング性の精度が向上する。（ii）メッキ電流の供給経路が両面にできるため、裏面から電流を供給することが可能となる等の効果がある。
【００５９】
図７は本発明の第６実施例を示すバンプ電極の形成工程断面図である。
【００６０】
（１）まず、図７（Ａ）に示すように、半導体基板６００の裏面研磨を行い、裏面研磨面６０１を得る。そして、表面には金属薄膜６０２、裏面研磨面６０１には厚膜レジスト６０３を形成する。
【００６１】
（２）次に、図７（Ｂ）に示すように、レジスト６０４を形成し、レジスト開口部６０４Ａを形成する。
【００６２】
（３）次に、図７（Ｃ）に示すように、レジスト開口部６０４Ａにバンプ電極６０５を形成し、その後、レジスト６０４を除去するとともに、厚膜レジスト６０３を除去し、その後、金属薄膜６０２のエッチングを行い、バンプ電極６０５を形成する。
【００６３】
このように、電池効果防止膜を形成する方法として、レジスト開口用のレジストを塗布する前に、半導体基板の裏面研磨面にバンプ電極の形成工程で使用するタイプと同じ厚膜レジスト６０３を塗布して保護膜を形成し、この厚膜レジスト６０３はレジスト除去工程で取り除かれる。
【００６４】
したがって、第６実施例によれば、電池効果防止膜の形成作業が簡単にでき、レジストクラックの発生を防止すると共に、厚膜レジストの引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度が向上する。
【００６５】
図８は本発明の第７実施例を示す吹き上げ循環式現像装置の模式図である。
【００６６】
この図において、７００は半導体基板、７０１は裏面研磨面、７０２はレジスト開口部、７０３はレジスト、７０４は現像液、７０５は貯液槽、７０６はウエハ支持治具、７０７は吹き上げ循環ポンプを示す。このように、この吹き上げ式現像装置は、裏面研磨面７０１を液外に分離させ、電池効果によるレジストクラックの発生を防止するようにしている。
【００６７】
図８に示すように、ウエハ支持治具７０６に半導体基板７００を裏面研磨面７０１が上になるようにセットし、吹き上げ循環ポンプ７０７により現像液７０４をレジスト７０３に接触させる。この現像装置の構造では、現像液７０４は半導体基板７００の裏面研磨面７０１と接触しないため、レジスト７０３が開口しても電池効果が発生しない。
【００６８】
このように第７実施例によれば、電池効果防止膜の形成が簡単にでき、レジストクラックの発生の防止が図れる。また、この現像装置は、現像液を循環して使用するため、現像液を有効に使えると共に、数個のウエハ支持治具を準備することにより、厚膜を同時に現像することが可能である。
【００６９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００７０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
【００７１】
（Ａ）半導体基板の裏面研磨面に電池効果防止膜を形成することにより、バンプ電極の形成のレジスト開口部の形成工程での電池効果によるレジストクラックの発生を防止することができる。
【００７２】
（Ｂ）電池効果防止膜の形成を金属薄膜の形成と同時に実施することができ、格別の作業工程の追加を伴うことなく、レジストクラックの発生を防止することができる。
【００７３】
（Ｃ）電池効果防止膜の形成ができ、レジストクラックの発生を防止するとともに、金属薄膜以上の膜厚を裏面研磨面に付けることにより、（ｉ）研磨された薄い半導体基板が補強され、バンプ電極の形成工程でのウエハ割れが低減できる。（ii）メッキ電流の供給経路が両面にできるため、裏面からも電流供給することが可能となる。(iii) 金属薄膜の引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度の向上を図ることができる。
【００７４】
（Ｄ）電池効果防止膜の形成が簡単な作業ででき、レジストクラックの発生を防止すると共に、裏面研磨面を酸化することにより裏面研磨面の結晶が安定し、ダイシング工程でのチップクラックを減少することができる。
【００７５】
（Ｅ）電池効果防止膜の形成ができ、レジストクラックの発生を防止すると共に、（ｉ）ダイスボンディング工程で有効な金属薄膜が利用でき、ダイスボンディング性の精度が向上する。（ii）メッキ電流の供給経路が両面にできるため、裏面から電流を供給することが可能となる。
【００７６】
（Ｆ）電池効果防止膜の形成作業が簡単にでき、レジストクラックの発生を防止すると共に、厚膜レジストの引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度が向上する。
【００７７】
（Ｇ）電池効果防止膜の形成ができ、レジストクラックの発生の防止が図れる。また、この現像装置は、現像液を循環して使用するため、現像液を有効に使えると共に、数個のウエハ支持治具を準備することにより、厚膜を同時に現像することが可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例を示すバンプ電極の形成工程図である。
【図２】 本発明の第２実施例を示すスパッタ装置のチャック構造の模式図である。
【図３】 本発明の第２実施例を示すバンプ電極の形成工程断面図である。
【図４】 本発明の第３実施例を示すバンプ電極の形成工程断面図である。
【図５】 本発明の第４実施例を示すバンプ電極の形成工程断面図である。
【図６】 本発明の第５実施例を示すバンプ電極の形成工程断面図である。
【図７】 本発明の第６実施例を示すバンプ電極の形成工程断面図である。
【図８】 本発明の第７実施例を示す吹き上げ循環式現像装置の模式図である。
【図９】 従来のバンプ電極の形成工程の現像槽とバンプ電極の形成工程の断面図である。
【符号の説明】
１００，２００，３００，４００，５００，６００，７００ 半導体基板
１０１，２０１，３０１，４０１，５０１，６０１，７０１ 裏面研磨面
１０２，２０２ 層間膜
１０３，２０３ ボンディングパット配線
１０４，２０４，３０２，４０２，５０２，６０２ 金属薄膜
１０５，２０５ 電池効果防止膜
１０６，２０６，３０４，４０４，５０４，６０４，７０３ レジスト
１０６Ａ，２０６Ａ，３０４Ａ，４０４Ａ，５０４Ａ，６０４Ａ，７０２
レジスト開口部
１０７，２０７，３０５，４０５，５０５，６０５ バンプ電極
２０８ ターゲット金属
２０９ ウエハ支持ピン
２１０ ウエハチャック
３０３ 単層膜（例：チタン）
４０３ ケミカル酸化膜
５０３ ダイスボンディング性の良い金属膜（例：チタン／金）
６０３ 厚膜レジスト
７０４ 現像液
７０５ 貯液槽
７０６ ウエハ支持治具
７０７ 吹き上げ循環ポンプ
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び半導体装置を製造するための製造装置に係り、特に半導体基板であるウエハのバックグラインド処理後のバンプ電極の形成に関するものである。
【０００２】
【従来の技術】
バンプ電極は、半導体集積回路が形成された半導体基板と相対する基板・フィルムキャリア・リードフレーム等を接続するために、半導体集積回路のボンディングパットに形成される突起電極のことである。その製造方法には、電気メッキ方式やボールボンド方式等がある。特に、電気メッキ方式はバンプ電極のファインピッチ形成や大量生産性に優れ、現在、金バンプ電極に代表されるバンプ電極形成技術の主流となっている。
【０００３】
ここでバンプ電極を形成する半導体基板の構造について説明する。
【０００４】
バンプ電極を形成する半導体基板上には、半導体集積回路が形成され、その表面がシリコン酸化膜やシリコン窒化膜等の表面保護膜で覆われ、バンプ電極が形成される部位にホトリソ及びエッチングにより開口部が形成される。
【０００５】
半導体集積回路は、製造コスト低減の理由により、ウエハの大口径化が進んでいる。ウエハの大口径化と共にウエハも厚くなり、フィルムキャリア等の薄型実装、及びダイシング工程の要求により、バックグラインド処理で裏面を研磨した、集積回路のバンプ電極の形成が求められている。
【０００６】
バックグラインドの処理方法としては、まず、表面をイクロステープで保護し、グラインダーで裏面を研磨する。次に、イクロステープを剥がし、必要に応じて研磨のダメージを取り除くための裏面エッチングを行う。研磨したウエハ厚は２５０μｍ〜５００μｍとなり、研磨による半導体基板の結晶ダメージ及びウエハの反りによるストレスを持った半導体基板となっている。
【０００７】
ここで、電極メッキ方式の一般的な金バンプ電極の形成方式について説明する。
【０００８】
まず、バンプ電極を形成する前述した半導体基板が準備され、バンプ電極の下地となる金属薄膜が半導体基板上に形成される。金属薄膜は、半導体基板に対する密着性、半導体集積回路を構成する配線金属への拡散防止性及びバンプ電極の形成でのメッキ電流の供給経路としての機能を持つ。
【０００９】
次に、前述した金属薄膜上に、バンプ電極のメッキ形状を決定する開口部をレジスト膜で形成する。該当するレジスト膜は、一般的にホトリソグラフィー技術を使用して形成されるが、半導体集積回路構造の形成に用いるレジストと異なり、高粘度のレジストで２０μｍ〜４０μｍと厚く塗布され、高温の熱処理によりレジストを硬化し、耐メッキ液性を向上させている。
【００１０】
次に、メッキ液に浸された半導体基板上に前述した金属薄膜にメッキ電流を流すことにより、半導体基板上のレジスト膜開口部内にメッキを析出させバンプ電極を形成する。不要となったレジスト膜を剥離剤で除去し、形成されたメッキ電極をマスクにして、半導体基板上の金属膜をエッチングする。その後、必要に応じて熱処理を行いバンプ電極構造は形成される。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法では、以下のような問題点があった。
【００１２】
図９は従来のバンプ電極の形成工程の現像槽とバンプ電極の形成工程の断面図である。
【００１３】
この図において、８０１は現像槽、８０２は現像液、８０３は半導体基板、８０４は裏面研磨面、８０５は絶縁膜、８０６は層間膜、８０７はバンプ電極の形成工程における金属薄膜、８０８はバンプ電極の形成におけるレジスト、８０９は開口部、８１０はレジスト欠陥（クラック）を示す。
【００１４】
まず、図９（ａ）に示すように、裏面を研磨した半導体基板８０３上にバンプ電極を形成するために、高粘度のレジスト８０８を厚く塗布し硬化させ、バンプ電極を形成する部分に露光を行い現像工程でレジスト８０８を、図９（ｂ）に示すように、現像液８０２で開口すると、半導体基板の裏面研磨面８０４が露出しているため、バンプ電極を形成する金属薄膜８０７との間に電池効果、電位差及び層間膜、レジストの引っ張り応力等により、レジスト８０８にストレスが加わり、図９（ｃ）に示すように、レジストクラック８１０が発生する。レジストクラック８１０が発生すると、バンプ電極の形成工程のメッキに不具合を発生させバンプ電極の外観異常となり問題となっている。
【００１５】
本発明は、上記問題点を除去し、バンプ電極の形成におけるレジストクラックの発生を防止し、信頼性の高い半導体装置の製造方法及び半導体装置を製造するための製造装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置の製造方法において、表面と、バックグラインド処理が行われた裏面とを有する半導体基板を準備する工程と、前記半導体基板の表面上に金属薄膜を形成する工程と、前記半導体基板の裏面上に電池効果防止膜を形成する工程と、前記電池効果防止膜が形成された前記半導体基板の前記金属薄膜の表面上にレジスト膜を形成する工程と、前記金属薄膜の表面上に定義されたバンプ電極形成予定領域上に位置する前記レジスト膜が除去されるよう、前記レジスト膜に露光処理を行う工程と、前記半導体基板を現像液に曝すことによって、前記バンプ電極形成予定領域上に位置する露光処理された前記レジスト膜を除去する工程と、前記金属薄膜に電流を流すことにより、前記レジスト膜をマスクとして前記バンプ電極形成予定領域上にバンプ電極を形成する工程と、を備えるようにしたものである。
【００１７】
〔２〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、前記金属薄膜と同じ金属である。
【００１８】
〔３〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、前記金属薄膜の厚さよりも厚くなるようにしたものである。
【００１９】
〔４〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、ケミカル酸化膜である。
【００２０】
〔５〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜は、レジスト膜である。
【００２１】
〔６〕上記〔１〕記載の半導体装置の製造方法において、前記電池効果防止膜を形成する工程は、前記金属薄膜を形成する工程と同時に行われるようにしたものである。
【００２２】
〔７〕上記〔１〕記載の半導体装置の製造方法において、前記レジスト膜を除去する工程は、前記半導体基板の表面側のみを現像液に曝すことによって、前記バンプ電極形成予定領域上に位置する露光処理された前記レジスト膜を除去するようにしたものである。
【００２３】
〔８〕裏面にバックグラインド処理を行った半導体基板の表面上に、バンプ電極を形成するための金属薄膜を有する半導体装置を製造するための製造装置において、前記半導体基板の表面上に前記金属薄膜が形成されると同時に、前記半導体基板の裏面上にも前記金属薄膜が回り込み形成されるよう、前記半導体基板の裏面を支持するウエハ支持ピンを有するスパッタ装置を具備するようにうしものである。
【００２４】
〔９〕裏面にバックグラインド処理を行った半導体基板の表面上に、バンプ電極を形成するためのレジスト膜を有する半導体装置を製造するための製造装置において、前記レジスト膜が液槽内に貯められた現像液に接触され、かつ前記半導体基板の裏面が前記現像液に接触されないよう、前記半導体基板を支持するウエハ支持治具を有する現像装置を具備するようにしたものである。
【００２５】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
【００２６】
図１は本発明の第１実施例を示すバンプ電極の形成工程図である。
【００２７】
（１）まず、図１（Ａ）に示すように、半導体基板１００の裏面研磨を行い、裏面研磨面１０１を得る。ここで、１０２は層間膜、１０３はボンディングパット配線である。
【００２８】
（２）次に、図１（Ｂ）に示すように、その上にバンプ電極の形成工程における金属薄膜１０４を形成する。
【００２９】
（３）次に、図１（Ｃ）に示すように、半導体基板１００の裏面研磨面１０１に電池効果防止膜１０５を形成する。
【００３０】
（４）次に、図１（Ｄ）に示すように、レジスト１０６を形成し、レジスト開口部１０６Ａを形成する。
【００３１】
（５）次に、図１（Ｅ）に示すように、レジスト開口部１０６Ａにバンプ電極１０７を形成する。
【００３２】
（６）次に、図１（Ｆ）に示すように、レジスト１０６を除去し、その後、金属薄膜１０４及び電池効果防止膜１０５のエッチングを行い、バンプ電極の形成工程は完了する。
【００３３】
このように第１実施例では、半導体基板１００の裏面研磨面１０１に電池効果防止膜１０５を形成して、レジスト開口部１０６Ａの形成工程での電池効果、電位差によるレジストクラックの発生を防止するようにしている。
【００３４】
図２は本発明の第２実施例を示すスパッタ装置のチャック構造の模式図である。
【００３５】
この図に示すように、２００は半導体基板、２０１は裏面研磨面、２０２は層間膜、２０３はボンディングパット配線、２０４は金属薄膜、２０５は電池効果防止膜、２０８はターゲット金属、２０９はウエハ支持ピン、２１０はウエハチャックを示している。
【００３６】
図３はそのバンプ電極の形成工程断面図である。
【００３７】
（１）まず、図３（Ａ）に示すように、半導体基板２００の裏面研磨を行い、裏面研磨面２０１を得る。ここで、２０２は層間膜、２０３はボンディングパット配線である。
【００３８】
（２）次に、図３（Ｂ）に示すように、その上にバンプ電極の形成工程における金属薄膜２０４を形成すると同時に、半導体基板２００の裏面研磨面２０１に電池効果防止膜２０５を形成する。
【００３９】
（３）次に、図３（Ｃ）に示すように、レジスト２０６を形成し、レジスト開口部２０６Ａを形成する。
【００４０】
（４）次に、図３（Ｄ）に示すように、レジスト開口部２０６Ａにバンプ電極２０７を形成し、その後、レジスト２０６を除去し、金属薄膜２０４及び電池効果防止膜２０５のエッチングを行い、バンプ電極の形成工程は完了する。
【００４１】
ここで、電池効果防止膜を形成する方法として、図２に示すように、バンプ電極の形成工程における金属薄膜の形成装置により、ウエハチャック２１０に交換可能なウエハ支持ピン２０９等で間隔を開けることによって、金属薄膜を薄くつける方法を採用することができ、その電池効果防止膜２０５は、バンプ電極の形成工程の金属薄膜エッチング工程で取り除かれる。
【００４２】
このように第２実施例によれば、電池効果防止膜の形成を金属薄膜の形成と同時に実施することができ、格別の作業工程の追加を伴うことなく、レジストクラックの発生の防止を図ることができる。
【００４３】
図４は本発明の第３実施例を示すバンプ電極の形成工程断面図である。
【００４４】
（１）まず、図４（Ａ）に示すように、半導体基板３００の裏面研磨を行い、裏面研磨面３０１を得る。そして、表面には金属薄膜３０２、裏面研磨面３０１には電池効果防止膜としての単層膜（例：チタン）３０３をスパッタ又は蒸着により形成する。
【００４５】
（２）次に、図４（Ｂ）に示すように、レジスト３０４を形成し、レジスト開口部３０４Ａを形成する。
【００４６】
（３）次に、図４（Ｃ）に示すように、レジスト開口部３０４Ａにバンプ電極３０５を形成し、その後、レジスト３０４を除去し、金属薄膜３０２のエッチングを行い、バンプ電極３０５を形成することができる。
【００４７】
このように第３実施例によれば、電池効果防止膜の形成ができ、レジストクラックの発生を防止することができるとともに、金属薄膜以上の膜厚を裏面研磨面３０１に付けることにより、（ｉ）研磨された薄い半導体基板が補強され、バンプ電極の形成工程でのウエハ割れを低減できる。（ii）メッキ電流の供給経路が両面にできるため、裏面から電流供給することが可能となる。(iii) 金属薄膜の引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度の向上を図ることができる。
【００４８】
図５は本発明の第４実施例を示すバンプ電極の形成工程断面図である。
【００４９】
（１）まず、図５（Ａ）に示すように、半導体基板４００の裏面研磨を行い、裏面研磨面４０１を得る。そして、表面には金属薄膜４０２、裏面研磨面４０１にはケミカル酸化膜４０３を形成する。
【００５０】
（２）次に、図５（Ｂ）に示すように、レジスト４０４を形成し、レジスト開口部４０４Ａを形成する。
【００５１】
（３）次に、図５（Ｃ）に示すように、レジスト開口部４０４Ａにバンプ電極４０５を形成し、その後、レジスト４０４を除去し、金属薄膜４０２のエッチングを行い、バンプ電極４０５を形成する。
【００５２】
このように、電池効果防止膜を形成する方法として、バンプ電極の形成工程における金属薄膜形成後、金属薄膜をマスクに酸化薬品（例：過酸化水素水）で半導体基板の裏面研磨面を酸化して保護膜を形成することにより、バンプ電極の形成後も、裏面研磨面の保護膜として使用することができる。
【００５３】
したがって、第４実施例によれば、電池効果防止膜の形成が簡単な工程ででき、レジストクラックの発生を防止することができると共に、裏面研磨面を酸化することにより裏面研磨面の結晶が安定し、ダイシング工程でのチップクラックを減少することができる。
【００５４】
図６は本発明の第５実施例を示すバンプ電極の形成工程断面図である。
【００５５】
（１）まず、図６（Ａ）に示すように、半導体基板５００の裏面研磨を行い、裏面研磨面５０１を得る。そして、表面には金属薄膜５０２、裏面研磨面５０１にはダイスボンディング性の良い金属膜（例：チタン／金）５０３を形成する。
（２）次に、図６（Ｂ）に示すように、レジスト５０４を形成し、レジスト開口部５０４Ａを形成する。
【００５６】
（３）次に、図６（Ｃ）に示すように、レジスト開口部５０４Ａにバンプ電極５０５を形成し、その後、レジスト５０４を除去し、金属薄膜５０２のエッチングを行い、バンプ電極５０５を形成する。
【００５７】
このように、電池効果防止膜を形成する方法として、半導体基板の裏面研磨面にダイスボンディング性の良い金属膜（例：チタン／金）５０３をスパッタ又は蒸着して防止膜を形成するため、金属薄膜のエッチング工程でエッチングされず、ダイスボンド精度の向上膜として使用することができる。
【００５８】
したがって、第５実施例によれば、電池効果防止膜の形成が簡単な工程ででき、レジストクラックの発生の防止が図れると共に、（ｉ）ダイスボンディング工程で有効な金属薄膜が利用でき、ダイスボンディング性の精度が向上する。（ii）メッキ電流の供給経路が両面にできるため、裏面から電流を供給することが可能となる等の効果がある。
【００５９】
図７は本発明の第６実施例を示すバンプ電極の形成工程断面図である。
【００６０】
（１）まず、図７（Ａ）に示すように、半導体基板６００の裏面研磨を行い、裏面研磨面６０１を得る。そして、表面には金属薄膜６０２、裏面研磨面６０１には厚膜レジスト６０３を形成する。
【００６１】
（２）次に、図７（Ｂ）に示すように、レジスト６０４を形成し、レジスト開口部６０４Ａを形成する。
【００６２】
（３）次に、図７（Ｃ）に示すように、レジスト開口部６０４Ａにバンプ電極６０５を形成し、その後、レジスト６０４を除去するとともに、厚膜レジスト６０３を除去し、その後、金属薄膜６０２のエッチングを行い、バンプ電極６０５を形成する。
【００６３】
このように、電池効果防止膜を形成する方法として、レジスト開口用のレジストを塗布する前に、半導体基板の裏面研磨面にバンプ電極の形成工程で使用するタイプと同じ厚膜レジスト６０３を塗布して保護膜を形成し、この厚膜レジスト６０３はレジスト除去工程で取り除かれる。
【００６４】
したがって、第６実施例によれば、電池効果防止膜の形成作業が簡単にでき、レジストクラックの発生を防止すると共に、厚膜レジストの引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度が向上する。
【００６５】
図８は本発明の第７実施例を示す吹き上げ循環式現像装置の模式図である。
【００６６】
この図において、７００は半導体基板、７０１は裏面研磨面、７０２はレジスト開口部、７０３はレジスト、７０４は現像液、７０５は貯液槽、７０６はウエハ支持治具、７０７は吹き上げ循環ポンプを示す。このように、この吹き上げ式現像装置は、裏面研磨面７０１を液外に分離させ、電池効果によるレジストクラックの発生を防止するようにしている。
【００６７】
図８に示すように、ウエハ支持治具７０６に半導体基板７００を裏面研磨面７０１が上になるようにセットし、吹き上げ循環ポンプ７０７により現像液７０４をレジスト７０３に接触させる。この現像装置の構造では、現像液７０４は半導体基板７００の裏面研磨面７０１と接触しないため、レジスト７０３が開口しても電池効果が発生しない。
【００６８】
このように第７実施例によれば、電池効果防止膜の形成が簡単にでき、レジストクラックの発生の防止が図れる。また、この現像装置は、現像液を循環して使用するため、現像液を有効に使えると共に、数個のウエハ支持治具を準備することにより、厚膜を同時に現像することが可能である。
【００６９】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００７０】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
【００７１】
（Ａ）半導体基板の裏面研磨面に電池効果防止膜を形成することにより、バンプ電極の形成のレジスト開口部の形成工程での電池効果によるレジストクラックの発生を防止することができる。
【００７２】
（Ｂ）電池効果防止膜の形成を金属薄膜の形成と同時に実施することができ、格別の作業工程の追加を伴うことなく、レジストクラックの発生を防止することができる。
【００７３】
（Ｃ）電池効果防止膜の形成ができ、レジストクラックの発生を防止するとともに、金属薄膜以上の膜厚を裏面研磨面に付けることにより、（ｉ）研磨された薄い半導体基板が補強され、バンプ電極の形成工程でのウエハ割れが低減できる。（ii）メッキ電流の供給経路が両面にできるため、裏面からも電流供給することが可能となる。(iii) 金属薄膜の引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度の向上を図ることができる。
【００７４】
（Ｄ）電池効果防止膜の形成が簡単な作業ででき、レジストクラックの発生を防止すると共に、裏面研磨面を酸化することにより裏面研磨面の結晶が安定し、ダイシング工程でのチップクラックを減少することができる。
【００７５】
（Ｅ）電池効果防止膜の形成ができ、レジストクラックの発生を防止すると共に、（ｉ）ダイスボンディング工程で有効な金属薄膜が利用でき、ダイスボンディング性の精度が向上する。（ii）メッキ電流の供給経路が両面にできるため、裏面から電流を供給することが可能となる。
【００７６】
（Ｆ）電池効果防止膜の形成作業が簡単にでき、レジストクラックの発生を防止すると共に、厚膜レジストの引っ張り応力のバランスがとれ、ウエハの反りが改善されパターン形成の精度が向上する。
【００７７】
（Ｇ）電池効果防止膜の形成ができ、レジストクラックの発生の防止が図れる。また、この現像装置は、現像液を循環して使用するため、現像液を有効に使えると共に、数個のウエハ支持治具を準備することにより、厚膜を同時に現像することが可能である。
【図面の簡単な説明】
【図１】 本発明の第１実施例を示すバンプ電極の形成工程図である。
【図２】 本発明の第２実施例を示すスパッタ装置のチャック構造の模式図である。
【図３】 本発明の第２実施例を示すバンプ電極の形成工程断面図である。
【図４】 本発明の第３実施例を示すバンプ電極の形成工程断面図である。
【図５】 本発明の第４実施例を示すバンプ電極の形成工程断面図である。
【図６】 本発明の第５実施例を示すバンプ電極の形成工程断面図である。
【図７】 本発明の第６実施例を示すバンプ電極の形成工程断面図である。
【図８】 本発明の第７実施例を示す吹き上げ循環式現像装置の模式図である。
【図９】 従来のバンプ電極の形成工程の現像槽とバンプ電極の形成工程の断面図である。
【符号の説明】
１００，２００，３００，４００，５００，６００，７００ 半導体基板
１０１，２０１，３０１，４０１，５０１，６０１，７０１ 裏面研磨面
１０２，２０２ 層間膜
１０３，２０３ ボンディングパット配線
１０４，２０４，３０２，４０２，５０２，６０２ 金属薄膜
１０５，２０５ 電池効果防止膜
１０６，２０６，３０４，４０４，５０４，６０４，７０３ レジスト
１０６Ａ，２０６Ａ，３０４Ａ，４０４Ａ，５０４Ａ，６０４Ａ，７０２
レジスト開口部
１０７，２０７，３０５，４０５，５０５，６０５ バンプ電極
２０８ ターゲット金属
２０９ ウエハ支持ピン
２１０ ウエハチャック
３０３ 単層膜（例：チタン）
４０３ ケミカル酸化膜
５０３ ダイスボンディング性の良い金属膜（例：チタン／金）
６０３ 厚膜レジスト
７０４ 現像液
７０５ 貯液槽
７０６ ウエハ支持治具
７０７ 吹き上げ循環ポンプ
Claims (9)
- 表面と、バックグラインド処理が行われた裏面とを有する半導体基板を準備する工程と、
前記半導体基板の表面上に金属薄膜を形成する工程と、
前記半導体基板の裏面上に電池効果防止膜を形成する工程と、
前記電池効果防止膜が形成された前記半導体基板の前記金属薄膜の表面上にレジスト膜を形成する工程と、
前記金属薄膜の表面上に定義されたバンプ電極形成予定領域上に位置する前記レジスト膜が除去されるよう、前記レジスト膜に露光処理を行う工程と、
前記半導体基板を現像液に曝すことによって、前記バンプ電極形成予定領域上に位置する露光処理された前記レジスト膜を除去する工程と、
前記金属薄膜に電流を流すことにより、前記レジスト膜をマスクとして前記バンプ電極形成予定領域上にバンプ電極を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記電池効果防止膜は、前記金属薄膜と同じ金属であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電池効果防止膜は、前記金属薄膜の厚さよりも厚いことを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電池効果防止膜は、ケミカル酸化膜であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電池効果防止膜は、レジスト膜であることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記電池効果防止膜を形成する工程は、前記金属薄膜を形成する工程と同時に行われることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記レジスト膜を除去する工程は、前記半導体基板の表面側のみを現像液に曝すことによって、前記バンプ電極形成予定領域上に位置する露光処理された前記レジスト膜を除去することを特徴とする請求項１記載の半導体装置の製造方法。
- 裏面にバックグラインド処理を行った半導体基板の表面上に、バンプ電極を形成するための金属薄膜を有する半導体装置を製造するための製造装置において、
前記半導体基板の表面上に前記金属薄膜が形成されると同時に、前記半導体基板の裏面上にも前記金属薄膜が回り込み形成されるよう、前記半導体基板の裏面を支持するウエハ支持ピンを有するスパッタ装置を具備することを特徴とする半導体装置を製造するための製造装置。 - 裏面にバックグラインド処理を行った半導体基板の表面上に、バンプ電極を形成するためのレジスト膜を有する半導体装置を製造するための製造装置において、
前記レジスト膜が液槽内に貯められた現像液に接触され、かつ前記半導体基板の裏面が前記現像液に接触されないよう、前記半導体基板を支持するウエハ支持治具を有する現像装置を具備することを特徴とする半導体装置を製造するための製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17577798A JP4067643B2 (ja) | 1998-06-23 | 1998-06-23 | 半導体装置の製造方法及び半導体装置を製造するための製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17577798A JP4067643B2 (ja) | 1998-06-23 | 1998-06-23 | 半導体装置の製造方法及び半導体装置を製造するための製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012585A JP2000012585A (ja) | 2000-01-14 |
| JP4067643B2 true JP4067643B2 (ja) | 2008-03-26 |
Family
ID=16002091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17577798A Expired - Fee Related JP4067643B2 (ja) | 1998-06-23 | 1998-06-23 | 半導体装置の製造方法及び半導体装置を製造するための製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4067643B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3851607B2 (ja) * | 2002-11-21 | 2006-11-29 | ローム株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-06-23 JP JP17577798A patent/JP4067643B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000012585A (ja) | 2000-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044511B2 (en) | Function element and function element mounting structure | |
| US5665639A (en) | Process for manufacturing a semiconductor device bump electrode using a rapid thermal anneal | |
| TW517334B (en) | Method of forming barrier layers for solder bumps | |
| JP2008502156A (ja) | 接触抵抗が低減された半導体デバイス | |
| JPS6178141A (ja) | 集積回路のための銅突起形成方法 | |
| JPH04155835A (ja) | 集積回路装置の製造方法 | |
| US5620611A (en) | Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads | |
| JP2002222823A (ja) | 半導体集積回路およびその製造方法 | |
| JPH11237406A (ja) | メッキしたプローブ構造 | |
| JP4067643B2 (ja) | 半導体装置の製造方法及び半導体装置を製造するための製造装置 | |
| US6228753B1 (en) | Method of fabricating a bonding pad structure for improving the bonding pad surface quality | |
| CN111799152B (zh) | 一种晶圆双面金属工艺 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JPH09321049A (ja) | バンプ構造体の製造方法 | |
| JP4529388B2 (ja) | 半導体装置の製造方法 | |
| JP2001085456A (ja) | バンプ形成方法 | |
| JP2002237517A (ja) | ウェハホルダ | |
| JPH02114644A (ja) | はんだバンプ製造方法 | |
| KR940007290B1 (ko) | 와이어 본딩 패드 형성방법 | |
| JP2001176872A (ja) | 半導体装置の製造方法 | |
| JPH0290623A (ja) | 半導体装置の製造方法 | |
| JPH0846042A (ja) | バイアホールの形成方法 | |
| JPS59119747A (ja) | 半導体装置の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080109 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |