JPH0846042A

JPH0846042A - バイアホールの形成方法

Info

Publication number: JPH0846042A
Application number: JP6182078A
Authority: JP
Inventors: Shigeyuki Murai; 成行村井; Tsutomu Yamaguchi; 勤山口; Yasoo Harada; 八十雄原田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-08-03
Filing date: 1994-08-03
Publication date: 1996-02-16

Abstract

(57)【要約】【目的】特殊な設備を用いることなく半導体基板に精
度良くかつ簡単にバイアホールを形成する方法を提供す
ることである。【構成】ＧａＡｓ基板１の表面に形成された第１導電
膜２を網状にエッチングし、その下部にエッチング孔６
を形成する。ＧａＡｓ基板１をメッキ液に入れ、網状の
第１導電膜２にメッキ金属７を形成する。ＧａＡｓ基板
１の裏面側からエッチング孔６の底部が開口するまでＧ
ａＡｓ基板１をエッチングすることによりバイアホール
を形成する。その後、ＧａＡｓ基板１の裏面の全面およ
びバイアホールの内面に第２導電膜を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置におけるバ
イアホールの形成方法およびバイアホールを有する半導
体装置に関する。

【０００２】

【従来の技術】図１４は半導体チップをリードフレーム
上に取り付けた状態を示す図である。図１４において、
半導体チップ３１はリードフレーム３２に接着（ダイボ
ンド）され、半導体チップ３１の表面に形成されたソー
ス用のパッド３３がボンディングワイヤ３４によりリー
ドフレーム３２に接続されている。半導体チップ３１お
よびリードフレーム３２は、樹脂３５によりモールドさ
れている。このように、通常、半導体チップ上のパッド
とリードフレームとの接続はボンディングワイヤを用い
て行われる。

【０００３】しかし、高周波電力増幅用の半導体装置に
おいては、ボンディングワイヤによる寄生インダクタン
スや半導体チップの発熱が問題になる。そこで、高周波
電力増幅用の半導体装置においては、ソースインダクタ
ンスの低減による高周波特性の向上および放熱特性の向
上を図るために、半導体基板にバイアホール（ＶｉａＨ
ｏｌｅ；貫通孔）を設け、そのバイアホールを通して半
導体基板の表面に配置される第１導電膜と半導体基板の
裏面に配置される第２導電膜とを接続している。

【０００４】図１５〜図２０は従来のバイアホールの形
成方法を示す工程断面図である。図１５に示すように、
絶縁性の半導体基板２１の表面に回路素子２２とともに
第１導電膜２３を形成した後、図１６に示すように、半
導体基板１の回路素子２２および第１導電膜２３が形成
された側をワックス２４等を用いてガラス薄板２５に貼
り付ける。そして、半導体基板２１の裏面から基板全面
をエッチングにより厚さ約３０〜１００μｍになるまで
削る。

【０００５】その後、図１７に示すように、半導体基板
２１の裏面にフォトレジスト２６を塗布し、両面アライ
ナ等の位置合わせ用の設備を用いて半導体基板２１の表
面のパターンとの位置合わせを行い、第１導電膜２３に
対応する位置に孔２７が形成されるようにフォトレジス
ト２６にパターンを形成する。

【０００６】そして、図１８に示すように、フォトレジ
スト２６をマスクとして第１導電膜２３の裏面が露出す
るまで半導体基板２１をエッチングすることにより、半
導体基板２１にバイアホール２８を形成する。フォトレ
ジスト２６を除去した後、図１９に示すように、半導体
基板２１の裏面の全面に第２導電膜２９を形成し、最後
にワックス２４を除去し、半導体基板２１をガラス薄板
２５から取り外す。

【０００７】このようにして、図２０に示すように、半
導体基板２１の表面に形成された第１導電膜２３がバイ
アホール２８を通して半導体基板２１の裏面およびバイ
アホール２８の内面に形成された第２導電膜２９に接続
される。

【０００８】一方、図２１は従来の半導体装置のダイボ
ンド工程後の状態を示す断面図である。図２１におい
て、半導体基板４１の表面に第１導電膜４２および表面
保護用の絶縁膜４３が順に形成されている。半導体基板
４１にはバイアホール４４が設けられている。半導体基
板４１の裏面は第２導電膜となる導電性の接着剤４５に
よりリードフレーム４６にダイボンドされている。

【０００９】

【発明が解決しようとする課題】図１５〜図２０に示し
た従来のバイアホールの形成方法においては、約３０〜
１００μｍまで薄膜化された半導体基板２１の裏面に図
１７の工程でフォトレジスト２６のパターンを形成する
際に、半導体基板２１の表面のパターンとの位置合わせ
が必要になる。この位置合わせを行うために、半導体基
板の両面のパターンを接眼レンズにより確認することが
できる上述の両面アライナ等の設備が必要になる。

【００１０】しかしながら、このような両面アライナは
一般の半導体装置の製造には使用されない設備である。
したがって、半導体基板にバイアホールを設けるために
のみこのような両面アライナを用意する必要があり、製
造コストが高くなるという問題があった。

【００１１】また、このような両面アライナを用いて位
置合わせ作業をする際には、フォトマスクと被アライメ
ント物とが十分に平行になっていないと、形成されるパ
ターンの精度を十分に確保することができない。上記の
図１５〜図２０に示した従来のバイアホールの形成方法
のように、ガラス薄板２５にワックス２４等を用いて半
導体基板２１を貼り付けた場合には、ガラス薄板２５の
表面から半導体基板２１の裏面までの厚さのばらつきが
全体で約１０μｍ以上となる。そのため、パターン精度
の要求される位置合わせ作業ができないという問題があ
った。

【００１２】さらに、フォトマスクとフォトレジスト２
６を塗布した半導体基板２１とを密着させると、半導体
基板２１（ウエハ）に割れが生じ、それにより歩留りが
低下するという問題があった。

【００１３】一方、図２１に示した従来のダイボンド工
程においては、半導体基板４１に形成されたバイアホー
ル４４内で、接着剤４５と第１導電膜４２との接触部に
存在する気体がダイボンド工程の終了後も抜けきれずに
残存する。それにより、第１導電膜４２と接着剤４５と
の間の接触状態が劣化し、半導体装置の放熱特性および
電気特性が劣化しやすくなるという問題があった。

【００１４】なお、半導体基板を約３０μｍ程度の厚さ
に薄膜化し、その半導体基板の裏面を厚さ約３０μｍ程
度の金メッキ膜で覆い尽くし、この厚い金メッキ膜を通
して放熱特性を上げる方法もある。しかしながら、この
方法では、半導体装置のコストが高くなるという問題が
あった。

【００１５】本発明の目的は、特殊な設備を用いること
なく半導体基板に精度良くかつ簡単にバイアホールを形
成する方法およびそのバイアホールを有する半導体装置
を提供することである。

【００１６】本発明の他の目的は、バイアホール内にお
ける第１の導電膜と第２の導電膜との接触不良による放
熱特性および電気特性の劣化が防止された半導体装置を
提供することである。

【００１７】

【課題を解決するための手段】第１の発明に係るバイア
ホールの形成方法は、半導体基板表面の所定の領域に１
つまたは複数の孔を有する導電膜を形成する工程と、導
電膜の下部の半導体基板をエッチングして凹部を形成す
る工程と、半導体基板の凹部の底部が開口するように半
導体基板を裏面側から薄膜化する工程とを含む。

【００１８】特に、導電膜の１つまたは複数の孔の一部
または全部が覆われるように導電膜の下面および側面に
金属メッキ層を形成する工程をさらに含むことが好まし
い。第２の発明に係る半導体装置は、半導体基板表面の
所定の領域に１つまたは複数の孔を有する第１の導電膜
が形成され、導電膜の下部の半導体基板にバイアホール
が設けられ、第１の導電膜の下面および側面に１つまた
は複数の孔の一部または全部が覆われるように金属メッ
キ層が形成され、バイアホールを通して金属メッキ層に
接触するように半導体基板裏面に第２の導電膜が形成さ
れたものである。

【００１９】第３の発明に係る半導体装置は、半導体基
板の表面に第１の導電膜および絶縁膜が順に形成される
とともに、半導体基板に表面側から裏面側に貫通するバ
イアホールが設けられ、第２の導電膜が半導体基板の裏
面からバイアホールを通して第１の導電膜に接触するよ
うに形成された半導体装置において、バイアホールの上
部の第１の導電膜および絶縁膜に貫通孔が形成され、第
２の導電膜が半導体基板の裏面からバイアホールを通し
て第１の導電膜および絶縁膜に形成された貫通孔内に延
設されたものである。

【００２０】第２の導電膜が半導体基板をリードフレー
ム上に接着する導電性の接着剤であってもよい。第１の
導電膜の貫通孔は、網状またはスリット状に形成されて
もよい。また、第２の導電膜が貫通孔を通して半導体基
板表面にさらに延設され、第１の導電膜と同電位に設定
される第３の導電膜に接続されてもよい。

【００２１】

【作用】第１の発明に係るバイアホールの形成方法にお
いては、半導体基板表面の所定の領域に１つまたは複数
の孔を有する導電膜を形成し、１つまたは複数の孔を通
して導電膜の下部の半導体基板をエッチングすることに
より、半導体基板の表面に凹部が形成される。そして、
半導体基板を裏面側から薄膜化することにより凹部の底
部が開口し、半導体基板の表面から裏面にかけて貫通す
るバイアホールが形成される。

【００２２】このように、半導体基板の表面側から凹部
の形成が行われるので、特殊な設備を用いることなく位
置合わせ作業を容易に行うことができ、かつプロセス中
のウエハ表面の平坦性を確保することができる。したが
って、位置合わせ精度が要求される微細なパターンも形
成することが可能となる。

【００２３】また、凹部は半導体基板が薄膜化される前
に形成されるので、プロセス中に半導体基板の割れが生
じない。したがって、歩留りの低下が防止される。特
に、導電膜の１つまたは複数の孔の一部または全部が覆
われるように導電膜の下面および側面に金属メッキ層を
形成すると、半導体基板裏面に形成される導電膜を金属
メッキ層を介して半導体基板表面の導電膜に良好に接続
することができる。

【００２４】第２の発明に係る半導体装置においては、
半導体基板裏面に形成された第２の導電膜がバイアホー
ルを通して第１の導電膜の下面に形成された金属メッキ
層に接触する。それにより、半導体基板表面の第１の導
電膜と半導体基板裏面の第２の導電膜とがバイアホール
内の金属メッキ層を介して電気的に接続される。

【００２５】この半導体装置の半導体基板にバイアホー
ルを形成する際には、第１の発明に係るバイアホールの
形成方法を用いることができる。したがって、特殊な設
備を用いることなく位置合わせ精度が要求される微細な
パターンを容易に形成することが可能となり、かつウエ
ハ割れによる歩留りの低下が防止される。

【００２６】第３の発明に係る半導体装置においては、
バイアホールの上部の第１の導電膜および絶縁膜に貫通
孔を設けることにより、ダイボンド工程時に、バイアホ
ール内において半導体基板表面の第１の導電膜と半導体
基板裏面の第２の導電膜との接触部に気体が残存するこ
とが防止される。したがって、第１の導電膜と第２の導
電膜との電気的接触および熱的接触が良好になり、半導
体装置の電気特性および熱的特性の劣化が防止される。

【００２７】第１の導電膜に網状またはスリット状に貫
通孔が形成された場合には、バイアホールから半導体基
板表面への第２の導電膜の盛り上がり量を調整すること
が可能となる。さらに、第２の導電膜が貫通孔を通して
半導体基板表面にさらに延設され、第１の導電膜と同電
位に設定される第３の導電膜に接続された場合には、半
導体装置の製造工程の簡略化が図られる。

【００２８】

【実施例】図１〜図１０は本発明の第１の実施例による
バイアホールの形成方法を示す工程断面図である。

【００２９】図１に示すように、比抵抗１０⁷Ωｃｍを
有する半絶縁性のＧａＡｓ基板１上に、後にバイアホー
ルを形成するバイアホール形成領域４を覆うようにし
て、蒸着法、スパッタ法等を用いて第１導電膜２を形成
する。第１導電膜２は、Ａｕ、Ｃｕ、Ｔｉ、Ｐｄ、Ｐ
ｔ、ＡｕＧｅ合金およびＮｉのいずれかの単層膜あるい
はこれらの積層膜からなる。

【００３０】次に、図２に示すように、第１導電膜２上
にフォトレジスト３を形成し、フォトリソグラフィ法を
用いてバイアホール形成領域４のフォトレジスト３を網
状に形成する。網目の間隔は、領域４ａにおいては約１
０〜２０μｍ程度に狭く形成し、領域４ｂにおいては約
４０μｍ程度に広く形成する。このフォトレジスト３を
マスクとして第１導電膜２をエッチングする。

【００３１】さらに、ＢＣｌ₃、ＣＣｌ₂Ｆ₂等のＣｌ
を含むガスを用いて反応性イオンエッチング（ＲＩＥ）
法により、フォトレジスト３をマスクとしてＧａＡｓ基
板１を垂直方向にエッチングし、ＧａＡｓ基板１に複数
のエッチング孔５を形成する。エッチング孔５の深さ
は、後にＧａＡｓ基板１を薄膜化する際の残し厚みであ
る３０〜１２０μｍよりも深く設定する。

【００３２】その後、図４に示すように、図３で形成し
たエッチング孔５をＧａＡｓのウエットエッチング液を
用いて等方的にエッチングし、エッチング孔６を形成す
る。エッチング液としては、硫酸、過酸化水素および水
の混合溶液、酒石酸、過酸化水素および水の混合溶液等
を用いる。

【００３３】なお、前記した反応性イオンエッチング
（ＲＩＥ）法によりエッチング孔５を形成するときに生
じるサイドエッチングを利用してエッチング孔６を形成
し、前記したウエットエッチング工程を省略してもよ
い。

【００３４】次に、図５に示すように、ＧａＡｓ基板１
をＡｕ、Ｃｕ、ＰｄまたはＮｉを含有するメッキ液に入
れ、第１導電膜２に通電することにより第１導電膜２の
露出部をメッキする。この場合、領域４ａにおいて第１
導電膜２の狭い網目がメッキ金属７で埋め尽くされ、領
域４ｂにおいてメッキ金属７に開口部８が残っている状
態までメッキを行う。開口部８は、メッキ終了後、エッ
チング孔６内に溜まったメッキ液を排出するために用い
られる。

【００３５】さらに、図６に示すように、フォトレジス
ト３を除去する。この状態でウエハ表面の平坦性が確保
されるので、さらに電極形成や絶縁膜形成等の加工工程
を続けることも可能である。ウエハ表面の加工工程が終
了した後、図７に示すように、ＧａＡｓ基板１の表面側
をガラス板、金属板、Ｓｉウエハ等の支持板１０にワッ
クス９を用いて接着する。

【００３６】そして、図８に示すように、支持板１０に
接着されたＧａＡｓ基板１をウエットエッチング液に浸
し、エッチング孔６の底部が開口するまでＧａＡｓ基板
１の裏面からエッチングを行う。この場合のエッチング
液としては、硫酸、過酸化水素および水の混合溶液、酒
石酸、過酸化水素および水の混合溶液等を用いる。この
エッチングの結果、ＧａＡｓ基板１の厚さ（残し厚み）
が３０〜１２０μｍ程度となり、バイアホール６ａが形
成される。

【００３７】なお、前記ＧａＡｓ基板１の薄膜化の方法
としては、研磨材等を用いて削る方法を用いてもよい。
その後、図９に示すように、スパッタ法、メッキ法また
は蒸着法を用いてＧａＡｓ基板１の裏面の全面およびバ
イアホール６ａの内面にＡｕ、Ｃｕ等を含む第２導電膜
１１を形成する。最後に、ワックス９を除去してＧａＡ
ｓ基板１を支持板１０から取り外すと、図１０に示すＧ
ａＡｓ基板１が得られる。

【００３８】図１０に示すように、ＧａＡｓ基板１には
バイアホール６ａが形成され、ＧａＡｓ基板１の表面に
形成された第１導電膜２がＧａＡｓ基板１の裏面に形成
された第２導電膜１１とバイアホール６ａを通して接続
される。

【００３９】このように、本実施例のバイアホールの形
成方法においては、バイアホール６ａをＧａＡｓ基板１
の表面側から形成しているので、両面アライナ等の一般
に用いられない半導体製造設備を用いる必要がなく、か
つプロセス中のウエハ表面の平坦性が確保される。した
がって、図３の工程で通常のウエハプロセスで使用する
ステッパ（縮小露光装置）等のフォトリソグラフィ設備
を使用することができる。その結果、位置合わせ精度が
要求される微細なパターンも形成することが可能とな
る。

【００４０】また、図３および図４の工程でエッチング
孔５，６をＧａＡｓ基板１の厚さが厚いときに形成して
いるので、プロセス中にウエハ割れが生じない。その結
果、ウエハ割れによる歩留りの低下を防止することがで
きる。

【００４１】なお、上記実施例では、図２の工程におい
て、第１導電膜２を網状にエッチングしているが、第１
導電膜２をスリット状にエッチングしてもよい。図１１
は本発明の第２の実施例による半導体装置のダイボンド
工程後の状態を示す断面図である。

【００４２】図１１において、厚さ１２０μｍの半絶縁
性のＧａＡｓ基板４１に直径約１００μｍのバイアホー
ル４４が形成されている。ＧａＡｓ基板４１の表面に
は、厚さ３〜７μｍの導電膜４２がＡｕメッキにより形
成され、導電膜４２上にポリイミドからなる厚さ３〜６
μｍの表面保護用の絶縁膜４３が形成されている。バイ
アホール４４の上部の導電膜４２および絶縁膜４３には
貫通孔４８が形成されている。ダイボンド工程におい
て、ＡｕＳｉ、ＡｕＧｅ、ＡｕＳｎなどＡｕを主成分と
する合金、ＰｂＳｎ、ＰｂＡｇＳｎなどＰｂまたはＳｎ
を主成分とする合金、Ａｇペースト等のプリフォーム材
からなる導電性の接着剤４５によりＧａＡｓ基板４１の
裏面がリードフレーム４６に接着される。

【００４３】本実施例では、導電膜４２が第１の導電膜
となり、接着剤４５が第２の導電膜となる。本実施例に
おいては、ダイボンド工程時に約１５０〜３００℃に加
熱されて流動化した接着剤４５が、バイアホール４４を
通して貫通孔４８に進入し、ダイボンド工程終了後に固
化してＧａＡｓ基板４１の表面の導電膜４２と接続され
る。この場合、バイアホール４４内において接着剤４５
と導電膜４２との接触部に気体が残存しないので、Ｇａ
Ａｓ基板４１の表面の導電膜４２と接着剤４５との間に
接触不良が生じない。

【００４４】図１２は本発明の第３の実施例による半導
体装置のダイボンド工程後の状態を示す断面図である。
図１２において、バイアホール４４の上部の導電膜４２
には、網状（メッシュ状）に複数の貫通孔４８ａが形成
されている。この網状の貫通孔４８ａにより、ダイボン
ド工程時にバイアホール４４を通して貫通孔４８に流れ
出る接着剤４５が絶縁膜４３の表面に広がることが防止
される。貫通孔４８に流れ出る接着剤４５の量は、網状
の貫通孔４８ａの大きさおよび数により調整することが
できる。

【００４５】なお、バイアホール４２の上部の導電膜４
２にスリット状に複数の貫通孔を設けてもよい。図１３
は本発明の第４の実施例による半導体装置のダイボンド
工程後の状態を示す断面図である。

【００４６】図１３において、ＧａＡｓ基板４１の表面
には、貫通孔４８の周囲の導電膜４２ａ、およびその導
電膜４２ａと同電位に設定される他の導電膜４２ｂが形
成されている。絶縁膜４３には貫通孔４８から他の導電
膜４２ｂに至る溝４９が形成されている。それにより、
ダイボンド工程時にバイアホール４４を通して貫通孔４
８に流れ出た接着剤４５が、さらに、絶縁膜４３に形成
された溝４９に流れ出る。その結果、導電膜４２ａと他
の導電膜４２ｂとが接着剤４５を介して接続される。

【００４７】このように、本実施例によれば、従来表面
の絶縁膜４３上に別の導電膜を形成することにより接続
する必要があった複数の導電膜を接着剤４５により接続
することができる。その結果、半導体装置の製造工程の
簡略化が図られる。

【００４８】上記のように、第２〜第４の実施例によれ
ば、バイアホール４４内の気体が貫通孔４８から外部に
放出されるので、接着剤４５と導電膜４２との間の接触
状態が良好となる。それにより、半導体装置の放熱特性
および電気特性が良好となる。

【００４９】なお、第１〜第４の実施例においては半導
体基板としてＧａＡｓ基板を用いたが、ＩｎＰ、ＧａＡ
ｌＡｓ等、その他の化合物半導体基板のほか、Ｓｉを主
成分とする半導体基板においても、同様にして実施する
ことが可能である。

【００５０】

【発明の効果】第１の発明によれば、特殊な設備を用い
ることなく半導体基板にバイアホールを容易にかつ精度
良く形成することができ、ウエハ割れによる歩留りの低
下も防止することができる。

【００５１】特に、導電膜の１つまたは複数の孔の一部
または全部が覆われるように導電膜の下面および側面に
金属メッキ層を形成した場合には、半導体基板裏面に形
成される導電膜と半導体基板表面の導電膜とが金属メッ
キ層を介して良好に接続される。

【００５２】第２の発明によれば、特殊な設備を用いる
ことなく容易にかつ精度良く半導体基板にバイアホール
が形成され、かつ歩留りの低下が防止された半導体装置
が得られる。

【００５３】第３の発明によれば、ダイボンド工程時に
バイアホール内において半導体基板表面の第１の導電膜
と半導体基板裏面の第２の導電膜との接触不良が解消さ
れるので、接触不良による放熱特性および電気特性の劣
化が防止された半導体装置が得られる。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるバイアホールの形
成方法を示す第１の工程断面図である。

【図２】本発明の第１の実施例によるバイアホールの形
成方法を示す第２の工程断面図である。

【図３】本発明の第１の実施例によるバイアホールの形
成方法を示す第３の工程断面図である。

【図４】本発明の第１の実施例によるバイアホールの形
成方法を示す第４の工程断面図である。

【図５】本発明の第１の実施例によるバイアホールの形
成方法を示す第５の工程断面図である。

【図６】本発明の第１の実施例によるバイアホールの形
成方法を示す第６の工程断面図である。

【図７】本発明の第１の実施例によるバイアホールの形
成方法を示す第７の工程断面図である。

【図８】本発明の第１の実施例によるバイアホールの形
成方法を示す第８の工程断面図である。

【図９】本発明の第１の実施例によるバイアホールの形
成方法を示す第８の工程断面図である。

【図１０】本発明の第１の実施例によるバイアホールの
形成方法により形成されたバイアホールを有するＧａＡ
ｓ基板の斜視図である。

【図１１】本発明の第２の実施例による半導体装置のダ
イボンド工程後の状態を示す断面図である。

【図１２】本発明の第３の実施例による半導体装置のダ
イボンド工程後の状態を示す断面図である。

【図１３】本発明の第４の実施例による半導体装置のダ
イボンド工程後の状態を示す断面図である。

【図１４】半導体チップがリードフレーム上にダイボン
ドされた状態を示す図である。

【図１５】従来のバイアホールの形成方法を示す第１の
工程断面図である。

【図１６】従来のバイアホールの形成方法を示す第２の
工程断面図である。

【図１７】従来のバイアホールの形成方法を示す第３の
工程断面図である。

【図１８】従来のバイアホールの形成方法を示す第４の
工程断面図である。

【図１９】従来のバイアホールの形成方法を示す第５の
工程断面図である。

【図２０】従来のバイアホールの形成方法を示す第６の
工程断面図である。

【図２１】従来の半導体装置のダイボンド工程後の状態
を示す断面図である。

【符号の説明】

１ＧａＡｓ基板２第１導電膜４バイアホール形成領域５，６エッチング孔６ａバイアホール７メッキ金属８開口部９ワックス１０支持板１１第２導電膜４１ＧａＡｓ基板４２，４２ａ，４２ｂ導電膜４３絶縁膜４４バイアホール４５接着剤４６リードフレーム４８，４８ａ貫通孔４９溝なお、各図中同一符号は同一または相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】半導体基板表面の所定の領域に１つまた
は複数の孔を有する導電膜を形成する工程と、前記導電
膜下部の前記半導体基板をエッチングして凹部を形成す
る工程と、前記半導体基板の前記凹部の底部が開口する
ように前記半導体基板を裏面側から薄膜化する工程とを
含むバイアホールの形成方法。
【請求項２】前記導電膜の前記１つまたは複数の孔の
一部または全部が覆われるように前記導電膜の下面およ
び側面に金属メッキ層を形成する工程をさらに含むこと
を特徴とする請求項１記載のバイアホールの形成方法。
【請求項３】半導体基板表面の所定の領域に１つまた
は複数の孔を有する第１の導電膜が形成され、前記第１
の導電膜の下部の前記半導体基板にバイアホールが設け
られ、前記第１の導電膜の下面および側面に前記１つま
たは複数の孔の一部または全部が覆われるように金属メ
ッキ層が形成され、前記バイアホールを通して前記金属
メッキ層に接触するように前記半導体基板裏面に第２の
導電膜が形成されたことを特徴とする半導体装置。
【請求項４】半導体基板の表面に第１の導電膜および
絶縁膜が順に形成されるとともに、前記半導体基板に表
面側から裏面側に貫通するバイアホールが設けられ、前
記バイアホールを通して前記第１の導電膜に接触するよ
うに前記半導体基板の裏面に第２導電膜が形成された半
導体装置において、前記バイアホールの上部の前記第１
の導電膜および前記絶縁膜に貫通孔が形成され、前記第
２の導電膜が前記半導体基板の裏面から前記バイアホー
ルを通して前記第１の導電膜および前記絶縁膜に形成さ
れた前記貫通孔内に延設されたことを特徴とする半導体
装置。