JP3825355B2 - バンプ電極を備えている電子部品及びその製造方法 - Google Patents
バンプ電極を備えている電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP3825355B2 JP3825355B2 JP2002104267A JP2002104267A JP3825355B2 JP 3825355 B2 JP3825355 B2 JP 3825355B2 JP 2002104267 A JP2002104267 A JP 2002104267A JP 2002104267 A JP2002104267 A JP 2002104267A JP 3825355 B2 JP3825355 B2 JP 3825355B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- bump
- intermediate metal
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、バンプ電極を備えている半導体装置等の電子部品、並びにその製造方法に関するものである。
【0002】
【従来の技術】
ICやLSIのような半導体装置において、半導体基板上にバンプ電極を設けて、これにチップ類をボンディングすることが広く行われている。バンプ電極の素材には金やPb/Sn系半田、或いは銅などが使用されており、一般に、金製の場合は金バンプ、半田を使用する場合は半田バンプと呼ばれている。
【0003】
このうち、従来における半田バンプの大まかな形成工程を図5に基づいて説明する。まず、(A)に示すように、半導体基板(シリコン基板)1のうちバンプ電極を形成する部分には、パッシベーション(保護絶縁膜)3に設けた開口部から露出した状態でアルミ製の電極パッド2が形成されている。そして、バンプ電極の形成には次のような工程が採られる。
【0004】
▲1▼.先ず、(B)に示すように、電極パッド2及びパッシベーション3を覆うように、拡散防止機能や下地機能を持つバリアメタル層4をスパッタリングによって成膜する。
【0005】
図ではバリアメタル層4は単層に表示しているが、実際には二層又は三層であることが多い。半田バンプにおいて二層とする場合は、下層は電極パッド2に対する保護機能が高いTiとして、上層はバンプ電極5との接合性を高めるためCu又はNiとすることが多い。
【0006】
▲2▼.(C)に示すように、レジスト液を塗布して乾燥させることによってレジスト膜6を形成してから、マスク等を使用して露光したのち現像するフォトレジスト法により、レジスト膜6のうち電極パッド2の部分に一点鎖線で示すように穴6aを空け、次いで、バリアメタル層4を電極パッド2の部分だけ露出させ、それから、(C)に一点鎖線で示すように、露出したバリアメタル層2にNiメッキ層7を施す。
【0007】
▲3▼.Niメッキ層7上に、メッキによってマッシュルーム形のバンプ電極5を接合し、それからレジスト膜6を除去することによってバンプ電極5を露出させ、次いで、250℃程度の温度で数秒加熱して溶融させることにより、表面張力を利用してバンプ電極5を球状に形成する。
【0008】
このようにしてバンプ電極5を形成するに先立って、回路の検査や各種数値の測定が行われている。この検査や測定には、先端を尖らせた金属製のプローブ(触針)8が使用されており、このプローブ9を電極パッド2に当てることによって検査や測定が行われている。
【0009】
【発明が解決しようとする課題】
ところが、バンプ電極5を形成する工程でバリアメタル層2の蒸着不良に起因したと思われる腐食等の不良が発生することが度々あった。そこで本願発明者たちが原因を研究したところ、検査・測定工程での電極パッドの損傷が原因になっていることが分かった。
【0010】
すなわち、アルミ製の電極パッド2は厚さが1μm程度で薄いと共に柔らかいため、何回も検査や測定を繰り返しているうちにプローブ9によって傷付けられて、穴が空いたりバリ状の盛り上がりができたりして表面が凹凸になってしまうことがある一方、スパッタリングにおいて粒子(イオン)は直進性があるため、バリアメタル層2をスパッタリングによって成膜するに際して、バリアメタル層2にムラやホールができてしまい、その結果、電極パッド2の保護機能を果たすことができないと共にNiメッキ層8の成膜が不完全になって不良品化しているという事実が判明した。
【0011】
本発明は、このような研究と知見に基づいて成されたもので、バンプ電極形成工程の不具合に起因した不良品発生を防止することを課題とするものである。
【0012】
【課題を解決するための手段】
前記の課題を解決するため,請求項1の発明は,アルミ等の電極パッドの上面に,バリアメタル層を介して金による中間金属層を積層し,この中間金属層の外側に,絶縁性樹脂よりなる樹脂層を,当該樹脂層が中間金属層の上面外周に重なり,且つ,当該樹脂層の上面が中間金属層の上面となだらかに連続する状態で設ける一方,前記中間金属層の上面に,バンプ電極を,アンダーバンプメタル層を介して若しくはアンダーバンプメタル層と補助金属層とを介して接合していることを特徴とする。
【0013】
請求項2の発明は製法に係るもので,電極パッドの上面にバリアメタル層を積層する工程と,前記バリアメタル層の上面に金による中間金属層を積層する工程と,前記中間金属層の上面にアンダーバンプメタル層を積層する工程と,アンダーバンプメタル層の上面にバンプ電極を接合する工程とを備えており,
前記中間金属層を形成してから,プローブを中間金属層に接触させて検査や測定を行い,その後に,前記アンダーバンプメタル層を形成することを特徴とする。
【0014】
請求項3の発明は製法に係るもので,この製法は,電極パッドの上面にバリアメタル層を積層する工程と,前記バリアメタル層の上面に金による中間金属層を積層する工程と,前記中間金属層の上面にアンダーバンプメタル層を積層する工程と,アンダーバンプメタル層の上面に補助金属層を介してバンプ電極を接合する工程とを備えており,前記中間金属層を形成してから,プローブを中間金属層に接触させて検査や測定を行い,その後に,前記アンダーバンプメタル層及び前記補助金属層を形成することを特徴とする。
【0015】
【発明の実施形態】
次に、本発明の実施形態を図面(図1〜図4)に基づいて説明する。本発明は半田バンプの形成に適用しており、以下に述べるように、(A)の構造を出発点として、(B)〜(R)の工程を経て半田バンプ電極が形成される。
【0016】
(1).検査・測定までの工程
先ず、(B)(C)(C′)に示すように、半導体装置の上向き露出面の全体に、中間金属層を形成するためのバリアメタル層10をスパッタリングによって成膜する。バリアメタル層10は、TiWよりなる下層11とAuよりなる上層12との二層構造になっており、ぞれぞれの単独の膜厚は2000Å程度でよい。従って、バリアメタル層10の全体の厚さは4000Åになっている。
【0017】
なお、半導体基板1には多数の電極パッド2が形成されていて、各電極パッド2にバンプ電極が形成されることになるが、(C)の段階では、各バリアメタル層10は、後述する電解メッキ工程での電極としての役割を果たすため互いに連続している。
【0018】
次いで、レジスト液を塗布して乾燥させることにより、(D)に示すように、バリアメタル層10の全体を覆う第1レジスト膜13を形成し、次いで、マスク等を使用して露光させてから現像するフォトレジスト法により、(E)に示すように、第1レジスト膜13のうち電極パッド2に対応した箇所に穴(開口)14を空ける。
【0019】
それから、電解メッキ等のメッキ法により、(F)に示すようにバリアメタル層10の上面(表面)に、例えばAuよりなる中間金属層15を積層形成する。中間金属層15の厚さは電極パッド2の厚さよりも厚くなっており、具体的には5μm程度が好ましい。従って、第1レジスト膜13は5μmよりも厚い厚さに塗布しておく必要がある。
【0020】
次いで、第1レジスト膜13を除去することによって(G)のようにバリアメタル層10の余分な部分を露出させ、それから(H)(I)に示すように、例えばマスク16を重ねてエッチング液で洗う化学的エッチング処理により、バリアメタル層10の余分な部分を除去する。
【0021】
それから、(J)に示すように、例えばポリイミド樹脂のような耐熱性で且つ絶縁性の樹脂を全体にわたって塗布することによって樹脂層17を積層し、次いで、マスクを重ねて露光したのち現像処理する等したフォトレジスト法等により、(K)に示すように、中間金属層15を露出させる。
【0022】
この場合,樹脂層17の厚さを中間金属層15と同じ程度の厚さに設定することにより,樹脂層17が中間金属層15における上面のうち外周に重なるようにし,かつ,フォトレジストの後に加熱処理(ベーキング処理)して樹脂層17の内周縁の軟化させて角を丸めることにより,樹脂層17の上面と中間金属層15の上面とをなだらかに連続させている。
【0023】
このようにして樹脂層17を形成すると共に中間金属層15を露出させた段階で、プローブ9を中間金属層15に当てて、製造段階における半導体装置の検査や測定を行う。
【0024】
(2).検査・測定後の工程
検査や測定の工程を終えてから、スパッタリング法により、半導体装置の上面の露出部の全体に、(L)(L′)のようにアンダーバンプメタル層(アッパーバリアメタル層と言っても良い)18を成膜する。
【0025】
本例ではアンダーバンプメタル層18は二層になっており、下層19は金との密着性が高いTiとし、上層20は半田付着性や半田濡れ性が高いNiとしている。上下両層19,20の単独の厚さはそれぞれ3000Å程度でよく、従って、アンダーバンプメタル層18の全体としては6000Å程度となる。
【0026】
次いで、(H)に示すように、レジスト液を塗布することによって第2レジスト膜21を形成し、フォトレジスト法により、(N)に示すように、第2レジスト膜21のうち中間金属層15の箇所に穴22を空け、それから、(O)に示すように、アンダーバンプメタル層18を電極として利用した電解メッキ法等のメッキ法により、Niよりなる補助金属層23を堆積させる。この補助金属層23は半田の拡散防止のために設ける。
【0027】
次いで、(P)に示すように、電解メッキ法やどぶ漬けなどのメッキ法によって半田を補助金属層23に堆積・成長させることにより、Pb/Sn系半田よりなる粒状のバンプ電極24を形成する。第2レジスト膜21は薄く塗っているため、バンプ電極24はマッシュルーム形になっている。
【0028】
次いで、第2レジスト膜21を除去してから、アンダーバンプメタル層18の余分な部分をエッチングによって除去する。アンダーバンプメタル層18の余分な部分の除去は、例えば、バンプ電極24をマスクとして利用したエッチングによって行う。
【0029】
バンプ電極24はマッシュルーム形のままでも使用可能であるが、本実施形態では、安定性を高めるため、(Q)に示すように球状に形成している。
【0030】
(3).利点
以上の工程において、検査や測定の工程の前に、電極パッド2が何ら傷付けられていない状態でバリアメタル層10が成膜されてるため、バリアメタル層10による電極パッド2の保護は確保されており、このため腐食のような問題は生じない。
【0031】
また、中間金属層15はプローブ9が貫通しない程度の厚さに設定しているため、プローブ9によって電極パッド2が傷付けられることはないと共に、仮にプローブ9によって中間金属層15が傷付けられてアンダーバンプメタル層の成膜にムラが発生しても、それが電極パッド2に影響することはない。従って,検査や測定の容易性・確実性を損なうことなく、不良品の発生率を格段に低減することができる。
【0032】
ところで、中間金属層15はパッシベーション3の上面から突出しているため、仮に、樹脂層17を形成せずにアンダーバンプメタル層18を形成すると、アンダーバンプメタル層18が中間金属層15の周縁のエッジによって断線する虞があり、すると、アンダーバンプメタル層18を電極として行う補助金属層23のメッキ工程やバンプ電極24のメッキ工程などの後続の工程に悪影響を与える虞がある。
【0033】
これに対して本実施形態のように樹脂層17を設けると、アンダーバンプメタル層18の断線を防止できるため、メッキによる補助金属層23の形成などの後続の工程を支障無く行うことができる。また、樹脂層によってパッシベーション3の損傷を防止できる利点もある。なお、樹脂層17は中間金属層15の周囲の適当な範囲だけに形成しても良い。
【0034】
(4).バリエーション
上記の実施形態では中間金属層としてAuを使用したが、例えばNiを使用することも可能である。半田バンプにおいて中間金属層としてNiを使用すると、半田くわれなどの問題は生じないため、中間金属層に半田バンプ電極を直接に接合することが可能とある。
【0036】
また、バリアメタル層やアンダーバンプメタル層の素材や層数、成膜方法などは、求められる特性に応じて様々に異ならせることができる。例えばバリアメタル層としては、Cr、Cr−Cu、Ti −Pd、Agなどを適宜選択して使用できる。条件が許せば、バリアメタル層とアンダーバンプメタル層とをそれそれ単層とすることも可能である。
【0037】
また,シリコン基板製の半導体装置の場合は電極パッドはアルミ製とすることが殆どであるが,基板の条件が異なれば,電極パッドとして銅や金を使用することも可能である。補助金属層を設ける場合,複層とすることも可能である。
【0038】
また、バンプ電極24の形状はマッシュルーム形には限らず、厚いレジスト膜を使用して形成するストレートウォール形とするなどしても良いことは言うまでもない。
【0039】
【発明の作用・効果】
本発明によると,電極パッドを傷付けることなくバリアメタル層を形成してから,中間金属層を積層形成した後に,中間金属層にプローブを当てて検査や測定を行うという工程を経ることにより,電極パッドを,前記中間金属層及びバリアメタル層によって確実にガードすることができる。
【0040】
また,中間金属層がプローブによって傷付けられてアンダーバンプメタル層にムラが生じることは有り得るが,この中間金属層は,耐食性の高い金であることにより,仮にアンダーバンプメタル層にムラができても,前記バンプ電極の接合に悪影響を受けることを防止できる。
しかも,中間金属層の外側に,絶縁性樹脂よりなる樹脂層を,その上面が中間金属層の上面となだらかに連続する状態で設けたことにより,工程途中においてアンダーバンプメタル層が中間金属層の縁部において断線することを防止して,後工程を支障無く行うことができるため,より好適である。
【0041】
従って,検査・測定の確実性を損なうことなく,バンプ電極の形成工程での不良に起因した不良品発生を防止又は著しく低減することができる。
【図面の簡単な説明】
【図1】本願発明の実施形態の工程を示す図である。
【図2】本願発明の実施形態の工程を示す図である。
【図3】本願発明の実施形態の工程を示す図である。
【図4】本願発明の実施形態の工程を示す図である。
【図5】従来例を示す図である。
【符号の簡単な説明】
1 シリコン基板
2 アルミ製の電極パッド
3 パッシベーション(保護絶縁膜)
8 プローブ
10 バリアメタル層
15 金の中間金属層
17 樹脂層
18 アンダーバンプメタル層
23 Niの補助金属層
24 半田のバンプ電極
Claims (3)
- アルミ等の電極パッドの上面に,バリアメタル層を介して金による中間金属層を積層し,この中間金属層の外側に,絶縁性樹脂よりなる樹脂層を,当該樹脂層が中間金属層の上面外周に重なり,且つ,当該樹脂層の上面が中間金属層の上面となだらかに連続する状態で設ける一方,前記中間金属層の上面に,バンプ電極を,アンダーバンプメタル層を介して若しくはアンダーバンプメタル層と補助金属層とを介して接合していることを特徴とする,
バンプ電極を備えている電子部品。 - 電極パッドの上面にバリアメタル層を積層する工程と,前記バリアメタル層の上面に金による中間金属層を積層する工程と,前記中間金属層の上面にアンダーバンプメタル層を積層する工程と,アンダーバンプメタル層の上面にバンプ電極を接合する工程とを備えており,
前記中間金属層を形成してから,プローブを中間金属層に接触させて検査や測定を行い,その後に,前記アンダーバンプメタル層を形成することを特徴とする,
バンプ電極を備えている電子部品の製造方法。 - 電極パッドの上面にバリアメタル層を積層する工程と,前記バリアメタル層の上面に金による中間金属層を積層する工程と,前記中間金属層の上面にアンダーバンプメタル層を積層する工程と,アンダーバンプメタル層の上面に補助金属層を介してバンプ電極を接合する工程とを備えており,
前記中間金属層を形成してから,プローブを中間金属層に接触させて検査や測定を行い,その後に,前記アンダーバンプメタル層及び前記補助金属層を形成することを特徴とする,
バンプ電極を備えている電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002104267A JP3825355B2 (ja) | 2002-04-05 | 2002-04-05 | バンプ電極を備えている電子部品及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002104267A JP3825355B2 (ja) | 2002-04-05 | 2002-04-05 | バンプ電極を備えている電子部品及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003297869A JP2003297869A (ja) | 2003-10-17 |
JP3825355B2 true JP3825355B2 (ja) | 2006-09-27 |
Family
ID=29389617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002104267A Expired - Fee Related JP3825355B2 (ja) | 2002-04-05 | 2002-04-05 | バンプ電極を備えている電子部品及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825355B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027400A (ja) * | 2005-07-15 | 2007-02-01 | Kawasaki Microelectronics Kk | 半導体装置の製造方法及び半導体装置 |
JP4998270B2 (ja) | 2005-12-27 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
WO2007116501A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 半導体装置及びその製造方法 |
JP2008244134A (ja) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
-
2002
- 2002-04-05 JP JP2002104267A patent/JP3825355B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003297869A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
JP3588027B2 (ja) | Icチップを基板に接合する方法 | |
US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
TWI576974B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
US20110198748A1 (en) | Semiconductor device and method of fabricating same | |
JP3978449B2 (ja) | 半導体装置及びその製造方法 | |
JP3389517B2 (ja) | チップサイズパッケージ及びその製造方法 | |
JPH0322437A (ja) | 半導体装置の製造方法 | |
US20030052415A1 (en) | Solder bump structure and a method of forming the same | |
JP3825355B2 (ja) | バンプ電極を備えている電子部品及びその製造方法 | |
JP2012074406A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000150518A (ja) | 半導体装置の製造方法 | |
JPH08340029A (ja) | フリップチップic及びその製造方法 | |
TW558782B (en) | Fabrication method for strengthened flip-chip solder bump | |
JPS636850A (ja) | 電子部品の製造方法 | |
US20190214357A1 (en) | Semiconductor device having a bump structure and method for manufacturing the same | |
JP2001035876A (ja) | フリップチップ接続構造、半導体装置および半導体装置製造方法 | |
JP2003023022A (ja) | バンプ電極の導通試験構造 | |
JP3722784B2 (ja) | 半導体装置 | |
JP2002237500A (ja) | 半導体装置の製造方法 | |
JPS6336548A (ja) | 半導体装置及びその製造方法 | |
JP3967293B2 (ja) | 半導体装置 | |
JP3326779B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
US20050275422A1 (en) | Integrated circuit device with compliant bumps and testing method for testing the integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050606 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |