JP2003338517A - 基板上に無鉛はんだ合金を形成する方法 - Google Patents
基板上に無鉛はんだ合金を形成する方法Info
- Publication number
- JP2003338517A JP2003338517A JP2003136494A JP2003136494A JP2003338517A JP 2003338517 A JP2003338517 A JP 2003338517A JP 2003136494 A JP2003136494 A JP 2003136494A JP 2003136494 A JP2003136494 A JP 2003136494A JP 2003338517 A JP2003338517 A JP 2003338517A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silver
- tin
- depositing
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
- H01L2224/11502—Pre-existing or pre-deposited material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/118—Post-treatment of the bump connector
- H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
- H01L2224/11849—Reflowing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13083—Three-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13155—Nickel [Ni] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13166—Titanium [Ti] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
- H01L2224/13171—Chromium [Cr] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
Abstract
を提供する。 【解決手段】 厚いニッケル障壁層16とその上に形成
された銅層18とを備えた金属スタック上に銀と錫を蒸
着またはめっきする(20)。次いで所定の温度に加熱
すると、上記銅、錫、および銀によって無鉛の錫銀銅は
んだ22が形成される。
Description
んだ結合で基板に接続することに関し、特にチップやキ
ャパシタなどの電子デバイスを無鉛はんだ結合で適切な
セラミック基板または有機基板に接続することに関す
る。
ール・コラプス・チップ結合は、(半導体装置とも呼ば
れる)チップやキャパシタなどを(電子基板とも呼ばれ
る)有機パッケージまたはセラミック・パッケージに結
合する手段である。C4結合を備えたチップを結合する
手段は実際には、チップやキャパシタなど(以下、電子
デバイスと総称する)の表面に設けられた小さなはんだ
ボールから成るアレイである。
はボール限定冶金(ball-limitingmetallurgy: BL
M)を形成する(金属スタックとも呼ばれる)複数の金
属膜で終端している。BLMはバンプ下冶金(under bu
mp metallurgy:UBM)と呼ばれることもある。BLM
は、(1)リフロー後のはんだバンプの大きさを画定
し、(2)はんだによって濡(ぬ)れうるとともに、は
んだと反応して良好な接着性を示しかつ機械応力と熱応
力の存在下で許容範囲内の信頼性を示す表面を備えてお
り、(3)相互接続中で電子デバイスと金属との間の障
壁をなす。
着層、段階的に導入されたCrCu層、およびCuから
成る薄膜スタックである。通常用いられているはんだは
Pb/Snはんだであり、Pb成分が95パーセント以
上と高濃度である。Snは最小限に抑えられ、通常、5
重量パーセント未満に保たれる。というのは、SnはC
uと反応して通常、不所望の金属間化合物を形成しやす
いからである。Snの濃度が高くなるほど、はんだはC
uと反応しやすくなる。したがって、Cu層がはんだに
よって浸食されるのを防ぐため、あるいは、Cu層直下
のBLM層を保護するためにNiまたはCoの障壁層も
設けられている。
に有害であると認識されている。したがって、無Pbは
んだを使用することには顕著な利点がある。市販の無鉛
はんだにはSn−AgとSn−Ag−Cuがある。
号には、Sn/Ag3.5重量%はんだバンプを製造す
る方法が開示されている。上記バンプはTi、Cr、ま
たはTiWの第1の層とCuまたはNiの第2の層から
成るBLM上にAgから成る第1の厚層とSnから成る
第2の層をめっきすることにより形成する。上記BLM
層はスパッタリングで形成する。リフロー後、SnAg
合金はんだバンプが形成される。
許第5937320号には、下敷きCu層をPbSnは
んだの侵食から守るためにBLM上にNi障壁層をめっ
きしたBLMの形成方法が開示されている。この結果、
残されたCuとの相互接続は熱サイクルに起因する機械
応力に打ち勝つことができる、という点に留意する必要
がある。
70号には、Pb/Snはんだやビスマスはんだなどの
適切なはんだと接合したTi/Ni/Cu/Auから成
るBLMが開示されている。BLMとはんだは両方とも
蒸着で形成する。Ni層の目的は下敷き高融点金属の腐
食を低減することである。Ni層の厚さは40〜100
ナノメートルである。
第4756467号には、CuワイヤにAgついでSn
をめっきしたのち熱処理してSn層とAg層との間にA
g−Sn界面層を形成する方法が開示されている。
は、はんだが被着されるBLMを応力を低減したCu/
Cr/Ni−Cu/Auで形成したものが開示されてい
る。
(1991年8月)には、Cr/Au(またはNi)/
Cu/Au(またはNi)/Crから成る捕獲パッドが
開示されている。
に適合したBLMが依然として求められている。
はんだに適合したBLMを提供することである。
製造が容易なBLMを提供することである。
適合し当該無鉛はんだ中での溶解から保護されたBLM
を提供することである。
方法を実現することにより達成される。
法であって、 (a)パッドを備えた電子基板を準備する工程と、 (b)前記パッド上に金属スタックを形成する工程であ
って、 (i)前記パッド上に接着層を堆積する工程と、 (ii) 前記接着層上にニッケル層を堆積する工程と、 (iii)前記ニッケル層上に銅層を蒸着またはめっきする
工程と、 (iv) 前記銅層上に多量の錫および銀を蒸着またはめっ
きする工程とを備えた工程と、 (c)前記電子基板および前記金属スタックを所定の温
度に加熱して前記錫および銀ならびに前記銅の一部を溶
融させ、前記電子基板上に無鉛の錫銀銅合金を形成する
工程とを備えた方法。
/Ag/Cuはんだ合金のインサイチュ(in-situ:その
場)形成に関する。Sn/Ag/Cuはんだ合金自体は
市販されているけれども、これらの合金はペースト状を
しており、電子基板の表面に不所望の残留物を残す。あ
るいは、このような合金は蒸着によって得られるが、こ
のような合金を蒸着するにはきわめて高い温度を必要と
する。特に、このような合金の銅部は、蒸着温度が錫よ
りもずっと高いから、蒸着するのにとりわけ高い温度を
必要とする。
(a)と図1(b)を参照して、本発明に係る方法の第
1の実施形態を説明する。まず図1(a)に示すよう
に、電子基板10上に複数の薄膜から成る金属スタック
を形成する。この金属スタックはたとえばCrまたはT
iWから成る少なくとも1つの接着層12、14、厚い
Ni障壁層16、Cu層18、およびSn/Ag層20
を備えている。接着層12、14と厚いNi障壁層16
は蒸着など既存の方法で堆積する。次いで、Cu層18
を蒸着またはめっきで形成する。その後、Sn/Ag層
20をCu層18上に蒸着またはめっきする。Sn/A
g層20の公称組成はAg3.5重量%と残余Snであ
る。
50ナノメートル、150ナノメートルである。Ni障
壁層16の厚さは約1500〜2000ナノメートルで
ある。Ni障壁層16は、応力の大きな層であるからあ
まり厚くできないが、障壁層として機能しなくなるから
あまり薄くすることもできない。上述したNiの厚さの
範囲は良好な結果が得られることが分かっているもので
ある。Cu層18の公称厚さは200〜400ナノメー
トルである。Cu層18の正確な厚さとSn/Ag層2
0の組成および厚さとは、リフローしたはんだの最終的
に望ましい組成によって決まる。
0と金属スタックは約245℃に再加熱されはんだをリ
フローさせている。図から分かるように、Cu層18が
Sn/Ag層20によって侵食され、リフローしたSn
/Ag/Cuはんだボール22が形成されている。S
n、Ag、およびCuの相対比率によっては、Cuは最
初のリフロー後に侵食されうる。一例では、厚さが30
0ナノメートルのCu層18と、Sn96.5重量%お
よびAg3.5重量%の組成を有するSn/Ag層20
とは(Cu層18とSn/Ag層20の合計厚さは0.
112mmであった)、約245℃でリフローし、Ag
3.5重量%、Cu0.6重量%、および残余Snから
成るSn/Ag/Cu組成物が得られた。Cu層18は
最初のリフロー後、完全に侵食された。リフローしたS
n/Ag/Cuはんだの好適な最終組成は、Sn95.
9重量%、Ag3.5重量%、およびCu0.6重量%
である。
の第2の実施形態を参照する。特に図2(a)を参照す
ると、電子基板10、接着層12、14、Ni障壁層1
6、およびCu層18は上述したものと同じである。こ
の実施形態では、上述したSn/Ag層はAg層24お
よびSn層26として個別に形成する。
ルであり、Sn層26の公称厚さは0.110mmであ
る。上述したのと同様に、Cu層18、Ag層24、お
よびSn層26の正確な厚さはSn/Ag/Cu合金の
最終的に望ましい組成によって決まる。
0と金属スタックは加熱され、個別に形成したCu層1
8、Ag層24、およびSn層26は溶融してリフロー
したSn/Ag/Cuはんだボール22を形成してい
る。一例では、厚さ300ナノメートルのCu層18、
厚さ100ナノメートルのAg層24、および厚さ0.
110mmのSn層26が約245℃でリフローし、9
7.2重量%のSn、2重量%のAg、および0.8重
量%のCuから成るSn/Ag/Cu組成物が得られ
た。Cu層18とAg層24は最初のリフロー後、完全
に侵食された。
12、14、Ni障壁層16、およびCu層18を第1
の蒸着段階で形成し(ただし各層はめっきではなく蒸着
で形成する)、Sn/Ag層20を第2の蒸着段階で形
成することができる。2つの蒸着段階間の移転の間に、
Cu層18は大気に露出されて酸化する。この結果、S
n/Ag層20が悪影響を受ける。したがって、図3
(a)に示す本発明の第3の実施形態では、Cu層18
の表面にAu層30を付加している。Au層30は障壁
層として機能し、2つの蒸着段階間の移転の間に大気に
よって酸化されない。Au層30の公称厚さは100ナ
ノメートルである。引き続いて加熱しSn/Ag層32
をリフローすると、Cu層18とAu層30はSn/A
g層32によって侵食され、図3(b)に示すように、
Sn/Ag/Cu/Au4元はんだ合金34が形成され
る。
において、ここに示す金属スタックは図4(a)に示す
金属スタックがさらにAu層30を備えている点を除い
て、図2(a)に示す金属スタックと同一である。Au
層30は図3(a)のAu層30と同じ理由で付加され
ている。リフロー後、(図4(a)に示す)本発明の第
4の実施形態は図4(b)に示すようになる。ここで
も、Cu層18とAu層30はそれぞれSn層26とA
g層24によって侵食され、Sn/Ag/Cu/Au4
元はんだ合金34が形成される。このSn/Ag/Cu
/Au4元はんだ合金34の組成は、図3(b)に示す
Sn/Ag/Cu/Au4元はんだ合金34と同じであ
る。
(a)と図4(a)のAu層30はCu層18(図3
(a))またはAg層24(図4(a))を酸化から保
護するためには望ましい。しかし、Cu層18(図3
(a))またはAg層24(図4(a))はSn/Ag
層32(図3(a))を蒸着する前にスパッタ・クリー
ニングすることができるから、Au層30は必ずしも必
要ではない。さらに、Sn/Ag層32(図3(a))
またはSn層26(図4(a))をめっきで形成する場
合には、めっき槽によっても被めっき層から酸化物を除
去することができるから、Au層が不要になる。
は、半導体装置、たとえばチップ、ウェーハ、キャパシ
タ(特に減結合キャパシタ)などの受動素子などを用い
ることができる。本発明を半導体装置用に用いる場合、
Cu層、Ag層、Sn(またはAg/Sn)層は蒸着ま
たはめっきによって形成することができる。本発明をキ
ャパシタ(特に減結合キャパシタ)用に用いる場合、C
u層、Ag層、Sn(またはAg/Sn)層は蒸着によ
ってしか形成することができない。なぜなら、キャパシ
タ本体はきわめて小さい(およそ1.6×1.85×
0.875mm)ので、めっき用の電極を接続する場所
がないからである。
スが必要なことおよびリフロー後に有機金属残留物が生
じることのためSn/Ag/Cuペーストを使用するの
は望ましくない、と信じている。本発明者らはさらに、
Sn/Ag層(または個別のSn層とAg層)を形成す
る前にCu層を堆積することによりはんだリフローの間
にNi障壁層の保護能力が増大する、と信じている。C
u層はNi障壁層を保護する。Cu層がすべて侵食され
ると、複雑なCu/Sn/Ag金属間化合物がNi障壁
層との界面に形成される。これにより、Ni障壁層が劣
化するのが防止される。本発明者らは、はんだリフロー
を13回行ったあとでも、Ni障壁層は連続層のままで
あることを見いだした。これに対して、(Cuなしの)
Sn/Agはんだ合金では、Ni障壁層がより多く侵食
されるから、Ni障壁層は不連続になる。
明を変更することは本発明の本旨の範囲内でなしうる、
ということは当業者にとって明らかである。したがっ
て、そのような変更は特許請求の範囲のみによって限定
される本発明の範囲内のものであると考えられる。
って、(a)パッドを備えた電子基板を準備する工程
と、(b)前記パッド上に金属スタックを形成する工程
であって、(i)前記パッド上に接着層を堆積する工程
と、(ii) 前記接着層上にニッケル層を堆積する工程
と、(iii)前記ニッケル層上に銅層を蒸着またはめっき
する工程と、(iv) 前記銅層上に多量の錫および銀を蒸
着またはめっきする工程とを備えた工程と、(c)前記
電子基板および前記金属スタックを所定の温度に加熱し
て前記錫および銀ならびに前記銅の一部を溶融させ、前
記電子基板上に無鉛の錫銀銅合金を形成する工程とを備
えた方法。 (2)前記多量の錫および銀を蒸着またはめっきする工
程が、蒸着する工程であり、かつ、錫/銀合金を蒸着す
る工程を備えている、上記(1)に記載の方法。 (3)前記錫/銀合金がAg3.5重量%および残余S
nである、上記(2)に記載の方法。 (4) さらに、前記工程(b)(iii )と工程(b)
(iv)との間に、前記銅層上に金層を蒸着またはめっ
きする工程を備え、前記加熱する工程で、前記電子基板
上に無鉛の錫銀銅金合金を形成する、上記(1)に記載
の方法。 (5)前記多量の錫および銀を蒸着またはめっきする工
程が、一層の銀を蒸着またはめっきする工程と、一層の
錫を蒸着またはめっきする工程とを備えている、上記
(1)に記載の方法。 (6) さらに、前記一層の錫を蒸着またはめっきする
工程の前に、前記銀層上に金層を蒸着またはめっきする
工程を備え、前記加熱する工程で、無鉛の錫銀銅金合金
を前記電子基板上に形成する、上記(5)に記載の方
法。 (7)前記ニッケルを1500〜2000ナノメートル
の厚さに堆積し、前記銅を200〜400ナノメートル
の厚さに蒸着またはめっきする、上記(1)に記載の方
法。 (8)前記錫銀銅合金の組成が、銀3.5重量%、銅
0.5〜1.0重量%、残余錫である、上記(1)に記
載の方法。 (9) さらに、前記加熱する工程を所定回数繰り返す
工程を備え、前記銅が完全に侵食されるまで、各加熱工
程ごとに前記無鉛の錫銀銅合金中の銅の量が増加する、
上記(1)に記載の方法。 (10)前記電子基板が半導体装置である、上記(1)
に記載の方法。 (11)前記電子基板がキャパシタである、上記(1)
に記載の方法。 (12)キャパシタ上に無鉛はんだ合金を形成する方法
であって、(a)パッドを備えたキャパシタを準備する
工程と、(b)前記パッド上に金属スタックを形成する
工程であって、(i)前記パッド上に接着層を堆積する工
程と、(ii) 前記接着層上にニッケル層を堆積する工程
と、(iii)前記ニッケル層上に銅層を蒸着またはめっき
する工程と、(iv) 前記銅層上に多量の錫および銀を蒸
着またはめっきする工程とを備えた工程と、(c)前記
電子基板および前記金属スタックを所定の温度に加熱し
て前記錫および銀ならびに前記銅の一部を溶融させ、前
記電子基板上に無鉛の錫銀銅合金を形成する工程とを備
えた方法。 (13)前記多量の錫および銀を蒸着またはめっきする
工程が、蒸着する工程であり、かつ、錫/銀合金を蒸着
する工程を備えている、上記(12)に記載の方法。 (14)前記錫/銀合金がAg3.5重量%および残余
Snである、上記(13)に記載の方法。 (15) さらに、前記工程(b)(iii )と工程
(b)(iv)との間に、前記銅層上に金層を蒸着また
はめっきする工程を備え、前記加熱する工程で、前記キ
ャパシタ上に無鉛の錫銀銅金合金を形成する、上記(1
2)に記載の方法。 (16)前記多量の錫および銀を蒸着またはめっきする
工程が、一層の銀を蒸着またはめっきする工程と、一層
の錫を蒸着またはめっきする工程とを備えている、上記
(12)に記載の方法。 (17) さらに、前記一層の錫を蒸着またはめっきす
る工程の前に、前記銀層上に金層を蒸着またはめっきす
る工程を備え、前記加熱する工程で、無鉛の錫銀銅金合
金を前記キャパシタ上に形成する、上記(16)に記載
の方法。 (18)前記ニッケルを1500〜2000ナノメート
ルの厚さに堆積し、前記銅を200〜400ナノメート
ルの厚さに蒸着またはめっきする、上記(12)に記載
の方法。 (19)前記錫銀銅合金の組成が、銀3.5重量%、銅
0.5〜1.0重量%、残余錫である、上記(12)に
記載の方法。 (20) さらに、前記加熱する工程を所定回数繰り返
す工程を備え、前記銅が完全に侵食されるまで、各加熱
工程ごとに前記無鉛の錫銀銅合金中の銅の量が増加す
る、上記(12)に記載の方法。
の実施形態を示す図である。(b)リフロー後の本発明
に係る第1の実施形態を示す図である。
の実施形態を示す図である。(b)リフロー後の本発明
に係る第2の実施形態を示す図である。
の実施形態を示す図である。(b)リフロー後の本発明
に係る第3の実施形態を示す図である。
の実施形態を示す図である。(b)リフロー後の本発明
に係る第4の実施形態を示す図である。
Claims (20)
- 【請求項1】電子基板上に無鉛はんだ合金を形成する方
法であって、 (a)パッドを備えた電子基板を準備する工程と、 (b)前記パッド上に金属スタックを形成する工程であ
って、 (i)前記パッド上に接着層を堆積する工程と、 (ii) 前記接着層上にニッケル層を堆積する工程と、 (iii)前記ニッケル層上に銅層を蒸着またはめっきする
工程と、 (iv) 前記銅層上に多量の錫および銀を蒸着またはめっ
きする工程とを備えた工程と、 (c)前記電子基板および前記金属スタックを所定の温
度に加熱して前記錫および銀ならびに前記銅の一部を溶
融させ、前記電子基板上に無鉛の錫銀銅合金を形成する
工程とを備えた方法。 - 【請求項2】前記多量の錫および銀を蒸着またはめっき
する工程が、 蒸着する工程であり、かつ、 錫/銀合金を蒸着する工程を備えている、請求項1に記
載の方法。 - 【請求項3】前記錫/銀合金がAg3.5重量%および
残余Snである、請求項2に記載の方法。 - 【請求項4】 さらに、 前記工程(b)(iii )と工程(b)(iv)との間
に、 前記銅層上に金層を蒸着またはめっきする工程を備え、
前記加熱する工程で、前記電子基板上に無鉛の錫銀銅金
合金を形成する、請求項1に記載の方法。 - 【請求項5】前記多量の錫および銀を蒸着またはめっき
する工程が、 一層の銀を蒸着またはめっきする工程と、 一層の錫を蒸着またはめっきする工程とを備えている、
請求項1に記載の方法。 - 【請求項6】 さらに、 前記一層の錫を蒸着またはめっきする工程の前に、前記
銀層上に金層を蒸着またはめっきする工程を備え、 前記加熱する工程で、無鉛の錫銀銅金合金を前記電子基
板上に形成する、請求項5に記載の方法。 - 【請求項7】前記ニッケルを1500〜2000ナノメ
ートルの厚さに堆積し、前記銅を200〜400ナノメ
ートルの厚さに蒸着またはめっきする、請求項1に記載
の方法。 - 【請求項8】前記錫銀銅合金の組成が、銀3.5重量
%、銅0.5〜1.0重量%、残余錫である、請求項1
に記載の方法。 - 【請求項9】 さらに、 前記加熱する工程を所定回数繰り返す工程を備え、 前記銅が完全に侵食されるまで、各加熱工程ごとに前記
無鉛の錫銀銅合金中の銅の量が増加する、請求項1に記
載の方法。 - 【請求項10】前記電子基板が半導体装置である、請求
項1に記載の方法。 - 【請求項11】前記電子基板がキャパシタである、請求
項1に記載の方法。 - 【請求項12】キャパシタ上に無鉛はんだ合金を形成す
る方法であって、 (a)パッドを備えたキャパシタを準備する工程と、 (b)前記パッド上に金属スタックを形成する工程であ
って、 (i)前記パッド上に接着層を堆積する工程と、 (ii) 前記接着層上にニッケル層を堆積する工程と、 (iii)前記ニッケル層上に銅層を蒸着またはめっきする
工程と、 (iv) 前記銅層上に多量の錫および銀を蒸着またはめっ
きする工程とを備えた工程と、 (c)前記電子基板および前記金属スタックを所定の温
度に加熱して前記錫および銀ならびに前記銅の一部を溶
融させ、前記電子基板上に無鉛の錫銀銅合金を形成する
工程とを備えた方法。 - 【請求項13】前記多量の錫および銀を蒸着またはめっ
きする工程が、 蒸着する工程であり、かつ、 錫/銀合金を蒸着する工程を備えている、請求項12に
記載の方法。 - 【請求項14】前記錫/銀合金がAg3.5重量%およ
び残余Snである、請求項13に記載の方法。 - 【請求項15】 さらに、 前記工程(b)(iii )と工程(b)(iv)との間
に、 前記銅層上に金層を蒸着またはめっきする工程を備え、 前記加熱する工程で、前記キャパシタ上に無鉛の錫銀銅
金合金を形成する、請求項12に記載の方法。 - 【請求項16】前記多量の錫および銀を蒸着またはめっ
きする工程が、 一層の銀を蒸着またはめっきする工程と、 一層の錫を蒸着またはめっきする工程とを備えている、
請求項12に記載の方法。 - 【請求項17】 さらに、 前記一層の錫を蒸着またはめっきする工程の前に、前記
銀層上に金層を蒸着またはめっきする工程を備え、 前記加熱する工程で、無鉛の錫銀銅金合金を前記キャパ
シタ上に形成する、請求項16に記載の方法。 - 【請求項18】前記ニッケルを1500〜2000ナノ
メートルの厚さに堆積し、前記銅を200〜400ナノ
メートルの厚さに蒸着またはめっきする、請求項12に
記載の方法。 - 【請求項19】前記錫銀銅合金の組成が、銀3.5重量
%、銅0.5〜1.0重量%、残余錫である、請求項1
2に記載の方法。 - 【請求項20】 さらに、 前記加熱する工程を所定回数繰り返す工程を備え、 前記銅が完全に侵食されるまで、各加熱工程ごとに前記
無鉛の錫銀銅合金中の銅の量が増加する、 請求項12に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/151,075 US6596621B1 (en) | 2002-05-17 | 2002-05-17 | Method of forming a lead-free tin-silver-copper based solder alloy on an electronic substrate |
US10/151075 | 2002-05-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003338517A true JP2003338517A (ja) | 2003-11-28 |
JP3899050B2 JP3899050B2 (ja) | 2007-03-28 |
Family
ID=22537219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003136494A Expired - Fee Related JP3899050B2 (ja) | 2002-05-17 | 2003-05-14 | 基板上に無鉛はんだ合金を形成する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6596621B1 (ja) |
JP (1) | JP3899050B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269458A (ja) * | 2005-03-22 | 2006-10-05 | Matsushita Electric Ind Co Ltd | アンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法 |
JP2015525833A (ja) * | 2012-07-20 | 2015-09-07 | タイコ エレクトロニクス フランス エス アー エス | プレスフィットコンタクトのためのコーティング方法およびコーティング |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6905782B2 (en) * | 2000-09-08 | 2005-06-14 | Olin Corporation | Tarnish deterring tin coating |
JP2003303842A (ja) * | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US20030219623A1 (en) * | 2002-05-21 | 2003-11-27 | Kao Cheng Heng | Solder joints with low consumption rate of nickel layer |
US7547623B2 (en) | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
WO2005020315A1 (ja) * | 2003-08-26 | 2005-03-03 | Tokuyama Corporation | 素子接合用基板、素子接合基板及びその製造方法 |
US7276801B2 (en) * | 2003-09-22 | 2007-10-02 | Intel Corporation | Designs and methods for conductive bumps |
US7391116B2 (en) * | 2003-10-14 | 2008-06-24 | Gbc Metals, Llc | Fretting and whisker resistant coating system and method |
TWI273664B (en) * | 2004-03-26 | 2007-02-11 | Advanced Semiconductor Eng | Bumping process, bump structure, packaging process and package structure |
JP2005310956A (ja) * | 2004-04-20 | 2005-11-04 | Denso Corp | 半導体装置の製造方法 |
US20060024943A1 (en) * | 2004-07-30 | 2006-02-02 | Kang Sung K | Prevention and control of intermetallic alloy inclusions that form during reflow of Pb free, Sn rich, solders in contacts in microelectronic packaging in integrated circuit contact structures where electroless Ni(P) metallization is present |
KR100642765B1 (ko) * | 2004-09-15 | 2006-11-10 | 삼성전자주식회사 | 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법 |
JP2007013099A (ja) * | 2005-06-29 | 2007-01-18 | Samsung Electronics Co Ltd | 無鉛半田ボールを有する半導体パッケージ及びその製造方法 |
US7233074B2 (en) * | 2005-08-11 | 2007-06-19 | Texas Instruments Incorporated | Semiconductor device with improved contacts |
EP2089901A4 (en) | 2006-11-09 | 2011-05-18 | Interplex Qlp Inc | MICROCIRCUIT HOUSING HAVING A DUCTILE LAYER |
US20080160751A1 (en) * | 2006-12-28 | 2008-07-03 | Mengzhi Pang | Microelectronic die including solder caps on bumping sites thereof and method of making same |
US8232655B2 (en) * | 2008-01-03 | 2012-07-31 | International Business Machines Corporation | Bump pad metallurgy employing an electrolytic Cu / electorlytic Ni / electrolytic Cu stack |
US7994043B1 (en) | 2008-04-24 | 2011-08-09 | Amkor Technology, Inc. | Lead free alloy bump structure and fabrication method |
US8197612B2 (en) * | 2008-04-29 | 2012-06-12 | International Business Machines Corporation | Optimization of metallurgical properties of a solder joint |
US8013444B2 (en) | 2008-12-24 | 2011-09-06 | Intel Corporation | Solder joints with enhanced electromigration resistance |
US8698306B2 (en) | 2010-05-20 | 2014-04-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate contact opening |
US20120325671A2 (en) * | 2010-12-17 | 2012-12-27 | Tel Nexx, Inc. | Electroplated lead-free bump deposition |
DE102011078546A1 (de) * | 2011-07-01 | 2013-01-03 | Tyco Electronics Amp Gmbh | Elektrische Kontaktbeschichtung |
US9142520B2 (en) | 2011-08-30 | 2015-09-22 | Ati Technologies Ulc | Methods of fabricating semiconductor chip solder structures |
TWI484610B (zh) * | 2012-07-09 | 2015-05-11 | 矽品精密工業股份有限公司 | 半導體結構之製法與導電凸塊 |
US9111793B2 (en) | 2013-08-29 | 2015-08-18 | International Business Machines Corporation | Joining a chip to a substrate with solder alloys having different reflow temperatures |
US9576922B2 (en) | 2015-05-04 | 2017-02-21 | Globalfoundries Inc. | Silver alloying post-chip join |
JP6754152B1 (ja) * | 2020-02-18 | 2020-09-09 | 日本高純度化学株式会社 | めっき積層体 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621062A (ja) * | 1992-05-11 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | メタライゼーション複合体および半導体デバイス |
JP2000260801A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体素子およびその製造方法 |
JP2000349111A (ja) * | 1999-06-03 | 2000-12-15 | Fujitsu Ltd | はんだ接合用電極 |
JP2001308129A (ja) * | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | 鉛フリーバンプの形成方法 |
JP2002043352A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体素子とその製造方法および半導体装置 |
JP2002043348A (ja) * | 2000-07-24 | 2002-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 鉛フリーはんだバンプとその形成法 |
JP2002075782A (ja) * | 2000-08-25 | 2002-03-15 | Kyocera Corp | 薄膜コンデンサ |
JP2002363794A (ja) * | 2001-06-01 | 2002-12-18 | Ebara Corp | 基板ホルダ及びめっき装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4756467A (en) | 1986-04-03 | 1988-07-12 | Carlisle Corporation | Solderable elements and method for forming same |
JPH01264233A (ja) | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 混成集積回路の電極構造 |
US5390080A (en) * | 1993-05-03 | 1995-02-14 | Motorola | Tin-zinc solder connection to a printed circuit board of the like |
US6224690B1 (en) * | 1995-12-22 | 2001-05-01 | International Business Machines Corporation | Flip-Chip interconnections using lead-free solders |
KR100219806B1 (ko) | 1997-05-27 | 1999-09-01 | 윤종용 | 반도체장치의 플립 칩 실장형 솔더 범프의 제조방법, 이에 따라 제조되는 솔더범프 및 그 분석방법 |
US5937320A (en) | 1998-04-08 | 1999-08-10 | International Business Machines Corporation | Barrier layers for electroplated SnPb eutectic solder joints |
US6310403B1 (en) * | 2000-08-31 | 2001-10-30 | Motorola, Inc. | Method of manufacturing components and component thereof |
US6413851B1 (en) * | 2001-06-12 | 2002-07-02 | Advanced Interconnect Technology, Ltd. | Method of fabrication of barrier cap for under bump metal |
-
2002
- 2002-05-17 US US10/151,075 patent/US6596621B1/en not_active Expired - Lifetime
-
2003
- 2003-05-14 JP JP2003136494A patent/JP3899050B2/ja not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621062A (ja) * | 1992-05-11 | 1994-01-28 | Internatl Business Mach Corp <Ibm> | メタライゼーション複合体および半導体デバイス |
JP2000260801A (ja) * | 1999-03-11 | 2000-09-22 | Toshiba Corp | 半導体素子およびその製造方法 |
JP2000349111A (ja) * | 1999-06-03 | 2000-12-15 | Fujitsu Ltd | はんだ接合用電極 |
JP2001308129A (ja) * | 2000-04-19 | 2001-11-02 | Advanced Interconnect Technology Ltd | 鉛フリーバンプの形成方法 |
JP2002043348A (ja) * | 2000-07-24 | 2002-02-08 | Nippon Telegr & Teleph Corp <Ntt> | 鉛フリーはんだバンプとその形成法 |
JP2002043352A (ja) * | 2000-07-27 | 2002-02-08 | Nec Corp | 半導体素子とその製造方法および半導体装置 |
JP2002075782A (ja) * | 2000-08-25 | 2002-03-15 | Kyocera Corp | 薄膜コンデンサ |
JP2002363794A (ja) * | 2001-06-01 | 2002-12-18 | Ebara Corp | 基板ホルダ及びめっき装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006269458A (ja) * | 2005-03-22 | 2006-10-05 | Matsushita Electric Ind Co Ltd | アンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法 |
JP4682657B2 (ja) * | 2005-03-22 | 2011-05-11 | パナソニック株式会社 | 弾性表面波デバイス |
JP2015525833A (ja) * | 2012-07-20 | 2015-09-07 | タイコ エレクトロニクス フランス エス アー エス | プレスフィットコンタクトのためのコーティング方法およびコーティング |
Also Published As
Publication number | Publication date |
---|---|
JP3899050B2 (ja) | 2007-03-28 |
US6596621B1 (en) | 2003-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3899050B2 (ja) | 基板上に無鉛はんだ合金を形成する方法 | |
JP4698826B2 (ja) | 半導体デバイス及びその製造方法 | |
JP4195886B2 (ja) | 無鉛はんだを用い反応バリア層を有するフリップ・チップ用相互接続構造を形成するための方法 | |
JP5099644B2 (ja) | 電子部品、半導体パッケージ及び電子機器 | |
EP1223613B1 (en) | Electrode structure for semiconductor device, manufacturing method and apparatus for the same | |
TWI484608B (zh) | 高溫應用所用之銲錫凸塊/凸塊下金屬層結構 | |
EP1755820B1 (en) | Composition of a solder, and method of manufacturing a solder connection | |
US20090108443A1 (en) | Flip-Chip Interconnect Structure | |
JP2001308129A (ja) | 鉛フリーバンプの形成方法 | |
US20090174071A1 (en) | Semiconductor device including electrically conductive bump and method of manufacturing the same | |
CN101241889A (zh) | 封装的凸点下金属层结构及其制造方法 | |
TWI302722B (en) | Ubm pad, solder contact and methods for creating a solder joint | |
JPH0788680A (ja) | 高温無鉛すずベースはんだの組成 | |
JPH0788679A (ja) | 無鉛すずアンチモン・ビスマス銅はんだ合金 | |
JPH0815676B2 (ja) | 無鉛のすずベースはんだ合金 | |
WO2007097508A1 (en) | Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same | |
US20210242146A1 (en) | Flip chip packaging rework | |
JP2000216196A (ja) | 半田接合方法並びに電子装置及びその製造方法 | |
JP4890835B2 (ja) | 半導体装置の製造方法 | |
TWI360211B (en) | Wafer-level interconnect for high mechanical relia | |
JP2000195885A (ja) | 半導体装置及びその製造方法 | |
JP2813409B2 (ja) | 半導体チップの接続方法 | |
WO2004004003A1 (en) | Multilayer substrate metallization for ic interconnection | |
KR100572151B1 (ko) | Sn-In계 솔더를 이용한 반도체 칩의 본딩 방법 | |
WO2011163599A2 (en) | Metal coating for indium bump bonding |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050622 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050920 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050926 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20051019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051019 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051219 |
|
TRDD | Decision of grant or rejection written | ||
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20061201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061222 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |