JP2001015540A - 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置 - Google Patents

電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置

Info

Publication number
JP2001015540A
JP2001015540A JP11284260A JP28426099A JP2001015540A JP 2001015540 A JP2001015540 A JP 2001015540A JP 11284260 A JP11284260 A JP 11284260A JP 28426099 A JP28426099 A JP 28426099A JP 2001015540 A JP2001015540 A JP 2001015540A
Authority
JP
Japan
Prior art keywords
electrode
acoustic wave
surface acoustic
package
intermediate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11284260A
Other languages
English (en)
Other versions
JP3351402B2 (ja
Inventor
Shigeto Taga
重人 田賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP28426099A priority Critical patent/JP3351402B2/ja
Priority to US09/546,899 priority patent/US6369490B1/en
Priority to KR10-2000-0022476A priority patent/KR100378919B1/ko
Priority to CNB001081810A priority patent/CN1191678C/zh
Priority to EP00401182.1A priority patent/EP1049253B1/en
Publication of JP2001015540A publication Critical patent/JP2001015540A/ja
Priority to US10/026,811 priority patent/US6817071B2/en
Application granted granted Critical
Publication of JP3351402B2 publication Critical patent/JP3351402B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

(57)【要約】 【課題】弾性表面波素子をパッケージ容器上に形成され
たパッケージ電極にバンプ電極を介して対向させ、超音
波や熱を加えながら押圧し、パッケージ電極とバンプ電
極を接続する場合に、弾性表面波素子のバンプ電極取付
部に大きな応力が加わっても、素子の破損や素子とパッ
ケージ容器の接合強度の低下、電気的導通の断線が生じ
ない弾性表面波素子を提供する。 【解決手段】本発明における弾性表面波素子は、圧電基
板と、圧電基板表面に形成された櫛型電極と、圧電基板
表面に形成された電極パッドと、電極パッド上に形成さ
れた中間電極と、中間電極上に形成された融点が４５０
℃以上の金属からなるバンプ電極と、を有してなる弾性
表面波素子であって、中間電極の底部に中間電極の配向
性を低下させうる金属材料を含有する下地電極をさらに
形成したことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、弾性表面波素子の
バンプ電極およびその取付部に関するもので、特に超音
波を印加しながら行う実装に適した弾性表面波素子のバ
ンプ電極およびその取付部に関するものである。
【０００２】
【従来の技術】近年、電子部品の小型化、低背化に伴
い、弾性表面波素子の機能面を基板の実装面に対向させ
直接実装する、フェースダウン方式による実装が開発さ
れている。
【０００３】まず、フェースダウン方式による実装を用
いた弾性表面波装置の一般的な構成を図５〜７を用いて
説明する。図５は弾性表面波素子の平面図、図６は弾性
表面波素子の実装された弾性表面波装置の断面図、図７
は弾性表面波素子のパッケージ容器へのバンプ電極を介
した実装部分の拡大断面図を示す。図５に示すように、
弾性表面波素子１２は、圧電基板２１と、圧電基板２１
上にＡｌを主成分とする導電性の薄膜で形成された櫛型
電極２０、反射器電極１９、入力電極１６、出力電極１
７、アース電極１８等で構成されている。これらの電極
のうち、入力電極１６、出力電極１７、アース電極１８
は、高周波電圧を供給するための電極パッドも兼ねてお
り、図６に示すように、電極パッド１６、１７（図示せ
ず）、１８上にバンプ電極１１が形成される。弾性表面
波素子は、バンプ電極１１を介してパッケージ容器１４
上に形成されたパッケージ電極１３に接続される。
【０００４】圧電基板２１上に形成された各電極１６〜
２０は、基板２１上に膜厚０．１〜０．２μｍ程度のＡ
ｌを主成分とする金属の薄膜を蒸着またはスパッタリン
グ法によって形成後、フォトリソグラフィーおよびエッ
チングを用いて所定の形状にパターニングすることによ
り形成される。このように、各電極は蒸着等によって一
度に形成されるため、電極１６〜１８すなわち電極パッ
ドの膜厚は櫛型電極２０の膜厚によって決定される。つ
まり、櫛型電極２０を０．１〜０．２μｍ程度の膜厚と
する必要がある場合、電極パッド１６〜１８の厚さもそ
れ以上厚くすることができない。したがって、このよう
に厚さが０．１〜０．２μｍ程度の電極パッド上に直接
バンプ電極１１を形成し、バンプ電極１１を介して弾性
表面波素子１２をパッケージ容器１４上に実装すると、
電極パッドの強度が弱く、電極パッドが剥がれる等し
て、十分な接合強度を得ることができない。
【０００５】そこで、従来の弾性表面波素子１２は、図
７に示すように、圧電基板２１上に形成された電極パッ
ド１６〜１８上に蒸着またはスパッタリングによりさら
に厚さ１μｍ程度のＡｌを主成分とする金属からなる中
間電極２２を設け、電極パッド１６〜１８の厚さを確保
することによって十分な接合強度を得ていた。また、電
極パッド１６〜１８はＡｌを主成分とする金属から構成
されるためその表面は酸化されやすく、表面の酸化した
電極パッド１６〜１８上に同じＡｌからなる中間電極２
２を直接設けても、電極パッド１６〜１８と中間電極２
２との十分な接着強度が得られない。そこで、中間電極
２２の底部にＴｉのようなＡｌとの接着強度の良い下地
電極２３を設け、電極パッド１６〜１８と中間電極２２
との十分な接着強度を得ていた。すなわち電極パッド１
６〜１８上に下地電極２３としてＴｉからなる薄い層を
設け、つづいて中間電極２２となるＡｌの層を形成し、
該中間電極２２の上にバンプ電極１１を設け、パッケー
ジ電極１３とバンプ電極１１とが対向する位置に弾性表
面波素子を配置し、超音波や熱を加えながら押圧しパッ
ケージ１４上に実装していた。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の弾性表面波素子には次のような問題があっ
た。すなわち、弾性表面波素子２１をパッケージ容器１
４上に形成されたパッケージ電極１３にバンプ電極１１
を介して対向させ、超音波や熱を加えながら押圧し、パ
ッケージ電極１３とバンプ電極１１とを接続する場合、
大きな応力が弾性表面波素子のバンプ電極取付部、すな
わち電極パッド１６〜１８およびその上に形成された中
間電極２２に加わる。従来の弾性表面波素子では、中間
電極２２の底部にＴｉのようなＡｌとの接着強度の良い
下地電極２３を設けることによって、電極パッド１６〜
１８と中間電極２２の接着強度が強められているため、
パッケージ電極１３とバンプ電極１１との接続の際に生
じる応力は、電極パッド１６〜１８と中間電極２２の接
合部ではなく、電極パッド１６〜１８下部の圧電基板２
１に集中し、圧電基板２１にクラックや割れが生じ、素
子の破損や素子とパッケージ容器１４の接合強度の低
下、電気的導通の断線といった問題が生じていた。
【０００７】そこで、本発明は、弾性表面波素子をパッ
ケージ容器上に形成されたパッケージ電極にバンプ電極
を介して対向させ、超音波や熱を加えながら押圧し、パ
ッケージ電極とバンプ電極を接続する場合に、弾性表面
波素子のバンプ電極取付部に大きな応力が加わっても、
素子の破損や素子とパッケージ容器の接合強度の低下、
電気的導通の断線等の問題が生じない弾性表面波素子を
提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次のような構成を備えることを特徴とす
る。すなわち、本発明における電子素子は、基板と、基
板上に形成された電極パッドと、電極パッド上に形成さ
れた中間電極と、中間電極上に形成された融点が４５０
℃以上の金属からなるバンプ電極と、を有してなる電子
素子であって、中間電極の底部に中間電極の配向性を低
下させうる金属材料を含有する下地電極をさらに形成し
たことを特徴とする。このように、中間電極の配向性を
低下させることによって、実装時に電極パッドや圧電基
板に加わる応力が分散され、基板のクラックや割れが生
じにくくなると考えられるためである。
【０００９】なお、バンプ電極は融点が４５０℃以上の
金属で形成することとするが、これははんだバンプを除
く趣旨である。なぜなら、はんだバンプは熱のみを加え
て接続を行うため、超音波や熱を加えながら押圧するこ
とによる基板の損傷防止を目的とする本発明を適用する
ことができないためである。
【００１０】また、電極パッドおよび中間電極は、Ａｌ
またはＡｌを含む合金からなる場合が多く、下地金属は
中間電極を構成するＡｌのＸ線回折による（１１１）面
の回折ピークのロッキングカーブの半値幅を１５度より
大きくさせうる金属材料を含有するものであることが望
ましい。このような下地電極としては、ＮｉＣｒが挙げ
られる。
【００１１】また本発明は、電子素子が、圧電基板と、
圧電基板表面に形成された櫛型電極と、圧電基板表面に
形成された電極パッドと、電極パッド上に形成された中
間電極と、中間電極上に形成された融点が４５０℃以上
の金属からなるバンプ電極と、を有してなる弾性表面波
素子である場合に有利に適用できる。弾性表面波素子
は、表面波が励振するための空間を素子の櫛型電極が形
成されている面側に設けなければないため、素子とパッ
ケージ容器との間に接着剤を充填し素子を固定すること
ができない。したがって、バンプ電極が素子とパッケー
ジ容器の電気的接合だけでなく機械的接合の役割をも担
う必要があり、特にバンプ電極に高い強度と信頼性が要
求されるためである。
【００１２】電子素子または弾性表面波素子をパッケー
ジ容器内に実装する実装方法は、パッケージ容器上に形
成されたパッケージ電極とバンプ電極とが対向する位置
に電子素子または弾性表面波素子を配置する工程と、パ
ッケージ電極とバンプ電極とを超音波または熱を加えな
がら押圧し接合する工程と、を有することを特徴とす
る。超音波や熱を加えながら押圧することによって、バ
ンプ電極取付部に加わる応力が大きくなり、その結果圧
電基板にも大きな応力が加わることとなるが、本発明の
ように中間電極の底部に中間電極の配向性を低下させう
る金属材料を含有する下地電極がさらに形成されていれ
ば、電極パッドや圧電基板に加わる応力が分散され、基
板のクラックや割れが生じにくくなる。
【００１３】また、上記実装方法を用いて電子素子また
は弾性表面波素子をパッケージ容器内に実装し、パッケ
ージ容器をキャップによって気密封止することによって
電子部品または弾性表面波装置を製造することができ
る。
【００１４】
【発明の実施の形態】本発明の一実施形態を図１、２を
用いて説明する。図１、２は、本発明における弾性表面
波素子の基板へのバンプ電極を介した実装部分の拡大断
面図を示す。
【００１５】本発明における弾性表面波素子は、図１に
示すように、タンタル酸リチウムの圧電基板１とその表
面に形成されたＡｌからなる厚さ０．１〜０．２μｍ程
度の薄膜からなる櫛型電極（図示せず）、および圧電基
板１上の表面、すなわち櫛型電極が形成されているのと
同じ側の面に形成され、櫛型電極に電気的に接続された
電極パッド２等から構成されている。電極パッド２上に
は厚さ１μｍ程度のＡｌからなる中間電極３が設けら
れ、中間電極３の底部には厚さ１０ｎｍ程度のＮｉＣｒ
からなる下地電極４が形成されている。中間電極３上に
はＡｕを主成分とするバンプ電極６が設けられている。
【００１６】次に、本発明における弾性表面波素子の製
造方法を説明する。まず、基板１上に厚さ０．１μｍ程
度のＡｌの薄膜を例えば蒸着またはスパッタリング法に
よって形成後、フォトリソグラフィーおよびエッチング
を用いて所定の形状にパターニングすることによって、
櫛型電極や電極パッド２を形成する。次に、電極パッド
２上に例えばリフトオフ法を用いた蒸着またはスパッタ
リング等により厚さ１０ｎｍ程度のＮｉＣｒからなる下
地電極４を形成し、続いて、同じく蒸着またはスパッタ
リング等により下地電極４上に厚さ１μｍ程度のＡｌか
らなる中間電極３を形成する。このようにして形成され
た中間電極３上にボールボンディング法によりバンプ電
極６を形成する。具体的には、中間電極３上にＡｕワイ
ヤの先端部に形成されたボールを超音波を印加しながら
圧着し、その後、ボールの部分からＡｕワイヤを切断し
てバンプを形成する。
【００１７】以上のような工程を経て形成された弾性表
面波素子を、その表面をパッケージ容器８上に形成され
たパッケージ電極７にバンプ電極６を介して対向させ、
超音波を加えながら押圧、接続する。次いで、パッケー
ジ容器８をキャップ（図示せず）により気密封止するこ
とによって弾性表面波装置が完成する。
【００１８】中間電極３を構成するＡｌについて（１１
１）面のＸ線回折のロッキングカーブを、その底部に下
地電極４としてＮｉＣｒ層（実施例）およびＴｉ層（比
較例１）を設けた各々の場合について測定した結果を図
３（実施例）、図４（比較例１）に示す。図のように、
中間電極の底部にＮｉＣｒ層を設けた本実施例では、ロ
ッキングカーブの半値幅は２０度であり、中間電極の底
部にＴｉ層を設けた比較例１（ロッキングカーブの半値
幅は１５度）に比べてＡｌの配向性は低下していること
がわかる。このように、中間電極３の底部に設ける下地
電極４としてＴｉ層の代わりにＮｉＣｒ層を用いること
によって、中間電極のＡｌの配向性を低下させることが
可能となる。
【００１９】また、弾性表面波素子をパッケージ容器に
実装した場合の基板のクラックの発生率を、その底部に
下地電極４としてＮｉＣｒ層（実施例）およびＴｉ層
（比較例１）を設けた各々の場合について測定した結果
を表１に示す。
【００２０】
【表１】
【００２１】表１に示すように、従来例（比較例１）で
は発生していたクラックが、本実施例では全く発生しな
くなっている。このように、中間電極３の底部にＮｉＣ
ｒからなる下地電極４を設けることによって中間電極３
を構成するＡｌの配向性を低下させ、具体的にはＡｌの
（１１１）面のＸ線回折のロッキングカーブの半値幅が
１５度より大きくなるまでＡｌの配向性を低下させる
と、超音波を加えながら押圧し、パッケージ電極７とバ
ンプ電極６を接続する際に、電極パッド２および基板１
に加わる応力が分散され、基板１のクラックや割れの問
題を大幅に改善することができる。
【００２２】また別の比較例として、中間電極３を構成
するＡｌの配向性をさらに向上させた場合について検討
する。比較例１の構造において電極パッド２と基板１の
間にさらに厚さ５ｎｍ程度のＴｉの層を設けた場合（比
較例２）、中間電極３を構成するＡｌの（１１１）面の
Ｘ線回折のロッキングカーブの半値幅は２．４５度とな
りＡｌの配向性が大幅に向上し、基板のクラックの発生
率は９２％まで増加する。
【００２３】さらに、その他の点においてもロッキング
カーブの半値幅とクラック発生率との関係を調べた。そ
の結果を上記実施例および比較例１、２の結果とともに
図８に示す。図８の結果からも、中間電極３を構成する
Ａｌの配向性の低下と基板１のクラック発生率の低下と
の間に一定の関係があることが推認できる。また、ロッ
キングカーブの半値幅が１５度より大きくなるまでＡｌ
の配向性を低下させれば、基板のクラックの発生率を十
分に低減させることができると言える。
【００２４】本実施例では、電極パッド２および中間電
極３がＡｌの場合を示したが、これらがＡｌを含む合金
で形成されている場合であっても同様の効果が得られ
る。
【００２５】なお、本実施例において、ＮｉＣｒはＴｉ
と同様にＡｌとの接着強度が高く、電極パッド２と中間
電極３の接着強度を高める役割も果たしている。また、
下地電極は、電極パッド２を構成する金属の配向性を低
下させうる金属であればよく、ＮｉＣｒに限られない。
【００２６】さらに、本実施例は中間電極が１層である
場合を示したが、中間電極の高さを確保し、Ａｌの配向
性を十分に低下させるためには、図２に示すように中間
電極は２層としてもよいし、３層以上としてもよい。ま
た、本実施例では実装時に超音波を加えながら押圧する
場合を示したが、超音波と同時に熱を加えながら押圧す
る場合であっても、熱のみを加えながら押圧する場合で
あってもよい。
【００２７】
【発明の効果】以上のように、本発明では、電極パッド
上に形成する中間電極の底部にＮｉＣｒのような下地電
極を設け、中間電極を構成するＡｌまたはＡｌを含む合
金の配向性を低下させている。このような構造を有する
中間電極の上にバンプ電極が形成された弾性表面波素子
を、パッケージ容器上に形成されたパッケージ電極にバ
ンプ電極を介して対向させ、超音波や熱を加えながら圧
着すると、中間電極のＡｌまたはＡｌを含む合金の配向
性が低いため、電極パッドおよび基板に加わる応力が分
散され、基板のクラックや割れが生じにくくなる。
【図面の簡単な説明】
【図１】本発明の弾性表面波素子のパッケージ容器への
バンプ電極を介した実装部分の拡大断面図である。
【図２】本発明の弾性表面波素子のパッケージ容器への
バンプ電極を介した実装部分の拡大断面図である。
【図３】本発明の弾性表面波素子の中間電極を構成する
Ａｌについての（１１１）面のＸ線回折のロッキングカ
ーブを示す。
【図４】従来の弾性表面波素子の中間電極を構成するＡ
ｌについての（１１１）面のＸ線回折のロッキングカー
ブを示す。
【図５】弾性表面波素子を示す平面図である。
【図６】弾性表面波素子の実装された弾性表面波装置を
示す断面図である。
【図７】従来の弾性表面波素子のパッケージ容器へのバ
ンプ電極を介した実装部分の拡大断面図である。
【図８】弾性表面波素子の中間電極を構成するＡｌの
（１１１）面のＸ線回折のロッキングカーブの半値幅と
基板のクラック発生率との関係を示すグラフである。
【符号の説明】
１ 圧電基板 ２ 電極パッド ３ Ａｌ中間電極 ４ ＮｉＣｒ下地電極 ６ バンプ電極 ７ パッケージ電極 ８ パッケージ容器

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】基板と、基板上に形成された電極パッド
    と、電極パッド上に形成された中間電極と、中間電極上
    に形成された融点が４５０℃以上の金属からなるバンプ
    電極と、を有してなる電子素子であって、 前記中間電極の底部に中間電極の配向性を低下させうる
    金属材料を含有する下地電極をさらに形成したことを特
    徴とする電子素子。
  2. 【請求項２】圧電基板と、圧電基板表面に形成された櫛
    型電極と、圧電基板表面に形成された電極パッドと、電
    極パッド上に形成された中間電極と、中間電極上に形成
    された融点が４５０℃以上の金属からなるバンプ電極
    と、を有してなる弾性表面波素子であって、 前記中間電極の底部に中間電極の配向性を低下させうる
    金属材料を含有する下地電極をさらに形成したことを特
    徴とする弾性表面波素子。
  3. 【請求項３】前記中間電極は複数の層からなり、各層の
    底部にそれぞれの層の配向性を低下させうる金属材料を
    含有する下地電極を形成したことを特徴とする請求項１
    または２に記載の電子素子または弾性表面波素子。
  4. 【請求項４】前記中間電極は、ＡｌまたはＡｌを含む合
    金からなることを特徴とする請求項１ないし３いずれか
    に記載の電子素子または弾性表面波素子。
  5. 【請求項５】前記下地金属は、前記中間電極を構成する
    ＡｌのＸ線回折による（１１１）面の回折ピークのロッ
    キングカーブの半値幅を１５度より大きくさせうる金属
    材料を含有することを特徴とする請求項４に記載の電子
    素子または弾性表面波素子。
  6. 【請求項６】前記下地金属が、ＮｉＣｒであることを特
    徴とする請求項４に記載の電子素子または弾性表面波素
    子。
  7. 【請求項７】前記電極パッドは、ＡｌまたはＡｌを含む
    合金からなることを特徴とする請求項４ないし６いずれ
    かに記載の電子素子または弾性表面波素子。
  8. 【請求項８】請求項１ないし７のいずれかに記載の電子
    素子または弾性表面波素子をパッケージ容器内に実装す
    る実装方法であって、 パッケージ容器上に形成されたパッケージ電極と前記バ
    ンプ電極とが対向する位置に前記電子素子または弾性表
    面波素子を配置する工程と、 パッケージ電極とバンプ電極とを超音波または熱を加え
    ながら押圧し接合する工程と、を有することを特徴とす
    る電子素子または弾性表面波素子の実装方法。
  9. 【請求項９】請求項８に記載の実装方法を用いて電子素
    子または弾性表面波素子をパッケージ容器内に実装する
    工程と、 前記パッケージ容器をキャップによって気密封止する工
    程と、を有することを特徴とする電子部品または弾性表
    面波装置の製造方法。
  10. 【請求項１０】圧電基板と、圧電基板表面に形成された
    櫛型電極と、圧電基板表面に形成された電極パッドと、
    電極パッド上に形成された中間電極とを有してなる弾性
    表面波素子と、 パッケージ電極の形成されたパッケージ容器と、 パッケージ容器を気密封止するためのキャップとを有
    し、 弾性表面波素子の表面をパッケージ容器のパッケージ電
    極形成面に対向させた状態で、弾性表面波素子の中間電
    極とパッケージ容器のパッケージ電極が、融点が４５０
    ℃以上の金属からなるバンプ電極を介して接続されてい
    る弾性表面波装置において、 前記弾性表面波素子の中間電極の底部に中間電極の配向
    性を低下させうる金属材料を含有する下地電極がさらに
    形成されていることを特徴とする弾性表面波装置。
JP28426099A 1999-04-28 1999-10-05 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置 Expired - Fee Related JP3351402B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28426099A JP3351402B2 (ja) 1999-04-28 1999-10-05 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
US09/546,899 US6369490B1 (en) 1999-04-28 2000-04-10 Surface acoustic wave device having bump electrodes
KR10-2000-0022476A KR100378919B1 (ko) 1999-04-28 2000-04-27 범프 전극을 갖는 탄성 표면파 장치 및 그 장치의 제조방법
CNB001081810A CN1191678C (zh) 1999-04-28 2000-04-28 具有凸块电极的声表面波器件及其制造方法
EP00401182.1A EP1049253B1 (en) 1999-04-28 2000-04-28 Surface acoustic wave device having bump electrodes and method for producing the same
US10/026,811 US6817071B2 (en) 1999-04-28 2001-12-27 Method of manufacturing surface acoustic wave device having bump electrodes

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12250899 1999-04-28
JP11-122508 1999-04-28
JP28426099A JP3351402B2 (ja) 1999-04-28 1999-10-05 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置

Publications (2)

Publication Number Publication Date
JP2001015540A true JP2001015540A (ja) 2001-01-19
JP3351402B2 JP3351402B2 (ja) 2002-11-25

Family

ID=26459614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28426099A Expired - Fee Related JP3351402B2 (ja) 1999-04-28 1999-10-05 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置

Country Status (5)

Country Link
US (2) US6369490B1 (ja)
EP (1) EP1049253B1 (ja)
JP (1) JP3351402B2 (ja)
KR (1) KR100378919B1 (ja)
CN (1) CN1191678C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300000A (ja) * 2001-03-30 2002-10-11 Fujitsu Media Device Kk 弾性表面波装置
JP2006269458A (ja) * 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd アンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3339450B2 (ja) * 1999-03-02 2002-10-28 株式会社村田製作所 表面波装置の製造方法
JP2001053178A (ja) * 1999-06-02 2001-02-23 Japan Radio Co Ltd 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
JP3520414B2 (ja) * 2001-04-10 2004-04-19 株式会社村田製作所 弾性表面波装置およびその製造方法、通信装置
JP2003110403A (ja) * 2001-07-26 2003-04-11 Murata Mfg Co Ltd 弾性表面波素子、それを用いた弾性表面波装置、弾性表面波素子の製造方法、および弾性表面波装置の製造方法
TW569530B (en) 2001-10-03 2004-01-01 Matsushita Electric Ind Co Ltd Surface acoustic wave device and electronic components using the device
JP2004120016A (ja) * 2002-09-20 2004-04-15 Fujitsu Media Device Kk フィルタ装置
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP3764450B2 (ja) * 2003-07-28 2006-04-05 Ｔｄｋ株式会社 表面弾性波素子、表面弾性波装置、表面弾性波デュプレクサ、及び表面弾性波素子の製造方法
WO2006046545A1 (ja) * 2004-10-26 2006-05-04 Kyocera Corporation 弾性表面波素子及び通信装置
KR100746330B1 (ko) * 2005-11-24 2007-08-03 한국과학기술원 초음파를 이용한 전자부품간의 접속방법
JP4253334B2 (ja) * 2006-07-12 2009-04-08 株式会社東芝 ２次元アレイ型超音波プローブ
JP2012151698A (ja) * 2011-01-19 2012-08-09 Taiyo Yuden Co Ltd 弾性波デバイス
KR101584765B1 (ko) * 2013-01-16 2016-01-22 주식회사 잉크테크 인쇄회로기판의 제조 방법 및 인쇄회로기판

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4979797A (ja) * 1972-12-09 1974-08-01
JPS5411173U (ja) * 1977-06-24 1979-01-24
JPS5994863A (ja) * 1982-11-22 1984-05-31 Nec Corp 混成集積回路
US4692653A (en) * 1984-03-23 1987-09-08 Hitachi, Ltd. Acoustic transducers utilizing ZnO thin film
JPS62150750A (ja) * 1985-12-24 1987-07-04 Fuji Electric Co Ltd バンプ電極形成方法
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
JPS63224344A (ja) * 1987-03-13 1988-09-19 Toshiba Corp 半導体装置の製造方法
JPS647639A (en) * 1987-06-30 1989-01-11 Oki Electric Ind Co Ltd Manufacture of semiconductor device
JPS647638A (en) * 1987-06-30 1989-01-11 Oki Electric Ind Co Ltd Semiconductor device
JPS6473638A (en) * 1987-09-14 1989-03-17 Nec Corp Semiconductor integrated circuit device
KR910006967B1 (ko) * 1987-11-18 1991-09-14 가시오 게이상기 가부시기가이샤 반도체 장치의 범프 전극 구조 및 그 형성 방법
JPH04170811A (ja) * 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
DE4115949A1 (de) * 1991-05-16 1992-11-19 Philips Patentverwaltung Pyroelektrisches keramikmaterial und dessen verwendung
JPH05291864A (ja) * 1992-04-10 1993-11-05 Matsushita Electric Ind Co Ltd 弾性表面波素子実装回路とその製造方法
JP3225592B2 (ja) * 1992-05-12 2001-11-05 セイコーエプソン株式会社 表面波素子の製造方法および表面波素子の電極パターン
JP3446021B2 (ja) * 1992-08-25 2003-09-16 カシオ計算機株式会社 半導体装置のバンプ電極構造およびその形成方法
JP3167813B2 (ja) * 1992-12-18 2001-05-21 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH0758151A (ja) * 1993-08-13 1995-03-03 Matsushita Electric Ind Co Ltd 半導体装置
JP3147698B2 (ja) * 1995-01-31 2001-03-19 株式会社デンソー バンプ電極及びその製造方法
JPH08247844A (ja) * 1995-03-09 1996-09-27 Nikon Corp 焦電型赤外線固体撮像装置およびその製造方法
JP3301262B2 (ja) * 1995-03-28 2002-07-15 松下電器産業株式会社 弾性表面波装置
JP3328102B2 (ja) * 1995-05-08 2002-09-24 松下電器産業株式会社 弾性表面波装置及びその製造方法
JPH0969748A (ja) * 1995-09-01 1997-03-11 Matsushita Electric Ind Co Ltd Ｓａｗデバイスおよびその製造方法
JPH09115957A (ja) * 1995-10-18 1997-05-02 Sanken Electric Co Ltd 電子部品及びこれを使用した電子回路装置の製造方法
JP3284034B2 (ja) * 1995-10-19 2002-05-20 株式会社東芝 半導体装置およびその製造方法
JPH1079638A (ja) * 1996-09-05 1998-03-24 Oki Electric Ind Co Ltd 表面弾性波フィルタ及びその製造方法
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JP3275775B2 (ja) * 1997-05-16 2002-04-22 株式会社村田製作所 弾性表面波装置
JPH1168505A (ja) * 1997-08-25 1999-03-09 Sanyo Electric Co Ltd 弾性表面波デバイス並びに該弾性表面波デバイスを基板へ取り付ける実装構造及び実装方法
US6028011A (en) * 1997-10-13 2000-02-22 Matsushita Electric Industrial Co., Ltd. Method of forming electric pad of semiconductor device and method of forming solder bump
JPH11233561A (ja) * 1998-02-12 1999-08-27 Oki Electric Ind Co Ltd 半導体チップ部品の実装構造
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002300000A (ja) * 2001-03-30 2002-10-11 Fujitsu Media Device Kk 弾性表面波装置
US7251873B2 (en) 2001-03-30 2007-08-07 Fujitsu Media Devices Limited Method of manufacturing surface acoustic wave device
JP2006269458A (ja) * 2005-03-22 2006-10-05 Matsushita Electric Ind Co Ltd アンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法
JP4682657B2 (ja) * 2005-03-22 2011-05-11 パナソニック株式会社 弾性表面波デバイス

Also Published As

Publication number Publication date
US6369490B1 (en) 2002-04-09
JP3351402B2 (ja) 2002-11-25
EP1049253A3 (en) 2004-12-08
CN1271999A (zh) 2000-11-01
US6817071B2 (en) 2004-11-16
CN1191678C (zh) 2005-03-02
US20020089256A1 (en) 2002-07-11
EP1049253A2 (en) 2000-11-02
KR20010014837A (ko) 2001-02-26
EP1049253B1 (en) 2013-06-05
KR100378919B1 (ko) 2003-04-08

Similar Documents

Publication Publication Date Title
US6552475B2 (en) Surface acoustic wave device
JP3351402B2 (ja) 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP3925133B2 (ja) 弾性表面波装置の製造方法及び弾性表面波装置
JP3826875B2 (ja) 圧電デバイスおよびその製造方法
JP4770643B2 (ja) 圧電デバイス及び、その製造方法
JP2004129223A (ja) 圧電部品およびその製造方法
US6534862B2 (en) Electronic component
JP2007096899A (ja) 圧電振動片の製造方法、圧電振動片の接合構造、圧電デバイス
JP2007013444A (ja) 圧電振動デバイス及びその製造方法
US11646712B2 (en) Bulk acoustic wave structure and bulk acoustic wave device
JP2001102891A (ja) 圧電デバイス
JP2000232332A (ja) 表面実装型圧電共振子
JPH11234082A (ja) 表面弾性波装置
JP2001313305A (ja) 電子部品素子、電子部品装置および通信機装置
JP4012753B2 (ja) 弾性表面波装置
JP2002537669A (ja) 導電接着剤を用いてベースに結合される表面弾性波素子
JP2003086625A (ja) 電子部品素子、電子部品装置
JP3805277B2 (ja) 超音波接合構造及び方法
JP2004104719A (ja) 圧電振動子の電極構造
JP4384329B2 (ja) 圧電デバイス
JPH11274892A (ja) 圧電振動子、ならびにその製造方法
JP2004254012A (ja) 圧電振動体の支持構造
JP2005191863A (ja) 弾性表面波チップおよび弾性表面波デバイス
JPH09148878A (ja) 弾性表面波デバイス
JP2005217780A (ja) 圧電装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080920

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090920

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100920

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110920

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120920

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130920

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees