JP3225592B2 - 表面波素子の製造方法および表面波素子の電極パターン - Google Patents
表面波素子の製造方法および表面波素子の電極パターンInfo
- Publication number
- JP3225592B2 JP3225592B2 JP11910392A JP11910392A JP3225592B2 JP 3225592 B2 JP3225592 B2 JP 3225592B2 JP 11910392 A JP11910392 A JP 11910392A JP 11910392 A JP11910392 A JP 11910392A JP 3225592 B2 JP3225592 B2 JP 3225592B2
- Authority
- JP
- Japan
- Prior art keywords
- acoustic wave
- surface acoustic
- bump
- electrode
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Description
【０００１】
【産業上の利用分野】本発明はペイジングシステム、コ
−ドレス電話等の移動体通信装置や、ＴＶ，ＶＴＲ等の
装置に用いられる弾性表面波素子の電極用金属膜とその
製造方法に関する。
−ドレス電話等の移動体通信装置や、ＴＶ，ＶＴＲ等の
装置に用いられる弾性表面波素子の電極用金属膜とその
製造方法に関する。
【０００２】
【従来の技術】一般に表面波素子は櫛歯形電極の重量効
果等を軽減するために高周波帯になるほど電極膜厚を薄
くする必要がある。たとえば２５０ＭＨｚ帯では電極材
料にアルミニウムを用いた場合、その電極厚みは約３０
００オングストロームであるが、１ＧＨｚになると約５
００オングストローム程度と非常に薄くなる。このため
外部回路と接続するための端子電極も薄くなり、接続の
ためのワイヤボンディング強度の信頼性が著しく低下す
る問題がある。
果等を軽減するために高周波帯になるほど電極膜厚を薄
くする必要がある。たとえば２５０ＭＨｚ帯では電極材
料にアルミニウムを用いた場合、その電極厚みは約３０
００オングストロームであるが、１ＧＨｚになると約５
００オングストローム程度と非常に薄くなる。このため
外部回路と接続するための端子電極も薄くなり、接続の
ためのワイヤボンディング強度の信頼性が著しく低下す
る問題がある。
【０００３】そこで従来は、特開昭６４−５７８１４号
公報に開示されているように端子電極の上部、または下
部にバンプを形成し端子電極の厚みを部分的に厚くする
方法が取られている。その場合バンプの形成方法は同じ
く特開昭６４−５７８１４号公報に開示されているよう
に、圧電体基板上に最初にマスク蒸着あるいはエッチン
グ法によりバンプを形成するか、もしくは端子電極の上
部にマスク蒸着かリフトオフ法により形成する方法であ
った。
公報に開示されているように端子電極の上部、または下
部にバンプを形成し端子電極の厚みを部分的に厚くする
方法が取られている。その場合バンプの形成方法は同じ
く特開昭６４−５７８１４号公報に開示されているよう
に、圧電体基板上に最初にマスク蒸着あるいはエッチン
グ法によりバンプを形成するか、もしくは端子電極の上
部にマスク蒸着かリフトオフ法により形成する方法であ
った。
【０００４】
【発明が解決しようとする課題】しかしながら、特開昭
６４−５７８１４号公報に記してあるように、リフトオ
フ法により端子電極の上部にバンプを形成する方法で
は、端子電極とバンプとの密着力は不十分であるという
課題を有している。またマスク蒸着法では、マスクの密
着度が悪いと回り込みが生じ、バンプ形成用金属が櫛歯
型電極に付着し、逆にマスクの密着度を高めると、マス
クは櫛歯型電極に接触して電極に傷が付き特性が劣化す
るという課題を有している。
６４−５７８１４号公報に記してあるように、リフトオ
フ法により端子電極の上部にバンプを形成する方法で
は、端子電極とバンプとの密着力は不十分であるという
課題を有している。またマスク蒸着法では、マスクの密
着度が悪いと回り込みが生じ、バンプ形成用金属が櫛歯
型電極に付着し、逆にマスクの密着度を高めると、マス
クは櫛歯型電極に接触して電極に傷が付き特性が劣化す
るという課題を有している。
【０００５】また、特開昭６４−５７８１４号公報に開
示している圧電体基板に直接バンプを形成する方法では
基板との密着力は向上するが、図４に示すようにバンプ
を電極膜がうまく皮膜できず、電極膜とバンプとの接触
抵抗が大きくなると言う課題を有している。これはバン
プに必要な厚みが２０００オングストローム以上である
のに対し、櫛歯型電極の厚みがたとえば５００オングス
トロームと非常に薄いためバンプ上へ電極膜を蒸着する
ときに皮膜性が劣ってしまうためである。
示している圧電体基板に直接バンプを形成する方法では
基板との密着力は向上するが、図４に示すようにバンプ
を電極膜がうまく皮膜できず、電極膜とバンプとの接触
抵抗が大きくなると言う課題を有している。これはバン
プに必要な厚みが２０００オングストローム以上である
のに対し、櫛歯型電極の厚みがたとえば５００オングス
トロームと非常に薄いためバンプ上へ電極膜を蒸着する
ときに皮膜性が劣ってしまうためである。
【０００６】また上記のいずれの方法においても、バン
プの厚みを厚くても数ミクロン程度までしかできないと
いう課題も有している。これは密着力の問題と、バンプ
自体が蒸着法を代表とする真空成膜法により形成されて
いるため、厚付けに非常に時間がかかるためであった。
またバンプ形成後に櫛歯型電極を形成するために、バン
プを厚く付けると、フォトレジストが均一に塗布できな
いからであった。
プの厚みを厚くても数ミクロン程度までしかできないと
いう課題も有している。これは密着力の問題と、バンプ
自体が蒸着法を代表とする真空成膜法により形成されて
いるため、厚付けに非常に時間がかかるためであった。
またバンプ形成後に櫛歯型電極を形成するために、バン
プを厚く付けると、フォトレジストが均一に塗布できな
いからであった。
【０００７】そこで本発明の目的は、端子電極の上部に
密着力の優れたバンプを形成する方法を提供することに
ある。またバンプの厚みを数十ミクロンと厚くできる方
法を提供することである。
密着力の優れたバンプを形成する方法を提供することに
ある。またバンプの厚みを数十ミクロンと厚くできる方
法を提供することである。
【０００８】
【課題を解決するための手段】本発明の表面波素子の製
造方法は、基板上に電極が形成されてなる表面波素子の
製造方法において、前記基板上に導電性膜を形成する工
程と、前記導電性膜上に導電性を有する中間層を形成す
る工程と、前記中間層の上にバンプを形成する工程と、
前記バンプを形成した後、前記導電性膜をパターニング
し櫛歯形電極及び引き出し電極を形成する工程と、を有
することを特徴とする。
造方法は、基板上に電極が形成されてなる表面波素子の
製造方法において、前記基板上に導電性膜を形成する工
程と、前記導電性膜上に導電性を有する中間層を形成す
る工程と、前記中間層の上にバンプを形成する工程と、
前記バンプを形成した後、前記導電性膜をパターニング
し櫛歯形電極及び引き出し電極を形成する工程と、を有
することを特徴とする。
【０００９】請求項６の表面波素子の電極パターンは、
圧電体基板上に形成された複数個の表面波素子の電極を
含む表面波素子の電極パターンであって、各々の表面波
素子の引き出し電極が電気めっき用電極に接続されてな
ることを特徴とする。
圧電体基板上に形成された複数個の表面波素子の電極を
含む表面波素子の電極パターンであって、各々の表面波
素子の引き出し電極が電気めっき用電極に接続されてな
ることを特徴とする。
【００１０】
【実施例】以下本発明を実施例により詳細に説明する。
図１（ａ）から図１（ｆ）に本発明の第１の実施例の製
造手順を示す。これらの図はいずれも断面図である。ま
ず図１（ａ）に示すように基板１上に櫛歯型電極となる
導電性膜２を真空蒸着法等により全面に形成する。本実
施例ではアルミニウム膜を５００オングストローム成膜
している。ついで導電性膜２上にフォトレジストである
第１の非導電性膜３を全面に形成し、そののちバンプを
形成する場所にフォトリソ法により貫通穴４を形成す
る。本工程の後必要に応じて第１の非導電性膜３の耐熱
性、密着性を向上させるために加熱処理を行う。
図１（ａ）から図１（ｆ）に本発明の第１の実施例の製
造手順を示す。これらの図はいずれも断面図である。ま
ず図１（ａ）に示すように基板１上に櫛歯型電極となる
導電性膜２を真空蒸着法等により全面に形成する。本実
施例ではアルミニウム膜を５００オングストローム成膜
している。ついで導電性膜２上にフォトレジストである
第１の非導電性膜３を全面に形成し、そののちバンプを
形成する場所にフォトリソ法により貫通穴４を形成す
る。本工程の後必要に応じて第１の非導電性膜３の耐熱
性、密着性を向上させるために加熱処理を行う。
【００１１】次に図１（ｂ）に示すように蒸着法等によ
り導電性膜上に第１の中間層としてクロム膜５を約５０
０オングストローム形成する。ついで第２の中間層であ
る銅膜６を厚み約５００オングストローム形成する。第
１の中間層は導電性膜であるアルミニウム膜との密着性
を向上させるために設ける層であり、チタン膜でも良
い。また第２の中間層は引き続いて形成するバンプとの
密着性を向上させるための層であり、バンプに金を用い
る場合は銅の他に白金、タングステン、Ａｇ、ニッケル
等が適している。またバンプとして錫鉛合金を用いる場
合は銅がよい。ただしこれらに限られるわけではない。
また本工程においてクロム膜５、銅膜６を成膜するとき
の温度は摂氏１００度であり、アルミニウム膜２とクロ
ム膜５、銅膜６との密着力は問題ない。
り導電性膜上に第１の中間層としてクロム膜５を約５０
０オングストローム形成する。ついで第２の中間層であ
る銅膜６を厚み約５００オングストローム形成する。第
１の中間層は導電性膜であるアルミニウム膜との密着性
を向上させるために設ける層であり、チタン膜でも良
い。また第２の中間層は引き続いて形成するバンプとの
密着性を向上させるための層であり、バンプに金を用い
る場合は銅の他に白金、タングステン、Ａｇ、ニッケル
等が適している。またバンプとして錫鉛合金を用いる場
合は銅がよい。ただしこれらに限られるわけではない。
また本工程においてクロム膜５、銅膜６を成膜するとき
の温度は摂氏１００度であり、アルミニウム膜２とクロ
ム膜５、銅膜６との密着力は問題ない。
【００１２】ついで図１（ｃ）に示すように第１の非導
電性膜３を剥離し、そして図１（ｄ）に示すように第２
の非導電性膜７を全面に塗布し、フォトリソ法により再
び貫通穴４を形成する。本工程の後必要に応じて第２の
非導電性膜７の耐熱性、密着性を向上させるために加熱
処理を行う。
電性膜３を剥離し、そして図１（ｄ）に示すように第２
の非導電性膜７を全面に塗布し、フォトリソ法により再
び貫通穴４を形成する。本工程の後必要に応じて第２の
非導電性膜７の耐熱性、密着性を向上させるために加熱
処理を行う。
【００１３】さてついで電気メッキ液中に図１（ｄ）ま
でに形成した基板を浸し、メッキを行い、図１（ｅ）に
示すバンプ８を形成する。本実施例ではバンプに金を用
いている。バンプ８自体の厚みは約１５００オングスト
ロームでありアルミニウム膜、クロム膜、銅膜の厚みと
あわせて３０００オングストロームを得ている。そして
メッキが終了した後第２の非導電性膜７を剥離液等によ
り剥離し、図１（ｆ）に示すバンプ構造を得る。
でに形成した基板を浸し、メッキを行い、図１（ｅ）に
示すバンプ８を形成する。本実施例ではバンプに金を用
いている。バンプ８自体の厚みは約１５００オングスト
ロームでありアルミニウム膜、クロム膜、銅膜の厚みと
あわせて３０００オングストロームを得ている。そして
メッキが終了した後第２の非導電性膜７を剥離液等によ
り剥離し、図１（ｆ）に示すバンプ構造を得る。
【００１４】以上が本実施例におけるバンプの形成方法
であるが、表面波素子の電極形成をこの後に行う必要が
ある。すなわち図１（ｆ）の工程の後第３の非導電性膜
として再びフォトレジストを全面に塗布し、その後フォ
トリソ法により所望の電極パターンを形成しアルミニウ
ム膜をエッチングする。このようにしてバンプを具備し
た表面波素子を形成することができる。
であるが、表面波素子の電極形成をこの後に行う必要が
ある。すなわち図１（ｆ）の工程の後第３の非導電性膜
として再びフォトレジストを全面に塗布し、その後フォ
トリソ法により所望の電極パターンを形成しアルミニウ
ム膜をエッチングする。このようにしてバンプを具備し
た表面波素子を形成することができる。
【００１５】また本実施例では図１（ｆ）の工程が終了
した後、第３の非導電性膜を塗布したが第２の非導電性
膜を剥離せずに、第２の非導電性膜をフォトリソ法によ
り櫛歯型電極のパターンを形成することも可能である。
本方法によれば第３の非導電性膜を塗布する必要がな
い。
した後、第３の非導電性膜を塗布したが第２の非導電性
膜を剥離せずに、第２の非導電性膜をフォトリソ法によ
り櫛歯型電極のパターンを形成することも可能である。
本方法によれば第３の非導電性膜を塗布する必要がな
い。
【００１６】また同じく第２の非導電性膜を剥離せず表
面波素子のパターンを得る方法として、第２の非導電性
膜の上に第３の非導電性膜を塗布する方法もある。本方
法は第２の非導電性膜がメッキ前において加熱処理され
フォトリソ法によるパターン形成ができない場合に適し
ている。すなわち第３の非導電性膜を、第２の導電性膜
上に重ねて塗布しフォトリソ法によりパターンを形成す
る。その後加熱処理を行い、第２の非導電性膜を酸素と
アルゴンの混合ガス等により灰化処理しパターニングす
る方法である。この後アルミニウム膜をエッチングし、
第２と第３の非導電性膜を剥離することによりバンプを
具備した表面波素子を得ることができる。
面波素子のパターンを得る方法として、第２の非導電性
膜の上に第３の非導電性膜を塗布する方法もある。本方
法は第２の非導電性膜がメッキ前において加熱処理され
フォトリソ法によるパターン形成ができない場合に適し
ている。すなわち第３の非導電性膜を、第２の導電性膜
上に重ねて塗布しフォトリソ法によりパターンを形成す
る。その後加熱処理を行い、第２の非導電性膜を酸素と
アルゴンの混合ガス等により灰化処理しパターニングす
る方法である。この後アルミニウム膜をエッチングし、
第２と第３の非導電性膜を剥離することによりバンプを
具備した表面波素子を得ることができる。
【００１７】本実施例により得られたバンプと従来技術
であるリフトオフプロセスにより形成されたバンプとの
密着力を比較すると、従来技術による物は引っ張り試験
強度で約２０グラム重程度であるのに対し、本実施例に
よる物は約２００グラム重と約１０倍の強度を示した。
ただしリフトオフプロセスにおいては無加熱で金を蒸着
している。また引っ張り強度試験ではバンプ上に試験片
を半田付けし、その試験片を引っ張ることにより測定し
た。
であるリフトオフプロセスにより形成されたバンプとの
密着力を比較すると、従来技術による物は引っ張り試験
強度で約２０グラム重程度であるのに対し、本実施例に
よる物は約２００グラム重と約１０倍の強度を示した。
ただしリフトオフプロセスにおいては無加熱で金を蒸着
している。また引っ張り強度試験ではバンプ上に試験片
を半田付けし、その試験片を引っ張ることにより測定し
た。
【００１８】また、本実施例によればパッドと電極間の
接続抵抗を従来技術のそれに比べ低下することができ
る。これは両者間の密着力が大幅に向上したためであ
る。
接続抵抗を従来技術のそれに比べ低下することができ
る。これは両者間の密着力が大幅に向上したためであ
る。
【００１９】以上が本発明の第１の実施例である。
【００２０】別の実施例としては基板１上にアルミニウ
ム膜２、クロム膜５、銅膜６を連続して全面に成膜し、
その後フォトリソ法、エッチング法により図１（ｃ）に
示す構造を得ることができる。
ム膜２、クロム膜５、銅膜６を連続して全面に成膜し、
その後フォトリソ法、エッチング法により図１（ｃ）に
示す構造を得ることができる。
【００２１】上記のいずれの実施例においても３種類の
膜の形成には蒸着法を用いたが、スパッタリング法やそ
れ以外の方法でも良い。また複数の成膜方法の組み合わ
せでも良い。
膜の形成には蒸着法を用いたが、スパッタリング法やそ
れ以外の方法でも良い。また複数の成膜方法の組み合わ
せでも良い。
【００２２】さて、第１の実施例では非常に密着力の大
きいバンプを形成することができることを説明した。し
かしながら本法では特開昭６４ー５７８１４号公報にも
開示してあるようにバンプの厚みは数ミクロン程度にし
かできない。筆者らの実験に依れば約５ミクロンが限界
である。これはその後のフォトリソ法による表面波素子
の電極パターニングが困難になるためである。
きいバンプを形成することができることを説明した。し
かしながら本法では特開昭６４ー５７８１４号公報にも
開示してあるようにバンプの厚みは数ミクロン程度にし
かできない。筆者らの実験に依れば約５ミクロンが限界
である。これはその後のフォトリソ法による表面波素子
の電極パターニングが困難になるためである。
【００２３】そこで、本発明における第２の実施例は、
厚みが数十ミクロンのバンプを提供するものである。第
２の実施例を簡単に述べれば、表面波素子の櫛歯型電極
およびパッド形成部分の電極を、先に形成した後バンプ
を形成するために必要な表面波素子のパターンである。
本実施例の表面波素子パターンの平面図を図２に示す。
図２においては隣接する表面波素子９、１０間におい
て、互いの表面波素子の電極がパッド形成部分の付近に
接続パターン１１を具備している。
厚みが数十ミクロンのバンプを提供するものである。第
２の実施例を簡単に述べれば、表面波素子の櫛歯型電極
およびパッド形成部分の電極を、先に形成した後バンプ
を形成するために必要な表面波素子のパターンである。
本実施例の表面波素子パターンの平面図を図２に示す。
図２においては隣接する表面波素子９、１０間におい
て、互いの表面波素子の電極がパッド形成部分の付近に
接続パターン１１を具備している。
【００２４】まず基板上に導電性膜を全面に形成し、そ
の後フォトリソ法、エッチング法の組み合わせにより図
２に示すパターンを得る。その後パッド形成部分の電極
部のみが露出するように第１の非導電性膜を形成し、そ
の後第１の実施例の方法によりパッドを電気メッキ法に
より形成する。
の後フォトリソ法、エッチング法の組み合わせにより図
２に示すパターンを得る。その後パッド形成部分の電極
部のみが露出するように第１の非導電性膜を形成し、そ
の後第１の実施例の方法によりパッドを電気メッキ法に
より形成する。
【００２５】もし、図２に示す表面波素子間を接続する
パターンが無いと、一つ一つの表面波素子に電気メッキ
時の端子電極を接続する必要が生じ、非常に時間と端子
電極が無駄になる。しかし、本実施例によれば基板上の
表面波素子は電気的に接続されているため端子電極は１
個あれば十分である。そのため時間と端子電極の数を非
常に減らすことが可能である。本実施例に示す素子間の
接続パターンは、バンプを形成し素子が完成した後に、
基板をダイシング等により分離するときに同時に切断さ
れる。
パターンが無いと、一つ一つの表面波素子に電気メッキ
時の端子電極を接続する必要が生じ、非常に時間と端子
電極が無駄になる。しかし、本実施例によれば基板上の
表面波素子は電気的に接続されているため端子電極は１
個あれば十分である。そのため時間と端子電極の数を非
常に減らすことが可能である。本実施例に示す素子間の
接続パターンは、バンプを形成し素子が完成した後に、
基板をダイシング等により分離するときに同時に切断さ
れる。
【００２６】また、すでに表面波素子の櫛歯型電極等を
形成してあるのでバンプ形成後にフォトリソ工程を行う
必要がない。それゆえバンプの厚みを数十ミクロンにす
ることが可能である。
形成してあるのでバンプ形成後にフォトリソ工程を行う
必要がない。それゆえバンプの厚みを数十ミクロンにす
ることが可能である。
【００２７】バンプの厚みが数十ミクロンあれば表面波
素子を実装する基板に、バンプを介して直接接合するこ
とが可能となる。本実施例により形成されたバンプを具
備する表面波素子片１２と、実装基板１３とをバンプ１
４より接合した素子の断面図を図３に示す。バンプの厚
みが数ミクロンと薄い場合は櫛歯型電極を傷つけてしま
う問題があるが、厚みが厚いとその問題はなくなる。
素子を実装する基板に、バンプを介して直接接合するこ
とが可能となる。本実施例により形成されたバンプを具
備する表面波素子片１２と、実装基板１３とをバンプ１
４より接合した素子の断面図を図３に示す。バンプの厚
みが数ミクロンと薄い場合は櫛歯型電極を傷つけてしま
う問題があるが、厚みが厚いとその問題はなくなる。
【００２８】このような接合によれば接合のスペースが
不要となり素子全体を小型にすることができる。またワ
イヤーボンディングによるワイヤーの空間が不要となり
高さも低くすることができる。さらに基板と表面波素子
の接着工程と電気的接続工程（従来のワイヤーボンディ
ング工程）とを兼ねることができるため工程短縮にな
る。さらに接着剤が不要となるのでコストダウンにつな
がり、しかも接着剤による素子片の変形がなくなるため
経時変化による素子の周波数変化をほとんどなくすこと
が可能となるなどの特長を有する。
不要となり素子全体を小型にすることができる。またワ
イヤーボンディングによるワイヤーの空間が不要となり
高さも低くすることができる。さらに基板と表面波素子
の接着工程と電気的接続工程（従来のワイヤーボンディ
ング工程）とを兼ねることができるため工程短縮にな
る。さらに接着剤が不要となるのでコストダウンにつな
がり、しかも接着剤による素子片の変形がなくなるため
経時変化による素子の周波数変化をほとんどなくすこと
が可能となるなどの特長を有する。
【００２９】なお素子間の電気的接続パターンは本実施
例に限られることはなく、たとえば櫛歯型電極の一部か
ら接続用パターンを引き出しても良い。
例に限られることはなく、たとえば櫛歯型電極の一部か
ら接続用パターンを引き出しても良い。
【００３０】
【発明の効果】以上のように本発明によれば以下のよう
な効果を有する。 （１）電極膜の上にパッドを形成する方式において、電
極膜とパッドの密着力を非常に大きくすることができ
る。 （２）上記（１）により、櫛歯型電極とパッドとの接続
抵抗を小さくできる。（３）基板上に電極を形成した後
に簡単にパッドを形成できる。 （４）上記（３）により、パッド形成後のフォトリソ工
程が無いのでパッドの厚みを数十ミクロンと厚くするこ
とができる。 （５）パッドが厚いと、表面波素子片と実装基板とがパ
ッドを介して直接接合できるので表面波素子の外形が小
型化できる。 （６）素子片と基板とがパッドを介して直接接合できる
と、素子片と基板とを接着するための接着剤が不要とな
り、コストダウンになるとともに接着剤の硬化による素
子片の変形がなくなり長期的な周波数変動がなくなる。
な効果を有する。 （１）電極膜の上にパッドを形成する方式において、電
極膜とパッドの密着力を非常に大きくすることができ
る。 （２）上記（１）により、櫛歯型電極とパッドとの接続
抵抗を小さくできる。（３）基板上に電極を形成した後
に簡単にパッドを形成できる。 （４）上記（３）により、パッド形成後のフォトリソ工
程が無いのでパッドの厚みを数十ミクロンと厚くするこ
とができる。 （５）パッドが厚いと、表面波素子片と実装基板とがパ
ッドを介して直接接合できるので表面波素子の外形が小
型化できる。 （６）素子片と基板とがパッドを介して直接接合できる
と、素子片と基板とを接着するための接着剤が不要とな
り、コストダウンになるとともに接着剤の硬化による素
子片の変形がなくなり長期的な周波数変動がなくなる。
【図１】本発明の第１の実施例の製造工程を示す断面図
である。
である。
【図２】本発明の第２の実施例を示す表面波素子パター
ンの平面図である。
ンの平面図である。
【図３】本発明の第２の実施例による表面波素子片と基
板との接合状態の断面図である。
板との接合状態の断面図である。
【図４】従来技術によるパッドと電極との接合状態を示
す断面図である。
す断面図である。
１ 基板 ２ 導電成膜（アルミニウム膜） ３ 第１の非導電性膜 ４ 貫通穴 ５ クロム膜 ６ 銅膜 ７ 第２の非導電性膜 ８、１４、１５ バンプ ９、１０ 表面波素子 １１ 接続パターン １２ 表面波素子片 １３ 実装基板
フロントページの続き (72)発明者 浜 友文 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (72)発明者 黒沢 龍一 長野県諏訪市大和３丁目３番５号 セイ コーエプソン株式会社内 (56)参考文献 特開 平４−170811（ＪＰ，Ａ) 特開 平１−194337（ＪＰ，Ａ) 特開 昭60−100811（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 3/08
Claims (1)
- 【請求項１】基板上に電極が形成されてなる表面波素子
の製造方法において、 前記基板上に導電性膜を形成する工程と、 前記導電性膜上に導電性を有する中間層を形成する工程
と、 前記中間層の上にバンプを形成する工程と、 前記バンプを形成した後、前記導電性膜をパターニング
し櫛歯形電極及び引き出し電極を形成する工程と、 を有することを特徴とする表面波素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11910392A JP3225592B2 (ja) | 1992-05-12 | 1992-05-12 | 表面波素子の製造方法および表面波素子の電極パターン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11910392A JP3225592B2 (ja) | 1992-05-12 | 1992-05-12 | 表面波素子の製造方法および表面波素子の電極パターン |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315882A JPH05315882A (ja) | 1993-11-26 |
| JP3225592B2 true JP3225592B2 (ja) | 2001-11-05 |
Family
ID=14752984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11910392A Expired - Lifetime JP3225592B2 (ja) | 1992-05-12 | 1992-05-12 | 表面波素子の製造方法および表面波素子の電極パターン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3225592B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7769636B1 (en) | 1999-10-29 | 2010-08-03 | Casio Computer Co., Ltd. | Contents distributing apparatus |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3351402B2 (ja) * | 1999-04-28 | 2002-11-25 | 株式会社村田製作所 | 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置 |
-
1992
- 1992-05-12 JP JP11910392A patent/JP3225592B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7769636B1 (en) | 1999-10-29 | 2010-08-03 | Casio Computer Co., Ltd. | Contents distributing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05315882A (ja) | 1993-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| JP3078646B2 (ja) | インジウムバンプの製造方法 | |
| JP3502800B2 (ja) | 半導体装置の製造方法 | |
| JPS6231819B2 (ja) | ||
| JP3870947B2 (ja) | 弾性表面波装置の製造方法 | |
| US20070273025A1 (en) | Device Comprising Circuit Elements Connected By Bonding Bump Structure | |
| JP3225592B2 (ja) | 表面波素子の製造方法および表面波素子の電極パターン | |
| JP2989696B2 (ja) | 半導体装置及びその実装方法 | |
| JP2003124246A (ja) | 半導体装置及びその製造方法 | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP3559468B2 (ja) | 薄膜配線基板の製造方法 | |
| JPH08181423A (ja) | はんだバンプ実装用端子電極構造 | |
| US20030162320A1 (en) | Semiconductor device and method for fabricating the same | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JPS6331138A (ja) | 半導体装置の製造方法 | |
| JPH0974096A (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPH03268385A (ja) | はんだバンプとその製造方法 | |
| JPH07240434A (ja) | バンプ電極、およびその製造方法 | |
| JP3297717B2 (ja) | 半導体装置の電極形成方法 | |
| JP2601079B2 (ja) | 複合リードフレーム | |
| JPH08222626A (ja) | 電極パッドの形成方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| JPH0745664A (ja) | 半導体装置の実装方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070831 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080831 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090831 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100831 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110831 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120831 Year of fee payment: 11 |