JPH11233561A - 半導体チップ部品の実装構造 - Google Patents
半導体チップ部品の実装構造Info
- Publication number
- JPH11233561A JPH11233561A JP10030038A JP3003898A JPH11233561A JP H11233561 A JPH11233561 A JP H11233561A JP 10030038 A JP10030038 A JP 10030038A JP 3003898 A JP3003898 A JP 3003898A JP H11233561 A JPH11233561 A JP H11233561A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor chip
- plating
- chip component
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 基板に対する半導体チップ部品の位置ずれを
防止する。 【解決手段】 半導体チップ部品１の電極パッド２上に
設けるバンプ１２を、第１のメッキ部１２ａと、この第
１のメッキ部１２ａ上に形成される筒状の第２のメッキ
部１２ｂと、この第２のメッキ部１２ｂの内側から上端
にかけて略きのこ状に形成された第３のメッキ部１２ｃ
により構成すると共に、第３のメッキ部１２ｃは第１，
第２のメッキ部１２ａ，１２ｂようり融点の低いハンダ
材を用い、基板７の電極パッド１３上には第２のメッキ
部１２ｂの内径より小さい外径を有する金属支柱を１４
形成して、第３のメッキ部１２ｃを溶融させることで、
金属支柱１４を前記第２のメッキ部１２ｂの内部に埋没
させるようにした。
防止する。 【解決手段】 半導体チップ部品１の電極パッド２上に
設けるバンプ１２を、第１のメッキ部１２ａと、この第
１のメッキ部１２ａ上に形成される筒状の第２のメッキ
部１２ｂと、この第２のメッキ部１２ｂの内側から上端
にかけて略きのこ状に形成された第３のメッキ部１２ｃ
により構成すると共に、第３のメッキ部１２ｃは第１，
第２のメッキ部１２ａ，１２ｂようり融点の低いハンダ
材を用い、基板７の電極パッド１３上には第２のメッキ
部１２ｂの内径より小さい外径を有する金属支柱を１４
形成して、第３のメッキ部１２ｃを溶融させることで、
金属支柱１４を前記第２のメッキ部１２ｂの内部に埋没
させるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ等の半導体
チップ部品を基板に実装するための構造に関するもので
ある。
チップ部品を基板に実装するための構造に関するもので
ある。
【０００２】
【従来の技術】ＬＳＩ等の半導体チップ部品において
は、近年、入出力端子としての電極数の増加から、基板
に実装する場合、ハンダを材料とするバンプを形成し、
フェイスダウン法により基板の実装する方法が採られて
いる。この場合、半導体チップ部品は、基板の面から一
定の高さを保って実装することが要求される。
は、近年、入出力端子としての電極数の増加から、基板
に実装する場合、ハンダを材料とするバンプを形成し、
フェイスダウン法により基板の実装する方法が採られて
いる。この場合、半導体チップ部品は、基板の面から一
定の高さを保って実装することが要求される。
【０００３】図８は従来のこの種の半導体チップ部品の
実装構造を示す断面図であり、同図（ａ）は実装前の状
態、同図 (ｂ) は実装後の状態を示している。図におい
て１は半導体チップ部品、２はこの半導体チップ部品１
上に設けられた電極パッド、３はこの電極パッド２を除
いて半導体チップ部品１の表面を覆うように形成された
パッシベーション、４は電極パッド２上に形成されたカ
レントフィルム、５はこのカレントフィルム４上に形成
された銅等による拡散防止金属膜、６は前記拡散防止金
属膜５上に所定の高さで形成された円柱状のバンプであ
る。
実装構造を示す断面図であり、同図（ａ）は実装前の状
態、同図 (ｂ) は実装後の状態を示している。図におい
て１は半導体チップ部品、２はこの半導体チップ部品１
上に設けられた電極パッド、３はこの電極パッド２を除
いて半導体チップ部品１の表面を覆うように形成された
パッシベーション、４は電極パッド２上に形成されたカ
レントフィルム、５はこのカレントフィルム４上に形成
された銅等による拡散防止金属膜、６は前記拡散防止金
属膜５上に所定の高さで形成された円柱状のバンプであ
る。
【０００４】このバンプ６は、拡散防止金属膜５と同径
の第１の部分６ａと、この第１の部分６ａ上に形成され
た径の小さい円柱状の第２の部分６ｂと、第１の部分６
ａの上面から第２の部分６ｂの周面及び上面全体を覆う
ように第１の部分６ａと同一径に形成された第３の部分
６ｃから成り、ここで第１の部分６ａ及び第２の部分６
ｂは融点の高い同一のハンダ材で形成され、また第３の
部分６ｃは第１の部分６ａ及び第２の部分６ｂより融点
の低いハンダ材により形成されている。
の第１の部分６ａと、この第１の部分６ａ上に形成され
た径の小さい円柱状の第２の部分６ｂと、第１の部分６
ａの上面から第２の部分６ｂの周面及び上面全体を覆う
ように第１の部分６ａと同一径に形成された第３の部分
６ｃから成り、ここで第１の部分６ａ及び第２の部分６
ｂは融点の高い同一のハンダ材で形成され、また第３の
部分６ｃは第１の部分６ａ及び第２の部分６ｂより融点
の低いハンダ材により形成されている。
【０００５】７は基板、８はバンプ６と対応するように
基板７上に形成されたバンプで、このバンプ８はバンプ
６の第３の部分６ｃと同一のハンダ材によって形成され
ている。次に、基板７上への半導体チップ部品１の実装
について説明する。まず、図８（ａ）に示したように、
基板７に形成したバンブ８上に半導体チップ部品１のバ
ンプ６を重ねて、半導体チップ部品１と基板８との位置
合わせを行った後、全体をリフローにより一定時間加熱
する。
基板７上に形成されたバンプで、このバンプ８はバンプ
６の第３の部分６ｃと同一のハンダ材によって形成され
ている。次に、基板７上への半導体チップ部品１の実装
について説明する。まず、図８（ａ）に示したように、
基板７に形成したバンブ８上に半導体チップ部品１のバ
ンプ６を重ねて、半導体チップ部品１と基板８との位置
合わせを行った後、全体をリフローにより一定時間加熱
する。
【０００６】このときのリフローによる加熱温度は、半
導体チップ部品１側のバンプ６の第３の部分６ｃと基板
７側のバンプ８が溶融し、かつバンプ６の第１の部分６
ａ及び第２の部分６ｂは変形をきたさない温度とする。
これにより半導体チップ部品１側のバンプ６の第３の部
分６ｃと基板７側のバンプ８が溶融して一体化するの
で、その後これを冷却硬化させると、同図 (ｂ)に示し
たように半導体チップ部品１が基板６に電気的に接続し
て実装された状態となり、そしてバンプ６は柱状の形状
が保たれるので、このバンプ６により基板面に対する半
導体チップ部品１の高さが保証される。
導体チップ部品１側のバンプ６の第３の部分６ｃと基板
７側のバンプ８が溶融し、かつバンプ６の第１の部分６
ａ及び第２の部分６ｂは変形をきたさない温度とする。
これにより半導体チップ部品１側のバンプ６の第３の部
分６ｃと基板７側のバンプ８が溶融して一体化するの
で、その後これを冷却硬化させると、同図 (ｂ)に示し
たように半導体チップ部品１が基板６に電気的に接続し
て実装された状態となり、そしてバンプ６は柱状の形状
が保たれるので、このバンプ６により基板面に対する半
導体チップ部品１の高さが保証される。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の技術では、基板に形成されたバンプ上に半導体
チップ部品側のバンプを重ね、リフローにより互いのバ
ンプを溶融させることで半導体チップ部品を基板上に実
装するため、リフロー中に半導体チップ部品が位置ずれ
を起こし易いという問題がある。
た従来の技術では、基板に形成されたバンプ上に半導体
チップ部品側のバンプを重ね、リフローにより互いのバ
ンプを溶融させることで半導体チップ部品を基板上に実
装するため、リフロー中に半導体チップ部品が位置ずれ
を起こし易いという問題がある。
【０００８】従って、本発明は、このような問題を解決
し、半導体チップ部品を基板に実装する際の位置ずれを
防止することが可能な実装構造を得ることを課題とする
ものである。
し、半導体チップ部品を基板に実装する際の位置ずれを
防止することが可能な実装構造を得ることを課題とする
ものである。
【０００９】
【課題を解決するための手段】そのため、本発明は、半
導体チップ部品の電極パッド上にハンダ材によりバンプ
を形成し、このバンプを基板に形成された電極パッド上
に乗せ、前記ハンダ材を溶融させて前記基板上に前記半
導体チップ部品を実装する半導体チップ部品の実装構造
において、前記バンプを、柱状の第１のハンダメッキ部
と、この第１のハンダメッキ部上に形成された筒状の第
２のハンダメッキ部と、この第２のハンダメッキ部の内
側から上端にかけて略きのこ状に形成された第３のハン
ダメッキ部により構成すると共に、前記基板の電極パッ
ド上に前記第２のハンダメッキ部の内径より小さい外径
を有する金属支柱を形成し、前記第３のハンダメッキ部
を溶融させることで、金属支柱を前記第２のハンダメッ
キ部の内部に埋没させることを特徴とする。
導体チップ部品の電極パッド上にハンダ材によりバンプ
を形成し、このバンプを基板に形成された電極パッド上
に乗せ、前記ハンダ材を溶融させて前記基板上に前記半
導体チップ部品を実装する半導体チップ部品の実装構造
において、前記バンプを、柱状の第１のハンダメッキ部
と、この第１のハンダメッキ部上に形成された筒状の第
２のハンダメッキ部と、この第２のハンダメッキ部の内
側から上端にかけて略きのこ状に形成された第３のハン
ダメッキ部により構成すると共に、前記基板の電極パッ
ド上に前記第２のハンダメッキ部の内径より小さい外径
を有する金属支柱を形成し、前記第３のハンダメッキ部
を溶融させることで、金属支柱を前記第２のハンダメッ
キ部の内部に埋没させることを特徴とする。
【００１０】
【発明の実施の形態】以下に図面を参照して本発明によ
る半導体チップ部品の実装構造の実施の形態について説
明する。図１は発明の実施の形態を示す断面図であり、
同図（ａ）は実装前の状態、同図 (ｂ) は実装後の状態
を示している。
る半導体チップ部品の実装構造の実施の形態について説
明する。図１は発明の実施の形態を示す断面図であり、
同図（ａ）は実装前の状態、同図 (ｂ) は実装後の状態
を示している。
【００１１】図において１は半導体チップ部品、２はこ
の半導体チップ部品１上に設けられた電極パッド、３は
この電極パッド２を除いて半導体チップ部品１の表面を
覆うように形成されたパッシベーション、７は基板で、
これらは従来のものに相当するので、同一の符号で示し
ている。９は電極パッド２上に形成された金属膜、１０
はこの金属膜９上に形成されたメッキ電極膜、１１はこ
のメッキ電極膜１０上に形成された拡散防止金属膜、１
２はこの拡散防止金属膜１１上に形成されたバンプであ
る。
の半導体チップ部品１上に設けられた電極パッド、３は
この電極パッド２を除いて半導体チップ部品１の表面を
覆うように形成されたパッシベーション、７は基板で、
これらは従来のものに相当するので、同一の符号で示し
ている。９は電極パッド２上に形成された金属膜、１０
はこの金属膜９上に形成されたメッキ電極膜、１１はこ
のメッキ電極膜１０上に形成された拡散防止金属膜、１
２はこの拡散防止金属膜１１上に形成されたバンプであ
る。
【００１２】このバンプ１２は拡散防止金属膜１１上に
メッキされた第１のハンダメッキ部１２ａと、このハン
ダメッキ部１２ａ上にメッキされた筒状の第２のハンダ
メッキ部１２ｂと、この第２のハンダメッキ部１２ｂの
内側から上面にかけて頂部の凹部を持つ略きのこ状を成
すようにメッキされた第３のハンダメッキ部１２ｃによ
り構成されており、ここで第１，第２のハンダメッキ部
１２ａ，１２ｂには融点の高いハンダ材が用いられ、ま
た第３のハンダメッキ部１３ｃには第１，第２のハンダ
メッキ部１２ａ，１２ｂより融点の低いハンダ材が用い
られている。
メッキされた第１のハンダメッキ部１２ａと、このハン
ダメッキ部１２ａ上にメッキされた筒状の第２のハンダ
メッキ部１２ｂと、この第２のハンダメッキ部１２ｂの
内側から上面にかけて頂部の凹部を持つ略きのこ状を成
すようにメッキされた第３のハンダメッキ部１２ｃによ
り構成されており、ここで第１，第２のハンダメッキ部
１２ａ，１２ｂには融点の高いハンダ材が用いられ、ま
た第３のハンダメッキ部１３ｃには第１，第２のハンダ
メッキ部１２ａ，１２ｂより融点の低いハンダ材が用い
られている。
【００１３】１３は基板７乗に形成された電極パッド、
１９はこの電極パッド１３上に形成されたメッキ電極
膜、１４はこのメッキ電極膜１９上に形成された金属支
柱である。次に、半導体チップ部品１におけるバンプの
製造方法について説明する。図２，図３，図４，、及び
図５は半導体チップ部品１におけるバンプの製造工程を
示す断面図で、これらの図２〜図５における (ａ) 〜
(ｍ) は一連の工程である。
１９はこの電極パッド１３上に形成されたメッキ電極
膜、１４はこのメッキ電極膜１９上に形成された金属支
柱である。次に、半導体チップ部品１におけるバンプの
製造方法について説明する。図２，図３，図４，、及び
図５は半導体チップ部品１におけるバンプの製造工程を
示す断面図で、これらの図２〜図５における (ａ) 〜
(ｍ) は一連の工程である。
【００１４】尚、これらの図では、１個の半導体チップ
部品のみを示しているが複数チップ部品を一体に形成し
たウエハを用いて以下のバンプの製造が行われる。ま
ず、図２ (ａ) に示したように、各チップ部品１毎に複
数の電極パッド２を設けると共に電極パッド２を除いて
半導体チップ部品１の表面を覆うようにパッシベーショ
ン３を形成し、これら全体を覆うようにスパッタ法によ
り金属膜９を形成する。
部品のみを示しているが複数チップ部品を一体に形成し
たウエハを用いて以下のバンプの製造が行われる。ま
ず、図２ (ａ) に示したように、各チップ部品１毎に複
数の電極パッド２を設けると共に電極パッド２を除いて
半導体チップ部品１の表面を覆うようにパッシベーショ
ン３を形成し、これら全体を覆うようにスパッタ法によ
り金属膜９を形成する。
【００１５】この金属膜９はＣｒかＴｉの単体膜、また
はＣｒとＴｉの複合膜とする。次に、図２ (ｂ) に示し
たように、フォトリソ技術により電極パッド２上の金属
膜９の表面にレジストを塗布し、フォトリソ技術により
露光して第１のレジストパターン１５を形成した後、図
２ (ｃ) に示したように、金属膜９の第１のレジストパ
ターン１５で覆われていない部分をエッチングにより除
去する。
はＣｒとＴｉの複合膜とする。次に、図２ (ｂ) に示し
たように、フォトリソ技術により電極パッド２上の金属
膜９の表面にレジストを塗布し、フォトリソ技術により
露光して第１のレジストパターン１５を形成した後、図
２ (ｃ) に示したように、金属膜９の第１のレジストパ
ターン１５で覆われていない部分をエッチングにより除
去する。
【００１６】その後、この第１のレジストパターン１５
をアセトン等の有機溶剤により洗浄することで除去し、
図２ (ｄ) に示したように、スパッタ法によりメッキ電
極膜１０をパッシベーション３及び金属膜９全体を覆う
ように形成する。次に、メッキ電極膜１０上にレジスト
を例えば３０μｍ程度の厚さに塗布し、フォトリソ技術
により図３ (ｅ) に示したように電極パッド２上に孔を
有する第２のレジストパターン１６を形成する。
をアセトン等の有機溶剤により洗浄することで除去し、
図２ (ｄ) に示したように、スパッタ法によりメッキ電
極膜１０をパッシベーション３及び金属膜９全体を覆う
ように形成する。次に、メッキ電極膜１０上にレジスト
を例えば３０μｍ程度の厚さに塗布し、フォトリソ技術
により図３ (ｅ) に示したように電極パッド２上に孔を
有する第２のレジストパターン１６を形成する。
【００１７】そして、この第２レジストパターン１６を
メッキマスクとして、電解メッキ法により電極パッド２
上で露出しているメッキ電極膜１０上に図３ (ｆ) に示
したように銅等による拡散防止金属（バリアメタル）１
１を形成する。この、拡散防止金属１１としては、例え
ば銅を用いる。続いて、Ｐｂ（鉛）：Ｓｎ（錫）の合金
比率でハンダ組成のＰｂが多く融点の高いスルホン酸系
のＰｂ−Ｓｎ合金ハンダ材、例えば、Ｐｂ８０ｗｔ％−
Ｓｎ２０ｗｔ％、液相線２７９℃、固相線１８３℃の合
金ハンダ材を溶融させ、この合金ハンダ材により第１レ
ジストパターン１５をメッキマスクとしてメッキ浴を行
い、これにより拡散防止金属１１上に第１のハンダメッ
キ部１２ａを形成する。
メッキマスクとして、電解メッキ法により電極パッド２
上で露出しているメッキ電極膜１０上に図３ (ｆ) に示
したように銅等による拡散防止金属（バリアメタル）１
１を形成する。この、拡散防止金属１１としては、例え
ば銅を用いる。続いて、Ｐｂ（鉛）：Ｓｎ（錫）の合金
比率でハンダ組成のＰｂが多く融点の高いスルホン酸系
のＰｂ−Ｓｎ合金ハンダ材、例えば、Ｐｂ８０ｗｔ％−
Ｓｎ２０ｗｔ％、液相線２７９℃、固相線１８３℃の合
金ハンダ材を溶融させ、この合金ハンダ材により第１レ
ジストパターン１５をメッキマスクとしてメッキ浴を行
い、これにより拡散防止金属１１上に第１のハンダメッ
キ部１２ａを形成する。
【００１８】次に、この第１のハンダメッキ部１２ａ上
及び第２のレジストパターン１６上にレジストを塗布
し、フォトリソ技術により図３ (ｇ) に示したように第
３のレジストパターン１７を形成する。この第３のレジ
ストパターン１７は第１レジストパターン１６と同形状
の部分と、第１のハンダメッキ部１２ａの中央部に設け
られた柱状の部分により構成されている。
及び第２のレジストパターン１６上にレジストを塗布
し、フォトリソ技術により図３ (ｇ) に示したように第
３のレジストパターン１７を形成する。この第３のレジ
ストパターン１７は第１レジストパターン１６と同形状
の部分と、第１のハンダメッキ部１２ａの中央部に設け
られた柱状の部分により構成されている。
【００１９】そして、この第３のレジストパターン１７
をメッキマスクとして前記第１のハンダメッキ部１２ａ
と同一のハンダ材料により同様の方法でメッキ浴を行う
ことにより図４ (ｈ) に示したように第１のハンダメッ
キ部１２ａ上に筒状の第２のハンダメッキ部１２ｂを形
成する。その後、図４ (ｉ) に示したように第２，第３
のレジストパターン１６，１７をアセトン等の有機溶剤
により洗浄してすべて除去する。
をメッキマスクとして前記第１のハンダメッキ部１２ａ
と同一のハンダ材料により同様の方法でメッキ浴を行う
ことにより図４ (ｈ) に示したように第１のハンダメッ
キ部１２ａ上に筒状の第２のハンダメッキ部１２ｂを形
成する。その後、図４ (ｉ) に示したように第２，第３
のレジストパターン１６，１７をアセトン等の有機溶剤
により洗浄してすべて除去する。
【００２０】これにより露出したメッキ電極膜１０上に
レジストを第２のハンダメッキ部１２ｂと同じ高さに塗
布し、フォトリソ技術により第３のレジストパターン１
７を図４ (ｊ) に示したように形成する。これにより露
出したメッキ電極膜１０上にレジストを塗布し、フォト
リソ技術により図４ (ｊ) に示したように第２のハンダ
メッキ部１２ｂと同じ高さの第３のレジストパターン１
８を形成する。
レジストを第２のハンダメッキ部１２ｂと同じ高さに塗
布し、フォトリソ技術により第３のレジストパターン１
７を図４ (ｊ) に示したように形成する。これにより露
出したメッキ電極膜１０上にレジストを塗布し、フォト
リソ技術により図４ (ｊ) に示したように第２のハンダ
メッキ部１２ｂと同じ高さの第３のレジストパターン１
８を形成する。
【００２１】次に、この第３のレジストパターン１８を
メッキマスクとして、第１，第２のハンダメッキ部１２
ａ，１２ｂよりも融点の低いＰｂ−Ｓｎ合金ハンダ材、
例えば、Ｐｂ３７ｗｔ％−Ｓｎ６３ｗｔ％、融点１８３
℃の合金ハンダ材で電解メッキ法により図５ (ｋ) に示
したように筒状の第２のハンダメッキ部１２ｂの内部か
ら上面にかけて、頂上に凹部を持つ略きのこ状を成すよ
うに第３のハンダメッキ部１２ｃを形成する。
メッキマスクとして、第１，第２のハンダメッキ部１２
ａ，１２ｂよりも融点の低いＰｂ−Ｓｎ合金ハンダ材、
例えば、Ｐｂ３７ｗｔ％−Ｓｎ６３ｗｔ％、融点１８３
℃の合金ハンダ材で電解メッキ法により図５ (ｋ) に示
したように筒状の第２のハンダメッキ部１２ｂの内部か
ら上面にかけて、頂上に凹部を持つ略きのこ状を成すよ
うに第３のハンダメッキ部１２ｃを形成する。
【００２２】その後、図５ (ｌ) に示したようにアセト
ン等の有機溶剤により第３のレジストパターン１８を洗
浄してすべて除去し、最後に図５ (ｍ) に示したように
メッキ電極膜１０の金属膜９上の部分以外の不要な部分
をエッチングによって取り除く。このようにしてバンプ
１２を形成し、その後ウエハをダイシングにより個々の
チップに分割することで、図１に示したチップ部品１を
得る。
ン等の有機溶剤により第３のレジストパターン１８を洗
浄してすべて除去し、最後に図５ (ｍ) に示したように
メッキ電極膜１０の金属膜９上の部分以外の不要な部分
をエッチングによって取り除く。このようにしてバンプ
１２を形成し、その後ウエハをダイシングにより個々の
チップに分割することで、図１に示したチップ部品１を
得る。
【００２３】次に、基板７におけるバンプの製造方法に
ついて説明する。図６と図７は基板７における金属支柱
の製造工程を示す断面図で、これらの図６と図６におけ
る (ａ) 〜 (ｅ) は一連の工程である。まず、図６
(ａ) に示したように、半導体チップ部品１のバンプ１
２に対応してに基板７上に複数の電極パッド１３を形成
し、この電極パッド１３を含めた基板７上全体にスパッ
タリング法によってメッキ電極膜１９を形成する。
ついて説明する。図６と図７は基板７における金属支柱
の製造工程を示す断面図で、これらの図６と図６におけ
る (ａ) 〜 (ｅ) は一連の工程である。まず、図６
(ａ) に示したように、半導体チップ部品１のバンプ１
２に対応してに基板７上に複数の電極パッド１３を形成
し、この電極パッド１３を含めた基板７上全体にスパッ
タリング法によってメッキ電極膜１９を形成する。
【００２４】次に、図６ (ｂ) に示したように、電極パ
ッド２上の金属膜９の表面にレジストを塗布し、フォト
リソ技術により電極パッド２の中央部にとなる位置に孔
を有するレジストパターン２０を形成し、このレジスト
パターン２０をメッキマスクとして電解メッキ法により
図６ (ｃ) に示したようにメッキ電極膜１９上に所定の
高さの金属支柱１４を形成する。
ッド２上の金属膜９の表面にレジストを塗布し、フォト
リソ技術により電極パッド２の中央部にとなる位置に孔
を有するレジストパターン２０を形成し、このレジスト
パターン２０をメッキマスクとして電解メッキ法により
図６ (ｃ) に示したようにメッキ電極膜１９上に所定の
高さの金属支柱１４を形成する。
【００２５】この、金属支柱１４の材料としては、例え
ば銅が使用され、そしてこの金属支柱１４の外径は半導
体チップ部品１のバンプ１２を構成する筒状の第２のハ
ンダメッキ部１２ｂの内径よりも小さく設定されてい
る。その後、図７ (ｄ) に示したように、アセトン等の
有機溶剤によりレジストパターン２０を洗浄してすべて
除去し、最後に図７ (ｅ) に示したようにメッキ電極膜
１９の不要な部分をエッチングにより取り除く。
ば銅が使用され、そしてこの金属支柱１４の外径は半導
体チップ部品１のバンプ１２を構成する筒状の第２のハ
ンダメッキ部１２ｂの内径よりも小さく設定されてい
る。その後、図７ (ｄ) に示したように、アセトン等の
有機溶剤によりレジストパターン２０を洗浄してすべて
除去し、最後に図７ (ｅ) に示したようにメッキ電極膜
１９の不要な部分をエッチングにより取り除く。
【００２６】次に上述した構成による半導体チップ部品
１の基板７への実装について図１を参照して説明する。
まず、図１（ａ）に示したように、基板７に設けられた
金属支柱１４上に半導体チップ部品１のバンプ１２を重
ね、このバンプ１２における第３のハンダメッキ部１２
ｃの中央部に設けた凹部が金属支柱１４上に乗るように
半導体チップ部品１と基板７との位置合わせを行った
後、全体をリフローにより一定時間加熱する。
１の基板７への実装について図１を参照して説明する。
まず、図１（ａ）に示したように、基板７に設けられた
金属支柱１４上に半導体チップ部品１のバンプ１２を重
ね、このバンプ１２における第３のハンダメッキ部１２
ｃの中央部に設けた凹部が金属支柱１４上に乗るように
半導体チップ部品１と基板７との位置合わせを行った
後、全体をリフローにより一定時間加熱する。
【００２７】このときのリフローによる加熱温度は、バ
ンプ１２における第３のハンダメッキ部１２ｃは溶融す
るが、第１，第２のハンダメッキ部１２ａ，１２ｂは変
形をきたさない温度とする。この加熱のピーク温度とし
ては２２０℃程度である。これによりバンプ１２におけ
る第３のハンダメッキ部１２ｃのみが溶融し、同図
(ｂ) に示したように基板７側の金属支柱１４の上部が
筒状の第２のハンダメッキ部１２ｂの内側に埋没すると
共に、第３のハンダメッキ部１２ｃが基板７の電極パッ
ド１３の上面に達して金属支柱１４全体を包み込む形と
なるので、その後、これを冷却硬化させると、半導体チ
ップ部品１が基板７に電気的に接続されて実装された状
態となる。
ンプ１２における第３のハンダメッキ部１２ｃは溶融す
るが、第１，第２のハンダメッキ部１２ａ，１２ｂは変
形をきたさない温度とする。この加熱のピーク温度とし
ては２２０℃程度である。これによりバンプ１２におけ
る第３のハンダメッキ部１２ｃのみが溶融し、同図
(ｂ) に示したように基板７側の金属支柱１４の上部が
筒状の第２のハンダメッキ部１２ｂの内側に埋没すると
共に、第３のハンダメッキ部１２ｃが基板７の電極パッ
ド１３の上面に達して金属支柱１４全体を包み込む形と
なるので、その後、これを冷却硬化させると、半導体チ
ップ部品１が基板７に電気的に接続されて実装された状
態となる。
【００２８】このとき、バンプ１２の第１，第２のハン
ダメッキ部１２ａ，１２ｂは元の形状が保たれているの
で、この両ハンダメッキ部１２ａ，１２ｂにより基板面
に対する半導体チップ部品１の高さは保証される。尚、
上述した実施の形態は、Ｐｂ８０ｗｔ％−Ｓｎ２０ｗｔ
％の組成のハンダ材で形成した第１，第２のハンダメッ
キ部１２ａ，１２ｂと、Ｐｂ３７ｗｔ％、Ｓｎ６３ｗｔ
％の組成のハンダ材で形成した第３のハンダメッキ部１
２ｃとを組み合わせたものとしたが、第１，第２のハン
ダメッキ部１２ａ，１２ｂをＰｂ９５ｗｔ％、Ｓｎ５ｗ
ｔ％の組成のハンダ材（液相線３１４℃、固相線３００
℃）で形成し、第３のハンダメッキ部１２ｃをＰｂ３７
ｗｔ％、Ｓｎ６３ｗｔ％の組成のハンダ材で形成した組
み合わせとすることも可能である。
ダメッキ部１２ａ，１２ｂは元の形状が保たれているの
で、この両ハンダメッキ部１２ａ，１２ｂにより基板面
に対する半導体チップ部品１の高さは保証される。尚、
上述した実施の形態は、Ｐｂ８０ｗｔ％−Ｓｎ２０ｗｔ
％の組成のハンダ材で形成した第１，第２のハンダメッ
キ部１２ａ，１２ｂと、Ｐｂ３７ｗｔ％、Ｓｎ６３ｗｔ
％の組成のハンダ材で形成した第３のハンダメッキ部１
２ｃとを組み合わせたものとしたが、第１，第２のハン
ダメッキ部１２ａ，１２ｂをＰｂ９５ｗｔ％、Ｓｎ５ｗ
ｔ％の組成のハンダ材（液相線３１４℃、固相線３００
℃）で形成し、第３のハンダメッキ部１２ｃをＰｂ３７
ｗｔ％、Ｓｎ６３ｗｔ％の組成のハンダ材で形成した組
み合わせとすることも可能である。
【００２９】また、前記Ｐｂ−Ｓｎ合金ハンダの他、合
金メッキができるなんロウ材によるハンダ材を用いるこ
と可能である。
金メッキができるなんロウ材によるハンダ材を用いるこ
と可能である。
【００３０】
【発明の効果】以上説明したように本発明は、半導体チ
ップ部品の電極パッド上に設けるバンプを、柱状の第１
のメッキ部と、この第１のメッキ部上に形成された筒状
の第２のメッキ部と、この第２のメッキ部の内側から上
端にかけて略きのこ状に形成された第３のメッキ部によ
り構成すると共に、基板の電極パッド上に前記第２のメ
ッキ部の内径より小さい外径を有する金属支柱を形成
し、前記第３のメッキ部を溶融させることで、金属支柱
を前記第２のメッキ部の内部に埋没させるようにしてい
るため、半導体チップ部品を基板上に実装する際の、半
導体チップ部品の位置ずれを防止できるという効果が得
られる。
ップ部品の電極パッド上に設けるバンプを、柱状の第１
のメッキ部と、この第１のメッキ部上に形成された筒状
の第２のメッキ部と、この第２のメッキ部の内側から上
端にかけて略きのこ状に形成された第３のメッキ部によ
り構成すると共に、基板の電極パッド上に前記第２のメ
ッキ部の内径より小さい外径を有する金属支柱を形成
し、前記第３のメッキ部を溶融させることで、金属支柱
を前記第２のメッキ部の内部に埋没させるようにしてい
るため、半導体チップ部品を基板上に実装する際の、半
導体チップ部品の位置ずれを防止できるという効果が得
られる。
【００３１】また、第３のメッキ部の頂部に凹部を設け
ているため、半導体チップ部品と基板との位置決めが容
易になると共に、第３のメッキ部を溶融させたとき、こ
の凹部により金属支柱を前記第２のメッキ部の内部にス
ムーズに埋没させることができるという効果も得られ
る。更に、筒状の第２のメッキ部と、この第２のメッキ
部を筒状に形成してこの第２のハンダメッキ部の内側か
ら上端にかけて第３のハンダメッキ部を設けているた
め、融点の高い第１，第２のハンダメッキ部と融点の低
い第３のハンダメッキ部との接触面積を大きく取るここ
が可能となり、強固な接続が可能になるという効果も得
られる。
ているため、半導体チップ部品と基板との位置決めが容
易になると共に、第３のメッキ部を溶融させたとき、こ
の凹部により金属支柱を前記第２のメッキ部の内部にス
ムーズに埋没させることができるという効果も得られ
る。更に、筒状の第２のメッキ部と、この第２のメッキ
部を筒状に形成してこの第２のハンダメッキ部の内側か
ら上端にかけて第３のハンダメッキ部を設けているた
め、融点の高い第１，第２のハンダメッキ部と融点の低
い第３のハンダメッキ部との接触面積を大きく取るここ
が可能となり、強固な接続が可能になるという効果も得
られる。
【図１】本発明の実施の形態を示す側断面図である。
【図２】実施の形態における半導体チップ部品側のバン
プの製造工程を示す断面図である。
プの製造工程を示す断面図である。
【図３】実施の形態における半導体チップ部品側のバン
プの製造工程を示す断面図である。
プの製造工程を示す断面図である。
【図４】実施の形態における半導体チップ部品側のバン
プの製造工程を示す断面図である。
プの製造工程を示す断面図である。
【図５】実施の形態における半導体チップ部品側のバン
プの製造工程を示す断面図である。
プの製造工程を示す断面図である。
【図６】実施の形態における基板側の金属支柱の製造工
程を示す断面図である。
程を示す断面図である。
【図７】実施の形態における基板側の金属支柱の製造工
程を示す断面図である。
程を示す断面図である。
【図８】従来例の断面図である。
１ 半導体チップ部品 ２ 電極パッド ７ 基板 ９ 金属膜 １０メッキ電極膜 １１ 拡散防止金属膜 １２ バンプ １２ａ 第１のハンダメッキ部 １２ｂ 第２のハンダメッキ部 １２ｃ 第３のハンダメッキ部 １３ 電極パッド １４ 金属支柱 １９ メッキ電極膜
Claims (5)
- 【請求項１】 半導体チップ部品の電極パッド上にハン
ダ材によりバンプを形成し、このバンプを基板に形成さ
れた電極パッド上に乗せ、前記ハンダ材を溶融させて前
記基板上に前記半導体チップ部品を実装する半導体チッ
プ部品の実装構造において、 前記バンプを、柱状の第１のハンダメッキ部と、この第
１のハンダメッキ部上に形成された筒状の第２のハンダ
メッキ部と、この第２のハンダメッキ部の内側から上端
にかけて略きのこ状に形成された第３のハンダメッキ部
により構成すると共に、 前記基板の電極パッド上に前記第２のハンダメッキ部の
内径より小さい外径を有する金属支柱を形成し、 前記第３のハンダメッキ部を溶融させることで、金属支
柱を前記第２のハンダメッキ部の内部に埋没させること
を特徴とする半導体チップ部品の実装構造。 - 【請求項２】 請求項１において、 第３のハンダメッキ部の頂部に凹部を設けたことを特徴
とする半導体チップ部品の実装構造。 - 【請求項３】 請求項１において、 第３のハンダメッキ部を第１のハンダメッキ部、及び第
２のハンダメッキ部のハンダ材より融点の低いハンダ材
で形成したことを特徴とする半導体チップ部品の実装構
造。 - 【請求項４】 請求項１または３において、 第１のハンダメッキ部、及び第２のハンダメッキ部を形
成するハンダ材の組成を鉛８０％、錫２０％とし、第３
のハンダメッキ部を形成するハンダ材の組成を鉛３７％
錫６３％としたことを特徴とする半導体チップ部品の実
装構造。 - 【請求項５】 請求項１または３において、 第１のハンダメッキ部、及び第２のハンダメッキ部を形
成するハンダ材の組成を鉛９５％、錫５％とし、第３の
ハンダメッキ部を形成するハンダ材の組成を鉛３７％錫
６３％としたことを特徴とする半導体チップ部品の実装
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030038A JPH11233561A (ja) | 1998-02-12 | 1998-02-12 | 半導体チップ部品の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030038A JPH11233561A (ja) | 1998-02-12 | 1998-02-12 | 半導体チップ部品の実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233561A true JPH11233561A (ja) | 1999-08-27 |
Family
ID=12292666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10030038A Pending JPH11233561A (ja) | 1998-02-12 | 1998-02-12 | 半導体チップ部品の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233561A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
| US7884487B2 (en) | 2006-11-28 | 2011-02-08 | Samsung Electronics Co., Ltd. | Rotation joint and semiconductor device having the same |
| JP2011205130A (ja) * | 2011-06-13 | 2011-10-13 | Dainippon Printing Co Ltd | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
| CN103972114A (zh) * | 2013-02-01 | 2014-08-06 | 颀邦科技股份有限公司 | 半导体封装制造过程及其结构 |
| US8816499B2 (en) | 2012-05-24 | 2014-08-26 | Samsung Electronics Co., Ltd. | Electrical interconnections of semiconductor devices and methods for fabricating the same |
-
1998
- 1998-02-12 JP JP10030038A patent/JPH11233561A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
| US7884487B2 (en) | 2006-11-28 | 2011-02-08 | Samsung Electronics Co., Ltd. | Rotation joint and semiconductor device having the same |
| JP2011205130A (ja) * | 2011-06-13 | 2011-10-13 | Dainippon Printing Co Ltd | 半導体装置用回路部材の製造方法とそれを用いた樹脂封止型半導体装置の製造方法 |
| US8816499B2 (en) | 2012-05-24 | 2014-08-26 | Samsung Electronics Co., Ltd. | Electrical interconnections of semiconductor devices and methods for fabricating the same |
| CN103972114A (zh) * | 2013-02-01 | 2014-08-06 | 颀邦科技股份有限公司 | 半导体封装制造过程及其结构 |
| JP2014150235A (ja) * | 2013-02-01 | 2014-08-21 | ▲き▼邦科技股▲分▼有限公司 | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6740577B2 (en) | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| US7960270B2 (en) | Method for fabricating circuit component | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| TWI442532B (zh) | 積體電路元件與封裝組件 | |
| US5466635A (en) | Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating | |
| KR0166967B1 (ko) | 테이프 조립체 본딩용 반도체 디바이스 및 그 제조방법 | |
| JP3549208B2 (ja) | 集積再分配経路設定導体、はんだバイプならびにそれらにより形成された構造を形成する方法 | |
| US6104091A (en) | Semiconductor package and the manufacturing method | |
| JP2017022408A (ja) | ２重エッチングフリップチップコネクタ又は多重エッチングフリップチップコネクタを有する超小型電子パッケージ及び対応する製造方法 | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| TWI229436B (en) | Wafer structure and bumping process | |
| EP0469216A1 (en) | Method of forming metal contact pads and terminals on semiconductor chips | |
| TWI529889B (zh) | 半導體裝置及其製造方法 | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| US6649507B1 (en) | Dual layer photoresist method for fabricating a mushroom bumping plating structure | |
| JP2006041401A (ja) | 半導体装置及びその製造方法 | |
| JPH0945691A (ja) | チップ部品用ハンダバンプ及びその製造方法 | |
| US6429046B1 (en) | Flip chip device and method of manufacture | |
| JPH11233561A (ja) | 半導体チップ部品の実装構造 | |
| US6956293B2 (en) | Semiconductor device | |
| JP3836449B2 (ja) | 半導体装置の製造方法 | |
| JPH11186309A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1070127A (ja) | 突起電極を有する電子部品及び突起電極の形成方法並びに突 起電極を有する電子部品のボンディング方法 | |
| JPH09148693A (ja) | フリップチップ実装用基板及びその製造方法 |