JP2014150235A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2014150235A
JP2014150235A JP2013060046A JP2013060046A JP2014150235A JP 2014150235 A JP2014150235 A JP 2014150235A JP 2013060046 A JP2013060046 A JP 2013060046A JP 2013060046 A JP2013060046 A JP 2013060046A JP 2014150235 A JP2014150235 A JP 2014150235A
Authority
JP
Japan
Prior art keywords
metal bump
substrate
metal
softened
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013060046A
Other languages
English (en)
Inventor
Lung-Hua Ho
榮華 何
非艱 ▲呉▼
Fei Jain Wu
Chih-Ming Kuo
志明 郭
Shih-Chien Chang
世杰 張
家榮 ▲とう▼
Chia Jung Tu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2014150235A publication Critical patent/JP2014150235A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H01L2224/16503—Material at the bonding interface comprising an intermetallic compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高品質および低コストの半導体を製造する半導体製造方法を提供する。
【解決手段】第１表面１１１を有する第１基板１１０を提供する。第１軟化点(first softening point)を有する結合部および底部を有する第１金属バンプを提供し、底部が結合部と第１基板１１０との間に位置するよう、第１金属バンプを第１表面１１１に設ける。第２表面１２１を有する第２基板１２０を提供する。第２金属バンプ１２２を第２表面１２１に設ける。加熱を実行して、第１金属バンプを軟化状態にする。第１表面１１１と第２表面１２１とを対向させ、第２金属バンプ１２２が第１金属バンプの軟化後の結合部１１２ｂ’に嵌入され、軟化後の結合部１１２ｂ’が受圧によって第２金属バンプ１２２を覆う頂面１２２ｃと側壁１２２ｄに延在し、第１金属バンプの軟化後の底部１１２ａ’を第２金属バンプ１２２と第１基板１１０との間に位置させる。
【選択図】図１Ｃ

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
現在、半導体における前段の実装技術のマイクロエレクトロメカニカル・システム(Micro Electro Mechanical Systems、 MEMS)実装技術は、ワイヤボンディング（wire bonding）技術とガラスセメント技術から金属と金属とを実装する技術へと進展および変化している。
特開２００２−２５２３２６号明細書
然しながら、前述した従来の技術では、後のプロセスにおいて、半田付け用フラックス又は高温プロセスが不可能となることから、コストが低い表面実装技術(Surface Mount Technology、 SMT)で後の実装を行なうことができず、実装コストの全般を低減することができなかった。
本発明は、このような従来の問題に鑑みてなされたものである。上記課題を解決するため、本発明は、高品質および低コストの半導体を製造する半導体製造方法を提供することを目的とする。
本発明による半導体装置の製造方法は、まず、第１表面を有する第１基板を提供する。そして、第１軟化点(first softening point)を有する金属からなる結合部、および、底部を有する第１金属バンプを提供し、底部が前記結合部と第１基板との間に位置するよう、第１金属バンプを第１表面に設ける。次に、第２表面を有する第２基板を提供する。続いて、頂面および側壁を有し、第１軟化点より大きい第２軟化点(second softening point)を有する金属からなる第２金属バンプを提供し、第２金属バンプを第２表面に設ける。続いて、加熱を実行して、第１金属バンプを軟化状態にする。最後に、第１表面と第２表面とを対向させ、第２金属バンプが第１金属バンプの軟化状態の結合部に嵌入され、軟化状態の結合部が受圧によって第２金属バンプを覆う頂面と側壁に延在し、第１金属バンプの底部を第２金属バンプと第１基板との間に位置させる。ここで、第１軟化点および第２軟化点は金属が軟化する臨界温度をいう。
本発明による半導体装置の製造方法は、加熱ステップによって第１金属バンプを軟化状態にした上で、第１基板と第２基板とを圧接して、第２金属バンプを結合部に嵌入する。結合部が受圧によって第２金属バンプを覆う頂面および側壁に延在して、金属間化合物(Intermetallic Compound、IMC) を形成する。これにより、第１基板が半田付け用フラックスを必要とせずに、第２基板と電気的に接続することができ、後段プロセスでは半田付け用フラックス清洗ステップが不要となる。また、圧接温度より高温の熱プロセスや環境テストに耐えられ、高品質および低コストを実現することができる。
本発明の第１実施形態による半導体装置の製造方法を示す模式図である。 本発明の第１実施形態による半導体装置の製造方法を示す模式図である。 本発明の第１実施形態による半導体装置の製造方法を示す模式図である。 本発明の第１実施形態による半導体装置の製造方法を示す模式図である。 本発明の第２実施形態による半導体装置を示す模式図である。 本発明の第３実施形態による半導体装置を示す模式図である。 本発明の第４実施形態による半導体装置を示す模式図である。
以下に図面を参照して本発明の実施形態について、詳細に説明する。なお、本発明は、以下に説明する実施形態に限定されるものではない。
（第１実施形態）
まず、本発明の第１実施形態による半導体装置の製造方法について説明する。本発明の第１実施形態による半導体装置の製造方法を図１Ａから図１Ｄに示す。図１Ａに示すように、第１表面１１１と前記第１表面１１１に形成された少なくとも１つの第１金属バンプ１１２が設けられている第１基板１１０を提供する。この好ましい実施形態では、第１基板１１０は、第１表面１１１に形成された少なくとも１つの金属層１１３と接合層１１４をさらに有する。第１金属バンプ１１２は第１バンプの金属層１１３を覆い、第１金属バンプ１１２は底部１１２ａと結合部１１２ｂを有し、結合部１１２ｂは第１軟化点(first softening point)を有する金属から形成される。底部１１２ａは結合部１１２ｂと第１基板１１０の間に位置し、接合層１１４は第１金属バンプ１１２の底部１１２ａと第１基板１１０の間に位置する。よって第１金属バンプ１１２の使用量が低減される。第１金属バンプ１１２の材質は金より選択され、接合層１１４の材質は銅より選択される。
続いて、図１Ｂに示すように、第２表面１２１と第２表面１２１に形成された少なくとも１つの第２金属バンプ１２２が設けられている第２基板１２０を提供する。本実施形態では、第２基板１２０の第２表面１２１に形成された少なくとも１つの第２バンプの金属層１２３をさらに備える。第２金属バンプ１２２は第２バンプの金属層１２３を覆い、台座層１２２ａおよびハウジング層１２２ｂからなる。ハウジング層１２２ｂは台座層１２２ａを覆う。台座層１２２ａの材質は銅より選択され、ハウジング層１２２ｂの材質は錫又は錫と銀の合金より選択される。第２金属バンプ１２２は第２軟化点(second softening point)を有する金属から形成され、第１金属バンプ１１２の結合部１１２ｂを形成する金属の第１軟化点は第２金属バンプ１２２を形成する金属の第２軟化点より小さい。第２金属バンプ１２２は頂面１２２ｃと側壁１２２ｄを有する。
次は、図１Ｃに示すように、加熱ステップを実行して、第１金属バンプ１１２、底部１１２ａ、および結合部１１２ｂを軟化状態にする。
最後に、図１Ｄに示すように、第１基板１１０と第２基板１２０とを圧接する。第１表面１１１と第２表面１２１とを対向させ、第２金属バンプ１２２を軟化後の第１金属バンプ１１２’の軟化後の結合部１１２ｂ’に嵌入させる。軟化後の結合部１１２ｂ’が受圧によって第２金属バンプ１２２を覆う頂面１２２ｃと側壁１２２ｄに延在して、半導体装置１００を形成すると、軟化後の第１金属バンプ１１２’の軟化後の底部１１２ａ’は第２金属バンプ１２２と第１基板１１０との間に位置する。接合層１１４は軟化後の第１金属バンプ１１２’の軟化後の底部１１２ａ’と第１基板１１０との間に位置する。
本実施形態は、加熱と圧接のステップにより第２金属バンプ１２２を、第１金属バンプ１１２に嵌入する。第１金属バンプ１１２の結合部１１２ｂを形成する金属の第１軟化点が第２金属バンプ１２２を形成する金属の第２軟化点より小さいことから、加熱と圧接のステップを実行すると、第２金属バンプ１２２は軟化後の第１金属バンプ１１２’の軟化後の結合部１１２ｂ’に嵌入可能となり、軟化後の結合部１１２ｂ’は受圧により第２金属バンプ１２２を覆う頂面１２２ｃと側壁１２２ｄに延在する。よって、第１基板１１０と第２基板１２０とが電気的に接続される。軟化後の第１金属バンプ１１２’の軟化後の底部１１２ａ’は第２金属バンプ１２２と第１基板１１０との間に位置し、半田付け用フラックスが不要であり、後段のプロセスで圧接温度より高温の熱プロセスや環境テストに耐えられ、半田付け用フラックス洗浄ステップが不要であることで、高品質および低コストを実現することができる。
図１Ｄは、本発明の半導体装置１００を示す。半導体装置１００は、少なくとも第１基板１１０、第２基板１２０、軟化後の第１金属バンプ１１２’、および第２金属バンプ１２２から構成される。第１基板１１０は第１表面１１１を有する。軟化後の第１金属バンプ１１２’は、少なくとも１つの第１バンプの金属層１１３、及び接合層１１４を有する。軟化後の第１金属バンプ１１２’および第１バンプの金属層１１３は第１表面１１１に形成され、軟化後の第１金属バンプ１１２’は第１バンプの金属層１１３を覆う。軟化後の第１金属バンプ１１２’は軟化後の底部１１２ａ’と軟化後の結合部１１２ｂ’を有する。軟化後の結合部１１２ｂ’は第１軟化点を有し、軟化後の底部１１２ａ’は軟化後の結合部１１２ｂ’と第１基板１１０との間に位置する。接合層１１４は軟化後の第１金属バンプ１１２’の軟化後の底部１１２ａ’と第１基板１１０との間に位置する。本実施形態では、軟化後の第１金属バンプ１１２’の材質は金であり、接合層１１４の材質は銅である。接合層１１４は軟化後の第１金属バンプ１１２’の使用量を低減するためのものである。
第２基板１２０は、第２表面１２１、少なくとも１つの第２金属バンプ１２２、及び少なくとも１つの第２バンプの金属層１２３を備える。第２表面１２１は第１表面１１１に対向し、第２金属バンプ１２２、および、第２バンプ金属層１２３は、第２表面１２１に形成されている。第２金属バンプ１２２は第２バンプ金属層１２３を覆う。第２金属バンプ１２２は、頂面１２２ｃおよび側壁１２２ｄを有し、第２軟化点を有する金属から形成される。軟化後の第１金属バンプ１１２’の軟化後の結合部１１２ｂ’を形成する金属の第１軟化点は、第２金属バンプ１２２を形成する金属の第２軟化点より小さい。
本実施形態では、第２金属バンプ１２２は台座層１２２ａとハウジング層１２２ｂからなり、ハウジング層１２２ｂは台座層１２２ａを覆う。台座層１２２ａの材質は銅であり、ハウジング層１２２ｂの材質は錫又は錫と銀の合金である。このうち、第２金属バンプ１２２は軟化後の第１金属バンプ１１２’の軟化後の結合部１１２ｂ’ に嵌入される。軟化後の結合部１１２ｂ’が受圧により第２金属バンプ１２２を覆う頂面１２２ｃと側壁１２２ｄに延在する。第１金属バンプ１１２’の軟化後の底部１１２ａ’は第２金属バンプ１２２と第１基板１１０との間に位置する。軟化後の結合部１１２ｂ’が受圧により第２金属バンプ１２２を覆う頂面１２２ｃと側壁１２２ｄに延在することで、半導体装置１００は、半田付け用フラックスが不要となる状態で、第１基板１１０と第２基板１２０とが電気的接続する。よって、後の半田付け用フラックス洗浄のステップが省略され、軟化後の第１金属バンプ１１２’の材質が金である場合、酸化防止の効果を有する。
（第２実施形態）
次は、本発明の第２実施形態による半導体装置を図２に基づいて説明する。図２は、本発明の第２実施形態の半導体装置を示す模式図である。上述の第１実施形態との相違点は、第１基板１１０が軟化後の第１金属バンプ１１２’の軟化後の底部１１２ａ’と接合層１１４の間に位置する間隔層１１５をさらに有することにある。間隔層１１５の材質はニッケルであり、接合層１１４と軟化後の第１金属バンプ１１２’とが過度に結合するのを抑制する。
（第３実施形態）
本発明の第３実施形態による半導体装置を図３に基づいて説明する。図３は本発明の第３実施形態の半導体装置を示す模式図である。上述の第１実施形態との相違点は、第１基板１１０が軟化後の第１金属バンプ１１２’と第１バンプの金属層１１３しか備えないことである。また、他の実施形態では、第２基板１２０の第２金属バンプ１２２は台座層１２２ａ（図示せず）しか備えない。
（第４実施形態）
本発明の第４実施形態による半導体装置を図４に基づいて説明する。図４は本発明の第４実施形態による半導体装置を示す模式図である。上述の第３実施形態との相違点は第２金属バンプ１２２の頂面１２２ｃが弧状であることにある。
以上、本発明はこのような実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲において、種々の形態で実施することができる。
１００・・・半導体装置、
１１０・・・第１基板、
１１１・・・第１表面、
１１２・・・第１金属バンプ、
１１２ａ・・・底部、
１１２ｂ・・・結合部、
１１２’・・・軟化後の第１金属バンプ、
１１２ａ’・・・軟化後の底部、
１１２ｂ’・・・軟化後の結合部、
１１３・・・第１バンプの金属層、
１１４・・・接合層、
１１５・・・間隔層、
１２０・・・第２基板、
１２１・・・第２表面、
１２２・・・第２金属バンプ、
１２２ａ・・・台座層、
１２２ｂ・・・ハウジング層、
１２２ｃ・・・頂面、
１２２ｄ・・・側壁、
１２３・・・第２バンプの金属層。
本発明による半導体装置の製造方法は、まず、第１表面を有する第１基板を提供する。そして、第１軟化点(first softening point)を有する金属からなる結合部、および、底部を有し、前記底部と前記結合部とが同一材料により一体に形成されており、第１金属バンプを提供し、底部が前記結合部と第１基板との間に位置するよう、第１金属バンプを第１表面に設ける。次に、第２表面を有する第２基板を提供する。続いて、頂面および側壁を有し、第１軟化点より大きい第２軟化点(second softening point)を有する金属からなる第２金属バンプを提供し、第２金属バンプを第２表面に設ける。続いて、加熱を実行して、第１金属バンプを軟化状態にする。最後に、第１表面と第２表面とを対向させ、第２金属バンプが第１金属バンプの軟化状態の結合部に嵌入され、軟化状態の結合部が受圧によって第２金属バンプを覆う頂面と側壁に延在し、軟化後の前記底部が前記第２金属バンプにより貫通されず、第１金属バンプの底部を第２金属バンプと第１基板との間に位置させる。ここで、第１軟化点および第２軟化点は金属が軟化する臨界温度をいう。

Claims (10)

  1. 第１表面を有する第１基板を提供するステップと、
    第１軟化点を有する金属からなる結合部、および、底部を有する第１金属バンプを提供し、前記底部が前記結合部と前記第１基板との間に位置するよう、前記第１金属バンプを前記第１表面に設けるステップと、
    第２表面を有する第２基板を提供するステップと、
    頂面および側壁を有し、前記第１軟化点より大きい第２軟化点を有する金属からなる第２金属バンプを提供し、前記第２金属バンプを前記第２表面に設けるステップと、
    加熱を実行して、前記第１金属バンプを軟化状態にするステップと、
    前記第１表面と前記第２表面とを対向させ、前記第２金属バンプが前記第１金属バンプの軟化状態の前記結合部に嵌入され、軟化状態の前記結合部が受圧によって前記第２金属バンプを覆う前記頂面と前記側壁に延在し、前記第１金属バンプの前記底部を前記第２金属バンプと前記第１基板との間に位置させるステップと、を含むことを特徴とする半導体装置の製造方法。
  2. 前記第１基板は、軟化過程を経て得られた前記第１金属バンプの前記底部と前記第１基板との間に接合層が設けられていることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１基板は、軟化過程を経て得られた前記第１金属バンプの前記底部と前記接合層との間に間隔層が設けられていることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第２金属バンプは、台座層および前記台座層を覆うハウジング層からなることを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 第１表面を有する第１基板と、
    第１軟化点を有する金属からなる結合部、および、底部を有し、前記第１表面に形成され、前記底部が前記結合部と前記第１基板との間に位置し、軟化過程を経て得られた第１金属バンプと、
    前記第１表面に対向する第２表面を有する第２基板と、
    前記第２表面に形成され、頂面および側壁を有し、前記第１軟化点より大きい第２軟化点を有する金属からなる第２金属バンプと、を備え、
    前記第２金属バンプは前記軟化後の第１金属バンプの前記軟化後の結合部に嵌入され、前記軟化後の結合部が受圧によって前記第２金属バンプを覆う前記頂面および前記側壁に延在し、前記軟化後の第１金属バンプの前記軟化後の底部が前記第２金属バンプと前記第１基板との間に位置することを特徴とする半導体装置。
  6. 前記第２金属バンプは、台座層および前記台座層を覆うハウジング層からなることを特徴とする請求項５に記載の半導体装置。
  7. 前記第１基板は、軟化過程を経て得られた前記第１金属バンプの前記底部と前記第１基板との間に接合層が設けられていることを特徴とする請求項５に記載の半導体装置。
  8. 前記第１基板は、軟化過程を経て得られた前記第１金属バンプの前記底部と前記接合層との間に間隔層が設けられていることを特徴とする請求項７に記載の半導体装置。
  9. 第１表面を有する第１基板を提供するステップと、
    結合部および底部を有する第１金属バンプを提供し、前記底部が前記結合部と前記第１基板との間に位置するよう、前記第１金属バンプを前記第１表面に設けるステップと、
    第２表面を有する第２基板を提供するステップと、
    頂面および側壁を有する第２金属バンプを提供し、前記第２金属バンプを前記第２表面に設けるステップと、
    加熱を実行して、前記第１金属バンプを軟化状態にするステップと、
    前記第１表面と前記第２表面とを圧接し、前記第２金属バンプが前記第１金属バンプの軟化状態の前記結合部に嵌入され、軟化状態の前記結合部が受圧によって前記第２金属バンプを覆う前記頂面と前記側壁に延在し、前記第１金属バンプの前記底部を前記第２金属バンプと前記第１基板との間に位置させるステップと、を含むことを特徴とする半導体装置の製造方法。
  10. 第１表面を有する第１基板と、
    結合部および底部を有し、前記第１表面に形成され、前記底部が前記結合部と前記第１基板との間に位置し、軟化過程を経て得られた第１金属バンプと、
    前記第１表面に対向する第２表面を有する第２基板と、
    前記第２表面に形成され、頂面および側壁を有する第２金属バンプと、を備え、
    前記第２金属バンプは前記軟化後の第１金属バンプの前記軟化後の結合部に嵌入され、前記軟化後の結合部が受圧によって前記第２金属バンプを覆う前記頂面および前記側壁に延在し、前記軟化後の第１金属バンプの前記軟化後の底部が前記第２金属バンプと前記第１基板との間に位置することを特徴とする半導体装置。
JP2013060046A 2013-02-01 2013-03-22 半導体装置および半導体装置の製造方法 Pending JP2014150235A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW102104103 2013-02-01
TW102104103A TW201432826A (zh) 2013-02-01 2013-02-01 半導體封裝製程及其結構

Publications (1)

Publication Number Publication Date
JP2014150235A true JP2014150235A (ja) 2014-08-21

Family

ID=51241474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013060046A Pending JP2014150235A (ja) 2013-02-01 2013-03-22 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20140217578A1 (ja)
JP (1) JP2014150235A (ja)
KR (1) KR101469589B1 (ja)
CN (1) CN103972114A (ja)
TW (1) TW201432826A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209978A1 (ja) * 2021-03-30 2022-10-06 三井金属鉱業株式会社 多層基板の製造方法及び配線基板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI542271B (zh) * 2015-02-11 2016-07-11 旭德科技股份有限公司 封裝基板及其製作方法
JP6278498B1 (ja) * 2017-05-19 2018-02-14 日本新工芯技株式会社 リング状部材の製造方法及びリング状部材

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410446A (ja) * 1990-04-26 1992-01-14 Nec Corp バンプ電極結合の形成方法
JPH07169790A (ja) * 1993-12-15 1995-07-04 Fujitsu Ltd フリップチップ接合方法
JPH07249632A (ja) * 1994-03-09 1995-09-26 Nec Corp 電子部品の接続構造およびその製造方法
JPH10270498A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 電子装置の製造方法
JPH11233561A (ja) * 1998-02-12 1999-08-27 Oki Electric Ind Co Ltd 半導体チップ部品の実装構造
JP2004119773A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置及びその製造方法
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5861678A (en) * 1997-12-23 1999-01-19 Micron Technology, Inc. Method and system for attaching semiconductor dice to substrates
US6543674B2 (en) * 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
US6583517B1 (en) * 2002-04-09 2003-06-24 International Business Machines Corporation Method and structure for joining two substrates with a low melt solder joint
JP4104490B2 (ja) * 2003-05-21 2008-06-18 オリンパス株式会社 半導体装置の製造方法
JP4171492B2 (ja) * 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
US7884483B2 (en) * 2005-06-14 2011-02-08 Cufer Asset Ltd. L.L.C. Chip connector
US7215032B2 (en) * 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
JP2007043010A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 電子部品の実装方法
KR20090096184A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 반도체 패키지
KR101054294B1 (ko) * 2008-04-14 2011-08-08 홍익대학교 산학협력단 접착제로 국부적으로 둘러싸인 범프/패드 접속부를 갖는플립칩 패키지와 그 제조방법
KR20120122637A (ko) * 2011-04-29 2012-11-07 에스케이하이닉스 주식회사 기판, 플립칩 패키지 및 그 제조방법
US8779588B2 (en) * 2011-11-29 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for multi-chip packaging

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410446A (ja) * 1990-04-26 1992-01-14 Nec Corp バンプ電極結合の形成方法
JPH07169790A (ja) * 1993-12-15 1995-07-04 Fujitsu Ltd フリップチップ接合方法
JPH07249632A (ja) * 1994-03-09 1995-09-26 Nec Corp 電子部品の接続構造およびその製造方法
JPH10270498A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 電子装置の製造方法
JPH11233561A (ja) * 1998-02-12 1999-08-27 Oki Electric Ind Co Ltd 半導体チップ部品の実装構造
JP2004119773A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置及びその製造方法
JP2009105119A (ja) * 2007-10-22 2009-05-14 Spansion Llc 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022209978A1 (ja) * 2021-03-30 2022-10-06 三井金属鉱業株式会社 多層基板の製造方法及び配線基板

Also Published As

Publication number Publication date
US20140217578A1 (en) 2014-08-07
CN103972114A (zh) 2014-08-06
TW201432826A (zh) 2014-08-16
KR101469589B1 (ko) 2014-12-05
KR20140099159A (ko) 2014-08-11

Similar Documents

Publication Publication Date Title
JP5093235B2 (ja) 電子部品装置およびその製造方法
WO2018220998A1 (ja) 半導体装置および半導体装置の製造方法
JP2014150235A (ja) 半導体装置および半導体装置の製造方法
US20100327443A1 (en) Joining structure and a substrate-joining method using the same
JP2008294172A (ja) リードフレームおよび半導体装置ならびに半導体装置の製造方法
JP5811648B2 (ja) 半導体装置の組立治具およびそれを用いた半導体装置の製造方法
JP2009246337A (ja) 半導体装置及びその製造方法
KR101750206B1 (ko) 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법
JP2016039181A (ja) モジュールの製造方法
CN103715170A (zh) 半导体单元及其制造方法
JP2011077216A (ja) 半導体パッケージ及びその製造方法
JP2005209805A (ja) 半導体装置およびその製造方法
JP5937222B2 (ja) リードフレーム、金型、実装部品付きリードフレームの製造方法
JP4952438B2 (ja) 温度ヒューズ
JP5857883B2 (ja) モールドパッケージの製造方法
JP6155838B2 (ja) 端子、電子部品および電子装置
JP2009095861A (ja) ロウ付け層の形成方法
JP2016178152A (ja) 半導体装置及び半導体装置の製造方法
TWI394255B (zh) 具有用以局限焊料毛細現象之溝槽式導線的半導體裝置
CN107689358A (zh) 金属垫结构
JP6859787B2 (ja) はんだ接合体およびその製造方法
JP5532147B1 (ja) 半導体装置及びその製造方法
TWI566346B (zh) Flip chip packaging method
JP2011119335A (ja) モールドパッケージの製造方法
KR20130015386A (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140902