KR101750206B1 - 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법 - Google Patents

반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법 Download PDF

Info

Publication number
KR101750206B1
KR101750206B1 KR1020160092458A KR20160092458A KR101750206B1 KR 101750206 B1 KR101750206 B1 KR 101750206B1 KR 1020160092458 A KR1020160092458 A KR 1020160092458A KR 20160092458 A KR20160092458 A KR 20160092458A KR 101750206 B1 KR101750206 B1 KR 101750206B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
solder
semiconductor
terminal
heating
Prior art date
Application number
KR1020160092458A
Other languages
English (en)
Other versions
KR20170026119A (ko
Inventor
히데히코 기라
다쿠미 마스야마
노리오 가이누마
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20170026119A publication Critical patent/KR20170026119A/ko
Application granted granted Critical
Publication of KR101750206B1 publication Critical patent/KR101750206B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • H01L2021/60097—Applying energy, e.g. for the soldering or alloying process
    • H01L2021/6015—Applying energy, e.g. for the soldering or alloying process using conduction, e.g. chuck heater, thermocompression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75302—Shape
    • H01L2224/75303—Shape of the pressing surface
    • H01L2224/75304—Shape of the pressing surface being curved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75312—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 칩의 휘어짐을 억제하여, 저하중으로 단자끼리의 접합을 행하는 것을 목적으로 한다.
반도체 실장 장치의 가열 헤더는, 제1 재료와, 상기 제1 재료에 접합되며, 또한, 제1 반도체 칩을 가압할 때에 상기 제1 반도체 칩에 접촉하는 제2 재료를 구비하고, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 상기 제1 반도체 칩측을 향해 볼록한 곡면이며, 상기 제1 재료 및 상기 제2 재료의 온도가 상기 제1 반도체 칩의 제1 단자와 제2 반도체 칩의 제2 단자 사이에 형성된 땜납의 용융 온도에 도달하면, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 평면이 된다.

Description

반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법{HEATING HEADER OF SEMICONDUCTOR MOUNTING APPARATUS AND BONDING METHOD FOR SEMICONDUCTOR}
본 발명은 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법에 관한 것이다.
서버 등에 사용되는 프로세서나 메모리는, 고성능화를 위해서 복수의 반도체 칩을 적층한 적층 반도체 칩을 이용하는 경우가 있다. 도 12에 도시된 바와 같이, 반도체 칩(101) 상에는, 구리의 기둥(Cu 포스트 또는 Cu 필러)의 꼭대기에 땜납(103)이 부착된 단자(마이크로 범프)(102)가 형성되어 있다. 복수의 반도체 칩(101)의 단자(102)끼리를 접합하여, 복수의 반도체 칩(101)을 적층하는 방법이 이용되고 있다.
복수의 반도체 칩(101)을 적층한 후의 접합 신뢰성을 확보하기 위해서, 도 13에 도시된 바와 같이, 반도체 칩(101) 상에 페이스트형 또는 필름형의 보강 수지(104)를 공급한다. 페이스트형의 보강 수지(104)는, NCP(Non-conductive Paste)라고도 불리고, 필름형의 보강 수지(104)는, NCF(Non-conductive Film)라고도 불린다. 도 14 및 도 15에 도시된 바와 같이, 플립칩 본더 등의 반도체 실장 장치의 가열 헤더(201)를 이용하여, 반도체 칩(101A)을 가열 및 가압하면서, 반도체 칩(101A)의 단자(102A) 및 땜납(103A)으로 보강 수지(104)를 밀어 부순다. 반도체 칩(101A)의 땜납(103A)과 반도체 칩(101B)의 땜납(103B)을 접합함으로써, 반도체 칩(101A)과 반도체 칩(101B) 사이의 도통(導通)이나 강성을 확보하고 있다.
[특허문헌 1] 일본 특허 공개 제2000-332390호 공보 [특허문헌 2] 일본 특허 공개 제2011-66027호 공보 [특허문헌 3] 일본 특허 공개 제2015-18897호 공보
가열 헤더(201)에 의한 가열이 행해짐으로써, 반도체 칩(101A)의 상부[가열 헤더(201)측]와 반도체 칩(101A)의 하부[단자(102A)측]에서 온도차가 발생한다. 그 때문에, 반도체 칩(101A)의 상부의 열팽창이, 반도체 칩(101A)의 하부의 열팽창보다 커져, 반도체 칩(101A)에 휘어짐이 발생한다. 반도체 칩(101A)의 단자(102A)와 반도체 칩(101B)의 단자(102B)를 접합하기 위해서는, 반도체 칩(101A)의 휘어짐량을 5 ㎛ 이하로 억제하는 것이 바람직하다.
칩의 외형 사이즈가 한 변이 20 ㎜ 이상의 정사각형인 경우, 반도체 칩(101A)의 휘어짐량이 5 ㎛를 초과하는 경우가 있다. 또한, 반도체 칩(101A)과 반도체 칩(101B) 사이에 개재하는 보강 수지(104)가 저항이 되어, 보강 수지(104)를 밀어 부술 수 없는 경우가 있다. 그 때문에, 도 16에 도시된 바와 같이, 반도체 칩(101A)의 중앙 부분에 형성된 단자(102A)와, 반도체 칩(101B)의 중앙 부분에 형성된 단자(102B)가 접합하지 않을 가능성이 있다. 단자의 접촉 및 접합에 필요한 절대 하중은, 반도체 칩의 사이즈에 비례하여 증가한다. 그러나, 단순히 하중을 증가하면, 반도체 칩의 물리 파괴가 발생할 가능성이 있다.
본원은, 상기한 과제를 감안하여 이루어진 것으로, 반도체 칩의 휘어짐을 억제하여, 저하중으로 단자끼리의 접합을 행하는 기술을 제공하는 것을 목적으로 한다.
본원의 일 관점에 의하면, 제1 재료와, 상기 제1 재료에 접합되며, 또한, 제1 반도체 칩을 가압할 때에 상기 제1 반도체 칩에 접촉하는 제2 재료를 포함하고, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 상기 제1 반도체 칩측을 향해 볼록한 곡면이며, 상기 제1 재료 및 상기 제2 재료의 온도가 상기 제1 반도체 칩의 제1 단자와 제2 반도체 칩의 제2 단자 사이에 형성된 땜납의 용융 온도에 도달하면, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 평면이 되는 반도체 실장 장치의 가열 헤더가 제공된다.
본원의 일 관점에 의하면, 제1 반도체 칩 상에 형성된 복수의 제1 단자 각각에 제1 땜납을 형성하는 공정과, 제2 반도체 칩 상에 형성된 복수의 제2 단자 각각에 제2 땜납을 형성하는 공정과, 상기 제2 단자 및 상기 제2 땜납을 덮도록, 수지를 상기 제2 반도체 칩 상에 형성하는 공정과, 상기 복수의 제1 단자와 상기 복수의 제2 단자가 대향하도록, 상기 수지 상에 상기 제1 반도체 칩을 배치하는 공정과, 제1 재료와, 상기 제1 재료에 접합된 제2 재료를 갖는 가열 헤더의 상기 제2 재료를 상기 제1 반도체 칩에 접촉시키는 공정과, 상기 제1 반도체 칩을 가열 및 가압하여, 상기 제1 땜납과 상기 제2 땜납을 접합하는 공정을 포함하고, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 상기 제1 반도체 칩측을 향해 볼록한 곡면이며, 상기 접합하는 공정에서, 상기 제1 재료 및 상기 제2 재료의 온도가 상기 제1 땜납 및 상기 제2 땜납의 용융 온도에 도달하면, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 평면이 되는 반도체의 접합 방법이 제공된다.
본원에 의하면, 반도체 칩의 휘어짐을 억제하여, 저하중으로 단자끼리의 접합을 행할 수 있다.
도 1은 가열 헤더의 단면도이다.
도 2는 가열 헤더의 단면도이다.
도 3은 실시형태에 따른 실장 플로우의 공정도이다.
도 4는 실시형태에 따른 실장 플로우의 공정도이다.
도 5는 실시형태에 따른 실장 플로우의 공정도이다.
도 6은 실시형태에 따른 실장 플로우의 공정도이다.
도 7은 실시형태에 따른 실장 플로우의 공정도이다.
도 8은 실시형태에 따른 실장 플로우의 공정도이다.
도 9는 실시형태에 따른 실장 플로우의 공정도이다.
도 10은 각 재료의 재료명, 열팽창률 및 영률의 예를 나타낸 도면이다.
도 11은 각 재료의 휘어짐량 및 곡률 반경을 나타낸 도면이다.
도 12는 반도체 칩의 접합 방법의 설명도이다.
도 13은 반도체 칩의 접합 방법의 설명도이다.
도 14는 반도체 칩의 접합 방법의 설명도이다.
도 15는 반도체 칩의 접합 방법의 설명도이다.
도 16은 반도체 칩의 접합 방법의 설명도이다.
이하, 도면을 참조하여 실시형태를 설명한다. 실시형태의 구성은 예시이며, 본 발명은 실시형태의 구성에 한정되지 않는다.
도 1 및 도 2는 반도체 실장 장치가 갖는 가열 헤더(1)의 단면도이다. 반도체 실장 장치는, 예컨대, 플립칩 본더이다. 가열 헤더(1)는, 단열재(21) 및 히터(22)를 갖는 상부(2)와, 재료(부재)(31, 32)를 갖는 바닥부(하부)(3)를 구비한다. 히터(22)는, 단열재(21)에 부착되어 있다. 단열재(21)는, 흡착 구멍(23)을 가지며, 히터(22)는, 흡착 구멍(24)을 갖는다. 단열재(21)의 흡착 구멍(23)은, 단열재(21)를 관통하고 있다. 히터(22)의 흡착 구멍(24)은, 히터(22)를 관통하고 있다. 단열재(21)의 상방에는, 도시하지 않은 흡착 기구가 설치되어 있다. 흡착 기구에 의해, 단열재(21)의 흡착 구멍(23) 및 히터(22)의 흡착 구멍(24)으로부터 흡인이 행해져, 가열 헤더(1)의 상부(2)에 바닥부(3)가 흡착된다.
히터(22)는, 가열 기구이며, 재료(31, 32)를 가열한다. 재료(31, 32)는, 예컨대, 금속 재료, 합금 재료 또는 세라믹 재료이다. 재료(31, 32)는, 양호한 열전도성을 갖고 있다. 예컨대, 압연 접합에 의해, 재료(31)와 재료(32)가 접합되어 있다. 재료(31)의 열팽창률(열팽창 계수)과 재료(32)의 열팽창률이 상이하며, 재료(31)의 열팽창률은, 재료(32)의 열팽창률보다 크다. 재료(31)가 갖는 면 중, 재료(32)와의 접합면의 반대면(도 1에서는 S1)은 평면이다. 재료(32)가 갖는 면 중, 재료(31)와의 접합면의 반대면(도 1에서는 S2)은, 재료(31)의 반대측을 향해 볼록하다. 따라서, 재료(32)는, 볼록 형상(돔 형상)을 가지며, 또한, 재료(31)의 반대측을 향해 볼록한 곡면을 갖는다. 재료(31)는 제1 재료의 일례이다. 재료(32)는 제2 재료의 일례이다.
예컨대, 몰드에 세라믹 재료를 유입시키고, 소결함으로써, 재료(32)를 형성해도 좋다. 예컨대, 평판 상의 금속 재료, 합금 재료 또는 세라믹 재료에 대해, 선반 가공 또는 프레이즈 가공을 행함으로써, 재료(32)를 형성해도 좋다.
도 3 내지 도 9를 참조하여, 실시형태에 따른 실장 플로우를 설명한다. 실시형태에 따른 실장 플로우는, 반도체 칩(41, 51)의 접합 방법으로서 이용해도 좋고, 반도체 칩(41, 51)을 구비하는 반도체 장치의 접합 방법 또는 제조 방법으로서 이용해도 좋다. 도 3에 도시된 바와 같이, 반도체 칩(41) 상에 형성된 복수의 단자(42) 각각에 땜납(43)을 형성한다. 복수의 단자(42)는, 반도체 칩(41)의 회로가 형성되어 있는 면(이하, 「반도체 칩(41)의 회로면」이라고 표기함)에 배치되어 있다. 땜납(43)은, 예컨대, 땜납 분말 및 플럭스를 포함하는 땜납 페이스트이다. 땜납 분말은, 예컨대, Sn 또는 Sn을 포함하는 합금이다. 예컨대, 디스펜서를 이용하여, 복수의 단자(42) 상에 땜납(43)을 형성해도 좋다. 단자(42)는 제1 단자의 일례이다. 땜납(43)은 제1 땜납의 일례이다.
다음으로, 도 4에 도시된 바와 같이, 반도체 칩(51) 상에 형성된 복수의 단자(52) 각각에 땜납(53)을 형성한다. 복수의 단자(52)는, 반도체 칩(51)의 회로가 형성되어 있는 면(이하, 「반도체 칩(51)의 회로면」이라고 표기함)에 배치되어 있다. 땜납(53)은, 예컨대, 땜납 분말 및 플럭스를 포함하는 땜납 페이스트이다. 땜납 분말은, 예컨대, Sn 또는 Sn을 포함하는 합금이다. 예컨대, 디스펜서를 이용하여, 복수의 단자(52) 상에 땜납(53)을 형성해도 좋다. 단자(52)는 제2 단자의 일례이다. 땜납(53)은 제2 땜납의 일례이다.
계속해서, 도 5에 도시된 바와 같이, 보강 수지(61)가 단자(52) 및 땜납(53)을 덮도록, 보강 수지(61)를 반도체 칩(51) 상에 형성한다. 따라서, 보강 수지(61)의 내부에 단자(52) 및 땜납(53)이 파묻힌 상태가 된다. 보강 수지(61)는, 페이스트형의 NCP여도 좋고, 필름형의 NCF여도 좋다. 보강 수지(61)는 수지의 일례이다.
상기에서는, 도 3에 도시된 공정을 행한 후, 도 4에 도시된 공정을 행하고, 그 후에, 도 5에 도시된 공정을 행하는 예를 나타내었으나, 도 3 내지 도 5에 도시된 공정의 순서를, 이하와 같이 변경해도 좋다. 도 4에 도시된 공정을 행한 후, 도 5에 도시된 공정을 행하고, 그 후에, 도 3에 도시된 공정을 행해도 좋다. 또한, 도 4에 도시된 공정을 행한 후, 도 3에 도시된 공정을 행하고, 그 후에, 도 5에 도시된 공정을 행해도 좋다.
다음으로, 도 6에 도시된 바와 같이, 복수의 단자(42)와 복수의 단자(52)가 대향하도록, 보강 수지(61) 상에 반도체 칩(41)을 배치한다. 따라서, 반도체 칩(41)의 회로면과 반도체 칩(51)의 회로면이 대향하고 있다. 계속해서, 도 7에 도시된 바와 같이, 반도체 칩(41)의 회로면의 반대측의 면(이하, 「반도체 칩(41)의 이면」이라고 표기함)에, 가열 헤더(1)를 밀어붙인다. 따라서, 가열 헤더(1)가 갖는 바닥부(3)의 재료(32)가, 반도체 칩(41)의 이면에 밀어붙여져, 재료(32)가 반도체 칩(41)의 이면에 접촉한 상태가 된다. 이때, 히터(22)에 의한 가열은 행해지고 있지 않으며, 재료(31, 32)의 온도는 상온이다. 재료(31, 32)의 온도가 상온인 경우, 재료(32)에서의 반도체 칩(41)과의 접촉면은, 반도체 칩(41)측을 향해 볼록한 곡면이다. 상온은, 예컨대, 5℃∼35℃를 포함한다.
재료(32)에서의 반도체 칩(41)과의 접촉면이, 반도체 칩(41)측을 향해 볼록한 곡면이기 때문에, 반도체 칩(41)의 이면의 중앙 부분에 재료(32)가 밀어붙여지고 있다. 즉, 재료(32)가 반도체 칩(41)의 이면의 중앙 부분에 접촉하고 있다. 재료(32)가 반도체 칩(41)과 접촉한 상태에서, 반도체 칩(41)에 대한 가열 및 가압이 개시된다. 반도체 칩(41)에 대한 가열을 개시한 후에, 반도체 칩(41)에 대한 가압을 개시해도 좋고, 반도체 칩(41)에 대한 가압을 개시한 후에, 반도체 칩(41)에 대한 가열을 개시해도 좋다. 이와 같이, 반도체 칩(41)에 대한 가열의 개시 시점과, 반도체 칩(41)에 대한 가압의 개시 시점을 상이하게 해도 좋다. 또한, 반도체 칩(41)에 대한 가열 및 가압을 동시에 개시해도 좋다.
히터(22)에 의한 가열 온도가 상승함으로써, 반도체 칩(41)에 대한 가열이 행해진다. 즉, 히터(22)에서 발생하는 열이, 재료(31, 32)에 전해짐으로써, 반도체 칩(41)이 가열된다. 단열재(21)의 상방에는, 도시하지 않은 가압 기구가 설치되어 있다. 가압 기구가 구동함으로써, 반도체 칩(41)에 하중이 가해져, 반도체 칩(41)에 대한 가압이 행해진다.
재료(32)가 반도체 칩(41)의 이면에 접촉하고 있기 때문에, 반도체 칩(41)의 이면의 온도가 반도체 칩(41)의 회로면의 온도보다 높아져, 반도체 칩(41)의 표리에 온도차가 발생한다. 반도체 칩(41)의 이면의 중앙 부분에 재료(32)가 접촉하고, 반도체 칩(41)의 이면의 외주 부분에 재료(32)가 접촉하고 있지 않다. 따라서, 반도체 칩(41)의 중앙 부분이 가열 헤더(1)측으로 솟아오르도록 하여, 반도체 칩(41)의 중앙 부분이 휘어지기 시작한다. 그러나, 반도체 칩(41)의 이면의 중앙 부분에 재료(32)가 접촉하고 있기 때문에, 반도체 칩(41)의 중앙 부분에 하중이 집중되어, 반도체 칩(41)의 중앙 부분의 휘어짐이 억제된다.
상기에서는, 반도체 칩(41)의 이면에 가열 헤더(1)를 밀어붙인 후에, 히터(22)에 의한 가열 온도를 상승시켜, 반도체 칩(41)에 대한 가열을 개시하고 있다. 실시형태는, 상기 예에 한정되지 않고, 반도체 칩(41)의 이면에 가열 헤더(1)를 밀어붙이기 전에, 히터(22)에 의한 가열 온도를 상승시켜도 좋다. 이 경우, 재료(32)가 반도체 칩(41)과 접촉함과 동시에, 반도체 칩(41)에 대한 가열이 개시된다. 그 후에, 반도체 칩(41)에 대한 가압을 개시해도 좋다. 이와 같이, 반도체 칩(41)에 대한 가열의 개시 시점과, 반도체 칩(41)에 대한 가압의 개시 시점을 상이하게 해도 좋다. 또한, 재료(32)가 반도체 칩(41)과 접촉함과 동시에, 반도체 칩(41)에 대한 가압을 개시함으로써, 반도체 칩(41)에 대한 가열의 개시 시점과, 반도체 칩(41)에 대한 가압의 개시 시점을 동일하게 해도 좋다.
단자(42) 및 땜납(43)을 통해, 반도체 칩(41)으로부터 보강 수지(61)에 열이 전해진다. 보강 수지(61)가 가열됨으로써, 보강 수지(61)가 연화된다. 보강 수지(61)가 연화된 상태에서, 반도체 칩(41)이 가압됨으로써, 단자(42) 및 땜납(43)이 보강 수지(61)에 파묻히고, 보강 수지(61)가 압출된다. 도 8에 도시된 바와 같이, 반도체 칩(41)의 중앙 부분에 하중이 집중되기 때문에, 반도체 칩(41)의 중앙 부분과 반도체 칩(51)의 중앙 부분 사이의 거리는, 반도체 칩(41)의 외주 부분과 반도체 칩(51)의 외주 부분 사이의 거리보다 짧아진다. 반도체 칩(41)의 중앙 부분의 하방의 보강 수지(61)가 밀려 부서져, 반도체 칩(41)의 중앙 부분의 단자(42)에 형성된 땜납(43)과, 반도체 칩(51)의 중앙 부분의 단자(52)에 형성된 땜납(53)이 접촉한다.
재료(31)의 열팽창률은, 재료(32)의 열팽창률보다 크기 때문에, 히터(22)에 의한 가열이 진행되면, 재료(31)는, 재료(32)측[반도체 칩(41)측]을 향해 휘어진다. 이에 의해, 재료(32)가 볼록 형상으로부터 평판 형상으로 변형하여, 재료(32)에서의 반도체 칩(41)과의 접촉면이 평면이 된다. 도 9에 도시된 바와 같이, 재료(32)에서의 반도체 칩(41)과의 접촉면이 평면이기 때문에, 반도체 칩(41) 전체에 하중이 가해져, 반도체 칩(41)에 대한 하중이 균등화된다. 반도체 칩(41)의 외주 부분이, 반도체 칩(51)측으로 압입됨으로써, 반도체 칩(41)의 휘어짐이 억제된다. 이 결과, 반도체 칩(41)의 외주 부분의 단자(42)에 형성된 땜납(43)과, 반도체 칩(51)의 외주 부분의 단자(52)에 형성된 땜납(53)이 접촉한다.
히터(22)에 의한 가열이 진행됨으로써, 반도체 칩(41)의 단자(42)와 반도체 칩(51)의 단자(52) 사이에 형성된 땜납(43, 53)이 용융되어, 땜납(43)과 땜납(53)이 접합된다. 또한, 단자(42)와 땜납(43)이 접합되고, 단자(52)와 땜납(53)이 접합된다. 땜납(43, 53)을 통해, 단자(42)와 단자(52)가 접합됨으로써, 반도체 칩(41)과 반도체 칩(51)이 기계적으로 접속되고, 또한, 반도체 칩(41)과 반도체 칩(51)이 전기적으로 접속된다.
재료(31, 32)의 온도가, 땜납(43, 53)의 용융 온도에 도달한 시점에 있어서, 재료(32)에서의 반도체 칩(41)과의 접촉면이, 평면이어도 좋다. 또한, 재료(31, 32)의 온도가, 땜납(43, 53)의 용융 온도에 도달하기 전의 시점으로부터 땜납(43, 53)의 용융 온도에 도달한 시점에 있어서, 재료(32)에서의 반도체 칩(41)과의 접촉면이, 평면이어도 좋다. 따라서, 재료(31, 32)의 온도가, 반도체 칩(41)의 단자(42)와 반도체 칩(51)의 단자(52) 사이에 형성된 땜납(43, 53)의 용융 온도에 도달하면, 재료(32)에서의 반도체 칩(41)과의 접촉면이 평면이 된다. 단자(42)와 단자(52)의 접합이 완료될 때까지, 재료(32)에서의 반도체 칩(41)과의 접촉면이 평면으로 되어 있기 때문에, 단자(42, 52)에서의 미접합의 발생이 억제된다. 단자(42)와 단자(52)의 접합이 완료됨으로써, 반도체 칩(41, 51)을 구비하는 반도체 장치가 제조된다. 보강 수지(61)는, 땜납(43, 53)이 용융되는 온도에 있어서, 가경화가 완료된다.
재료(32)의 외형 사이즈(평면에서 본 면적)는, 반도체 칩(41)의 외형 사이즈(평면에서 본 면적)와 동일해도 좋고, 재료(32)의 외형 사이즈는, 반도체 칩(41)의 외형 사이즈보다 커도 좋다. 재료(32)의 외형 사이즈를, 반도체 칩(41)의 외형 사이즈와 동일 또는 반도체 칩(41)의 외형 사이즈보다 크게 함으로써, 반도체 칩(41)에 대한 하중의 균등화가 용이해진다.
재료(32)의 외형 사이즈는, 반도체 칩(41)에서의 단자(42)의 형성 영역의 사이즈(평면에서 본 면적)와 동일해도 좋고, 재료(32)의 외형 사이즈는, 반도체 칩(41)에서의 단자(42)의 형성 영역의 사이즈보다 커도 좋다. 예컨대, 반도체 칩(41)의 회로면 상의 소정 영역에 복수의 단자(42)가 배치되어 있는 경우, 반도체 칩(41)에서의 단자(42)의 형성 영역은, 반도체 칩(41)의 소정 영역의 사이즈(평면에서 본 면적)이다. 재료(32)의 외형 사이즈를, 반도체 칩(41)에서의 단자(42)의 형성 영역과 동일 또는 반도체 칩(41)에서의 단자(42)의 형성 영역보다 크게 함으로써, 반도체 칩(41)의 복수의 단자(42)에 대한 하중의 균등화가 용이해진다.
종래에서의 실장 장치에서는, 반도체 칩(41)에 대해 균등한 하중을 가하기 위해서, 50 ㎏/20 ㎟ 이상의 하중을 반도체 칩(41)에 가하는 것이 요구되고 있다. 실시형태에 따른 반도체 실장 장치에서는, 반도체 칩(41)에 대한 가압의 초기 단계에서, 반도체 칩(41)에 대해 국소 하중을 행하고, 단자(42)와 단자(52)의 접합 시에, 반도체 칩(41)에 대해 균등 하중을 행한다. 이에 의해, 반도체 칩(41)의 휘어짐을 억제하여, 물리 파괴가 발생하는 것과 같은 하중을 반도체 칩(41)에 가하지 않고, 단자(42)와 단자(52)의 접합을 행하는 것이 가능해진다. 실시형태에 따른 반도체 실장 장치에 의하면, 예컨대, 50 ㎏/20 ㎟ 이하의 저하중으로 반도체 칩(41)을 가압함으로써, 한 변이 20 ㎜ 이상인 정사각형의 반도체 칩(41, 51)의 접합을 행할 수 있다.
<실시예>
히터(22)에 의한 가열 처리는, 가열이 개시된 후, 단계적으로 온도를 상승시켜도 좋다. 가열이 행해지기 전의 제1 단계(상온 시)에서는, 재료(32)가 반도체 칩(41)의 이면의 중앙 부분에 접촉하고 있어, 반도체 칩(41)에 대한 압박이, 반도체 칩(41)의 중앙 부분에 집중된 상태이다(도 7 참조). 가열이 개시된 후의 제2 단계에서는, 보강 수지(61)가 연화되어 있어, 반도체 칩(41)의 중앙 부분에 형성된 단자(42) 및 땜납(43)에 의해, 보강 수지(61)의 중앙 부분이 우선적으로 밀려 부서진다(도 8 참조). 이에 의해, 여분의 보강 수지(61)를, 반도체 칩(41)의 중앙 부분과 반도체 칩(51)의 중앙 부분 사이에 내포하지 않고, 외측으로 보내는 것이 가능해진다.
제3 단계에서, 제2 단계보다 더욱 온도를 상승시킨다. 재료(32)에서의 반도체 칩(41)과의 접촉면이, 볼록 형상의 곡면으로부터 평면으로 변형해 가기 때문에, 반도체 칩(41)의 중앙 부분에 집중되어 있던 압박이, 반도체 칩(41)의 외주 부분으로 분산된 상태가 된다(도 9 참조). 최종적으로, 재료(31, 32)의 온도가, 땜납(43, 53)의 용융 온도에 도달하고, 재료(32)에서의 반도체 칩(41)과의 접촉면은, 휘어짐이 없는 상태(≤1 ㎛)의 평면이 된다.
한 변이 20 ㎜ 이상인 정사각형의 반도체 칩(41)을, 반도체 칩(51)에 실장하는 경우, 재료(32)의 외형 사이즈는, 반도체 칩(41)의 외형 사이즈와 동일 이상인 것이 바람직하다. 열팽창률(α) 및 영률(E)에 기초하여, 재료(31, 32)를 선정해도 좋고, 열팽창률에 기초하여, 재료(31, 32)를 선정해도 좋다. 도 10에는, 재료(31, 32)의 재료명, 열팽창률 및 영률의 예가 나타나 있다. 실시형태는, 도 10에 나타낸 예에 한정되지 않고, 다른 재료를 이용해도 좋다. 예컨대, 재료(31)의 열팽창률과 재료(32)의 열팽창률의 차가 큰 경우, 재료(31)의 휘어짐량은 크다. 이 경우, 영률이 큰 재료(31)를 선정함으로써, 재료(31)의 휘어짐량이 억제된다.
목표의 가열 온도[예컨대, 땜납(43, 53)의 용융 온도]에 도달했을 때, 재료(32)에서의 반도체 칩(41)과의 접촉면이, 평면이 되도록, 상온 시에서의 재료(32)의 볼록 형상(볼록한 곡면)의 곡률 반경을 결정한다. 재료(31)의 휘어짐량이나 재료(32)의 곡면의 곡률 반경은, 선정된 재료(31, 32)의 열팽창률, 영률 및 두께에 의존한다. 그 때문에, 종래의 실장 방식에 의해, 반도체 칩(41, 51)을 실장한 경우에 발생하는 단자간 갭량[=반도체 칩(41)에 대한 재료(31)의 압입량]과 동등 이상의 휘어짐량이 재료(31)에서 발생하도록, 재료(31, 32)가 선정되며, 재료(31, 32)의 두께가 결정된다. 재료(31, 32)의 두께가 지나치게 얇은 경우, 열 휘어짐 거동이 압박에 질 가능성이 있다. 한편, 재료(31, 32)의 두께가 지나치게 두꺼운 경우, 전열성이 나빠져, 가열 헤더(1)로서의 성능이 손상될 가능성이 있다. 그 때문에, 재료(31, 32)의 선정에 따라, 재료(31, 32)의 두께를 각각 1 ㎜ 이상 3 ㎜ 이하로 조정하는 것이 바람직하다.
도 11에는, 재료(31, 32)의 조합에 대해, 재료(31, 32)의 온도가 땜납(43, 53)의 용융 온도(예컨대, 240℃)에 도달한 경우의 재료(31)의 휘어짐량 δ 및 곡률 반경 R이 나타나 있다. 도 11에서는, 재료(31)의 휘어짐량 δ 및 곡률 반경 R이, 바이메탈의 휘어짐 이론식에 의해 구해지고 있다. 도 11에 대해, 각 난의 상단에 재료(31)의 휘어짐량 δ(㎜)가 나타나 있고, 각 난의 하단에 재료(31)의 곡률 반경 R(㎜)이 나타나 있다. 단, 도 11에 나타낸 값은 예시이며, 실시형태는, 도 11에 나타낸 값에 한정되지 않는다.
예컨대, 종래의 실장 방식에 의해 반도체 칩(41, 51)을 실장하고, 반도체 칩(41)의 휘어짐량(=단자간 갭량)이 7 ㎛인 경우, 재료(31)로서 AlN을 선정하고, 재료(32)로서 SiC를 선정하는 것이 바람직하다. 또한, 가열 전의 재료(32)의 초기 형상으로서, 재료(32)의 곡률 반경 R을 약 7000 ㎜로 하는 것이 바람직하다. 이 경우, 재료(31, 32)의 온도가, 땜납(43, 53)의 용융 온도에 도달함으로써, 재료(32)의 휘어짐량이 7 ㎛가 되고, 재료(32)에서의 반도체 칩(41)과의 접촉면이 평면이 된다. 따라서, 반도체 칩(41)에 대한 재료(32)의 압입량이 7 ㎛가 되어, 반도체 칩(41)의 휘어짐이 억제된다.
1: 가열 헤더 2: 상부
3: 바닥부 21: 단열재
22: 히터 23, 24: 흡착 구멍
31, 32: 재료 41, 51: 반도체 칩
42, 52: 단자 43, 53: 땜납

Claims (5)

  1. 반도체 실장 장치의 가열 헤더에 있어서,
    제1 재료와,
    상기 제1 재료에 접합되며, 또한, 제1 반도체 칩을 가압할 때에 상기 제1 반도체 칩에 접촉하는 제2 재료
    를 포함하고,
    상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 상기 제1 반도체 칩측을 향해 볼록한 곡면이며,
    상기 제1 재료 및 상기 제2 재료의 온도가 상기 제1 반도체 칩의 제1 단자와 제2 반도체 칩의 제2 단자 사이에 형성된 땜납의 용융 온도에 도달하면, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 평면이 되는 것을 특징으로 하는 반도체 실장 장치의 가열 헤더.
  2. 제1항에 있어서, 상기 제1 재료의 열팽창률은 상기 제2 재료의 열팽창률보다 큰 것을 특징으로 하는 반도체 실장 장치의 가열 헤더.
  3. 제1항 또는 제2항에 있어서, 상기 제2 재료의 사이즈는, 상기 제1 반도체 칩의 사이즈와 동일하거나 또는 상기 제1 반도체 칩의 사이즈보다 큰 것을 특징으로 하는 반도체 실장 장치의 가열 헤더.
  4. 제1항 또는 제2항에 있어서, 상기 제2 재료의 사이즈는, 상기 제1 단자의 형성 영역의 사이즈와 동일하거나 또는 상기 제1 단자의 형성 영역의 사이즈보다 큰 것을 특징으로 하는 반도체 실장 장치의 가열 헤더.
  5. 반도체의 접합 방법에 있어서,
    제1 반도체 칩 상에 형성된 복수의 제1 단자 각각에 제1 땜납을 형성하는 공정과,
    제2 반도체 칩 상에 형성된 복수의 제2 단자 각각에 제2 땜납을 형성하는 공정과,
    상기 제2 단자 및 상기 제2 땜납을 덮도록, 수지를 상기 제2 반도체 칩 상에 형성하는 공정과,
    상기 복수의 제1 단자와 상기 복수의 제2 단자가 대향하도록, 상기 수지 상에 상기 제1 반도체 칩을 배치하는 공정과,
    제1 재료와, 상기 제1 재료에 접합된 제2 재료를 갖는 가열 헤더의 상기 제2 재료를 상기 제1 반도체 칩에 접촉시키는 공정과,
    상기 제1 반도체 칩을 가열 및 가압하여, 상기 제1 땜납과 상기 제2 땜납을 접합하는 공정
    을 포함하고,
    상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 상기 제1 반도체 칩측을 향해 볼록한 곡면이며,
    상기 접합하는 공정에서, 상기 제1 재료 및 상기 제2 재료의 온도가 상기 제1 땜납 및 상기 제2 땜납의 용융 온도에 도달하면, 상기 제2 재료에서의 상기 제1 반도체 칩과의 접촉면은 평면이 되는 것을 특징으로 하는 반도체의 접합 방법.
KR1020160092458A 2015-08-26 2016-07-21 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법 KR101750206B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-166794 2015-08-26
JP2015166794A JP6597056B2 (ja) 2015-08-26 2015-08-26 半導体実装装置の加熱ヘッダ及び半導体の接合方法

Publications (2)

Publication Number Publication Date
KR20170026119A KR20170026119A (ko) 2017-03-08
KR101750206B1 true KR101750206B1 (ko) 2017-06-22

Family

ID=57682437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160092458A KR101750206B1 (ko) 2015-08-26 2016-07-21 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법

Country Status (4)

Country Link
US (1) US9536857B1 (ko)
JP (1) JP6597056B2 (ko)
KR (1) KR101750206B1 (ko)
TW (1) TWI619215B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024595B2 (en) * 2017-06-16 2021-06-01 Micron Technology, Inc. Thermocompression bond tips and related apparatus and methods
JP7301468B2 (ja) * 2019-04-17 2023-07-03 株式会社ディスコ 被加工物の加工方法、熱圧着方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252897A (ja) 2008-04-03 2009-10-29 Toyoda Gosei Co Ltd 接合体の製造方法及び接合体の製造装置
JP2015018897A (ja) 2013-07-10 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH081615U (ja) * 1996-06-06 1996-11-22 沖電気工業株式会社 ボンディングツール
JP4356137B2 (ja) 1999-05-19 2009-11-04 パナソニック株式会社 半導体装置の製造方法
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
JP5208205B2 (ja) * 2008-04-18 2013-06-12 パナソニック株式会社 フリップチップ実装方法とフリップチップ実装装置およびそれに使用されるツール保護シート
JP2011066027A (ja) 2009-09-15 2011-03-31 Nec Corp 矯正キャップ
US9576827B2 (en) * 2014-06-06 2017-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for wafer level bonding

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009252897A (ja) 2008-04-03 2009-10-29 Toyoda Gosei Co Ltd 接合体の製造方法及び接合体の製造装置
JP2015018897A (ja) 2013-07-10 2015-01-29 マイクロン テクノロジー， インク． 半導体装置の製造方法

Also Published As

Publication number Publication date
US9536857B1 (en) 2017-01-03
JP2017045837A (ja) 2017-03-02
TWI619215B (zh) 2018-03-21
JP6597056B2 (ja) 2019-10-30
TW201712827A (zh) 2017-04-01
KR20170026119A (ko) 2017-03-08

Similar Documents

Publication Publication Date Title
JP6349540B2 (ja) 半導体チップの実装装置、および、半導体装置の製造方法
US10121774B2 (en) Method of manufacturing a semiconductor package
JP6489965B2 (ja) 電子部品装置及びその製造方法
TW201115701A (en) Forming semiconductor chip connections
JP2003282819A (ja) 半導体装置の製造方法
JP2000294598A (ja) 半導体装置及びその製造方法
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
KR101750206B1 (ko) 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법
US10103126B2 (en) Laminated semiconductor device and manufacturing method of laminated semiconductor device
JP2018060825A (ja) 半導体装置の製造方法および実装装置
JP2007035865A (ja) 半導体パッケージとその製造方法
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
TWI659479B (zh) 半導體裝置的製造方法以及封裝裝置
US7141872B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
JP2009298118A (ja) 記録ヘッド及び記録ヘッドの製造方法
CN112530816B (zh) 半导体装置的制造方法
JP2007311577A (ja) 半導体装置
JP2009076839A (ja) 半導体装置およびその製造方法
JP2007115789A (ja) 積層型半導体装置および積層型半導体装置の製造方法
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JP2017130571A (ja) インターポーザ基板、半導体装置、インターポーザ基板の製造方法および半導体装置の製造方法
JP4213499B2 (ja) 半導体装置及びその製造方法
JP4326385B2 (ja) 半導体装置
JP2007251000A (ja) 半導体装置およびその製造方法並びに製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant