JP2007311577A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007311577A
JP2007311577A JP2006139624A JP2006139624A JP2007311577A JP 2007311577 A JP2007311577 A JP 2007311577A JP 2006139624 A JP2006139624 A JP 2006139624A JP 2006139624 A JP2006139624 A JP 2006139624A JP 2007311577 A JP2007311577 A JP 2007311577A
Authority
JP
Japan
Prior art keywords
semiconductor chip
island
solder
metal
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006139624A
Other languages
English (en)
Inventor
Toshiyuki Hashimoto
俊幸 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006139624A priority Critical patent/JP2007311577A/ja
Publication of JP2007311577A publication Critical patent/JP2007311577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半田を介してアイランドに半導体チップを載設する場合における半田の厚み寸法をできるだけ厚く維持することによって、半田の応力緩和作用を利用して半導体チップにおけるクラックの発生を抑止可能な半導体装置を提供する。
【解決手段】リードフレームのアイランドに半田を用いて半導体チップを装着した半導体装置において、アイランドの上面には、半導体チップを支持する複数の支持体を突設し、この支持体に当接させて半導体チップをアイランド上に載置するとともに、アイランドと半導体チップをとの間には半田を介在させて半導体チップをアイランドに装着する。さらに、支持体を、半導体チップのワイヤボンディングに用いる金属線で形成した金属バンプとする。
【選択図】図1

Description

本発明は、リードフレームのアイランドに半田を用いて半導体チップを装着した半導体装置に関するものである。
従来、半導体基板上に所定の電子回路を形成した半導体チップを備えた半導体装置において、リードフレームを利用した半導体装置が知られている。
リードフレームには、半導体チップが載設されるアイランドと、このアイランドに載設された半導体チップの外部接続端子と金属線によって接続属されるリードが設けられている。
半導体チップをアイランドに載設する場合には、アイランド部分に接合剤を塗布して、この接合剤の上面に半導体チップを載設し、接合剤を硬化させることにより行っている。
接合剤には、樹脂製の接着剤や半田などが用いられることが多く、特に半導体チップがパワーICと呼ばれる電源の制御に用いるためのものである場合には、使用時における半導体チップの発熱量が多く、接合剤には高い耐熱性が望まれることが多いため、半田が用いられることが多い(例えば、特許文献1参照。)。
接合剤として半田を用いて半導体チップをアイランドに載設する場合には、図6に示すように、アイランド100をヒータブロック200上に載置してアイランド100を加熱するとともに、アイランド100の上面にディスペンサなどで半田ペースト300を塗布している。このとき、ヒータブロック200は表面温度が200〜300℃程度となるようにしている。
次いで、ヒータブロック200の表面温度を300〜400℃程度に上昇させながら、図7に示すように半田ペースト300上に半導体チップ400を載置するとともに、半導体チップ400に50〜150g/cm程度の荷重を加えて半導体チップ400と溶融した半田とを密に接触させている。
その後、アイランド100をヒータブロック300上から除去して半田を自然冷却または強制冷却することによって固化させ、半田を介して半導体チップをアイランドに強固に装着している。
特開2001−284792号公報
しかしながら、半田を介して半導体チップをアイランドに載設した場合に、固化した半田の熱膨張率と、アイランド部分の熱膨張率との差によって、図8に示すように、アイランド100に弓形状のソリが生じる場合があり、このアイランド100のソリによって、半導体チップ400のチップサイズが大きかったり、半導体チップ400の厚み寸法が小さかったりした際に、半導体チップ400の半田300'との接合面近傍にクラックKが生じることがあるという不具合があった。
このクラックKは、固化した半田300'の厚み寸法を大きくすることによって半田300'自体の応力緩和作用を増大させて、アイランド100のソリによる応力が半導体チップ400に作用することを抑制することにより解消できる可能性があるが、固化した半田300'の厚み寸法を大きくすることが極めて困難であった。
すなわち、半導体チップ400の載設時に、半導体チップ400には荷重を加えて溶融した半田と半導体チップ400との接合状態が密となるようにしているが、このように半導体チップ400に荷重を加えることによって、溶融状態の半田の厚みを確保することが困難となるためであり、溶融状態の半田の厚みを確保するために半導体チップ400に加える荷重を小さくした場合には、半導体チップ400の接合不良を生じさせるおそれがあった。
本発明者は、このような現状に鑑み、半田を介してアイランドに半導体チップを載設する場合における半田の厚み寸法をできるだけ厚く維持することによって、半田の応力緩和作用を利用して半導体チップにおけるクラックの発生を抑止すべく研究開発を行って、本発明を成すに至ったものである。
本発明の半導体装置では、リードフレームのアイランドに半田を用いて半導体チップを装着した半導体装置において、アイランドの上面には、半導体チップを支持する複数の支持体を突設し、この支持体に当接させて半導体チップをアイランド上に載置するとともに、アイランドと半導体チップをとの間には半田を介在させて半導体チップをアイランドに装着した。
さらに、支持体を、半導体チップのワイヤボンディングに用いる金属線で形成した金属バンプとしたことにも特徴を有するものである。
請求項1記載の発明によれば、リードフレームのアイランドに半田を用いて半導体チップを装着した半導体装置において、アイランドの上面には、半導体チップを支持する複数の支持体を突設し、この支持体に当接させて半導体チップをアイランド上に載置するとともに、アイランドと半導体チップをとの間には半田を介在させて半導体チップをアイランドに装着したことによって、半田の応力緩和作用を最大限に利用して、半導体チップにクラックが生じることを防止できる。
請求項2記載の発明によれば、請求項1記載の半導体装置において、支持体を、半導体チップのワイヤボンディングに用いる金属線で形成した金属バンプとしたことによって、支持体の形成のために新たな設備を導入する必要がなく、しかも、支持体を極めて容易に形成できる。
本発明の半導体装置は、リードフレームのアイランドに半田を用いて半導体チップが装着されている半導体装置であって、アイランドの上面には半導体チップを支持する複数の支持体をあらかじめ突設しておき、これらの支持体で半導体チップを支持しながら半田による接合を行っているものである。
したがって、アイランドと半導体チップとの間の間隔寸法は支持体によって規制されることとなり、この支持体によってアイランドと半導体チップとの間における半田の最小の厚み寸法を調整できるので、この半田の厚み寸法を、半田による十分な応力緩和が生じる厚み寸法として半導体チップにクラックが生じることを抑制できる。
以下において、図面に基づいて本発明の実施形態を詳説する。図1は、本実施形態の半導体装置のモールド樹脂による樹脂封止前の状態を示した一部切欠斜視図である。
半導体装置は、アイランド11及びリード12を備えたリードフレーム10と、このリードフレーム10のアイランド11に載設した半導体チップ20と、この半導体チップ20の各外部接続端子と各リード12とを電気的に接続する金属線30と、半導体チップ20を被覆するように設ける図示しないモールド樹脂とによって構成している。
リードフレーム10は、本実施形態では、図1に示すように、長手状とした金属板に、打抜き形成によって矩形枠状のガイドフレーム13を所定間隔で形成するとともに、各ガイドフレーム13内にアイランド11とリード12を形成しているものである。本実施形態では、打抜き形成によってガイドフレーム13、アイランド11及びリード12を形成しているが、ウエットエッチングによって形成してもよい。金属板は、200μm以下の銅板としているが、これに限定するものではなく、適宜の金属板でリードフレームを形成してもよい。
アイランド11は矩形状の平板とし、支持用リード14を介して四隅をガイドフレーム13の四隅にそれぞれ接続している。
リード12は、基端をそれぞれガイドフレーム13に接続するとともに、先端をアイランド11に向けて伸延させた細幅帯状の平板としている。
アイランド11の所定位置には、金属バンプ15を設けており、この金属バンプ15上に半導体チップ20を載設するとともに、アイランド11と半導体チップ20との間に半田16を介在させ、この半田16によって半導体チップ20をアイランド11に装着している。
アイランド11に装着された半導体チップ20は、上面に設けた各外部接続端子と各リード12とをそれぞれ金属線30によってワイヤボンディングしており、このようにワイヤボンディングされた半導体チップ20をモールド樹脂で被覆してモールド部(図示せず)を形成し、その後、各リード12をそれぞれガイドフレーム13から切断して半導体装置を構成している。
アイランド11の所定位置に設ける金属バンプ15は、ワイヤボンディングを行う装置であるワイヤボンダを用いて形成している。ワイヤボンダでは、金属線30を繰出し可能としたキャピラリにより半導体チップ20の外部接続端子部分に金属線30の第1の圧接を行い、次いで、金属線30を繰出しながらキャピラリを移動させて所定のリード12の先端に金属線30の第2の圧接を行うとともに金属線30を切断することにより所定の2点間に金属線30を架設しており、このワイヤボンダで、アイランド11の所定位置に金属線30の第1の圧接を行った後に、直ちに金属線30の切断を行うことによって、図2(a)に示すように、アイランド11の所定位置に、いわゆるスタッドバンプと呼ばれる金属バンプ15を形成して支持体としている。
このように、ワイヤボンダを用いてワイヤボンディング用の金属線30で金属バンプ15を形成することによって、支持体となる金属バンプ15の形成のために新たな設備を導入する必要がなく、しかも、極めて容易に金属バンプ15を形成できる。
金属バンプ15は、アイランド11における半導体チップ20の載設領域内に複数設けることが望ましく、図3(a)に示すように、矩形状の半導体チップ20の各四隅に相当する部分にそれぞれ設けることが望ましい。図3中、20aは半導体チップの載設領域である。
あるいは、図3(b)に示すように、矩形状となった半導体チップの載設領域における隣り合った2つの隅部の中間部分に金属バンプ15を配置してもよい。このように、載設領域20aの隅部を避けて金属バンプ15を配置することによって、半田16を介してアイランド11に半導体チップ20を装着した際に、半導体チップ20の隅部分と接触する半田11の量を、図3(a)のように四隅に金属バンプ15を設けた場合よりも多くできるので、半田による応力緩和作用を大きくすることができ、半導体チップにクラックを生じさせにくくすることができる。
また、金属バンプ15の配設数は、図3(a)や図3(b)に示すように4つに限定するものではなく、例えば図3(c)に示すように3つにしてもよいし、あるいは5つ以上としてもよい。ただし、金属バンプ15を設ければ設けるほど、金属バンプ15による半田16と半導体チップ20との均質な接合の阻害の影響が大きくなるため、金属バンプ15はできるだけ少ない方が望ましく、好適には4つである。
図2(a)に示すように、アイランド11の所定位置に金属バンプ15によって支持体を形成した後、各金属バンプ15の高さを揃えるために、図2(b)に示すように、金属バンプ15の上方から押圧体17によって金属バンプ15をプレスして各金属バンプ15の高さのレベリングを行っている。このとき、金属バンプ15の高さは、アイランド11上に半田16を介して半導体チップ20を着設した際における半田16の厚みとしており、一般的には20〜100μm程度としている。
金属バンプ15のレベリング後、図2(c)に示すように、アイランド11をヒータブロック40上に載置してアイランド11を加熱するとともに、アイランド11の上面にディスペンサなどで半田ペースト16aを塗布している。このとき、ヒータブロック40は表面温度が200〜300℃程度となるようにしている。
次いで、ヒータブロック40の表面温度を300〜400℃程度に上昇させながら、図2(d)に示すように半田ペースト16a上に半導体チップ20を載置するとともに、半導体チップ20に50〜150g/cm程度の荷重を加えて半導体チップ20と溶融した半田とを密に接触させ、金属バンプ15で支持されるようにしている。
ここで、半導体チップ20は、あらかじめアイランド11に設けた金属バンプ15で支持されることによって、金属バンプ15の高さによってアイランド11間での距離が規制され、半田16の厚みを応力緩和作用が期待できる程度に厚くすることができるので、半導体チップ20にクラックが生じるおそれを解消することができる。
特に、金属バンプ15の高さを調整することによって半田16の厚みを調整できるので、この半田16の厚みの調整で半導体チップ20におけるクラックの発生を抑制することにより、より大面積の半導体チップ20でもクラックを発生させずにアイランド11に装着できる。
しかも、アイランド11を厚く形成してソリを抑制する必要もないので、アイランド11を薄膜化することができ、軽量化を図ることができる。
なお、金属バンプ15となる金属線30は、金属バンプ15が半田16中に埋入されるために半田16との馴染みが良好な金線であることが望ましい。半田16との馴染みの悪い金属で金属バンプ15を形成した場合には、密着不良を生じさせて半田16が金属バンプ15から剥離するおそれがあるが、金線で形成した金属バンプ15の場合にはそのようなおそれはない。
ただし、昨今、ワイヤボンディングに用いられる金線は極めて細くなっており、具体的には30μm程度の金線が用いられることが多く、この場合には、100μm程度の高さを有する金属バンプ15を形成することは困難である。
そこで、嵩高の大きい支持体を形成する場合には、金線を繰り出し可能としたキャピラリで、アイランド11の所定位置に金線の第1の圧接を行い、次いで、金線を繰出しながらキャピラリを移動させて第1の圧接位置から所定間隔だけ離れた位置で金線の第2の圧接を行うとともに金線を切断することにより、図4に示すように、アイランド11の上面には、上に向けて突出した逆U字状の湾曲金属線18を設けている。
そして、図5に示すように、湾曲金属線18は、上方から押圧体19でプレスされることによりレベリングしている。
このように、逆U字状に湾曲させた湾曲金属線18で支持体を形成することによって嵩高の大きい支持体を極めて容易に形成できる。特に、湾曲金属線18は上方向への突出量を適宜に調整できるので、任意の高さの湾曲金属線18を形成することができる。
本発明の実施形態に係る半導体装置のモールド樹脂による樹脂封止前の状態における一部切欠斜視図である。 金属バンプで構成した支持体の形成工程説明図である。 金属バンプで構成した支持体の配置明図である。 他の実施形態の支持体の説明図である。 他の実施形態の支持体の説明図である。 従来の半導体チップのアイランドへの装着方法説明図である。 従来の半導体チップのアイランドへの装着方法説明図である。 従来の半導体チップのアイランドへの装着方法説明図である。
符号の説明
10 リードフレーム
11 アイランド
12 リード
13 ガイドフレーム
14 支持用リード
15 金属バンプ
16 半田
17 押圧体
20 半導体チップ
30 金属線

Claims (2)

  1. リードフレームのアイランドに半田を用いて半導体チップを装着した半導体装置において、
    前記アイランドの上面には、前記半導体チップを支持する複数の支持体を突設し、
    この支持体に当接させて前記半導体チップを前記アイランド上に載置するとともに、前記アイランドと前記半導体チップをとの間には前記半田を介在させて前記半導体チップを前記アイランドに装着したことを特徴とする半導体装置。
  2. 前記支持体は、前記半導体チップのワイヤボンディングに用いる金属線で形成した金属バンプであることを特徴とする請求項1記載の半導体装置。
JP2006139624A 2006-05-18 2006-05-18 半導体装置 Pending JP2007311577A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006139624A JP2007311577A (ja) 2006-05-18 2006-05-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006139624A JP2007311577A (ja) 2006-05-18 2006-05-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2007311577A true JP2007311577A (ja) 2007-11-29

Family

ID=38844153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006139624A Pending JP2007311577A (ja) 2006-05-18 2006-05-18 半導体装置

Country Status (1)

Country Link
JP (1) JP2007311577A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015097982A1 (ja) * 2013-12-26 2015-07-02 パナソニック株式会社 半導体装置
EP2639823A3 (en) * 2012-03-14 2017-01-18 Honeywell International Inc. Controlled area solder bonding for dies
WO2021065736A1 (ja) * 2019-10-04 2021-04-08 株式会社デンソー 半導体装置
JP2021061393A (ja) * 2019-10-04 2021-04-15 株式会社デンソー 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2639823A3 (en) * 2012-03-14 2017-01-18 Honeywell International Inc. Controlled area solder bonding for dies
WO2015097982A1 (ja) * 2013-12-26 2015-07-02 パナソニック株式会社 半導体装置
WO2021065736A1 (ja) * 2019-10-04 2021-04-08 株式会社デンソー 半導体装置
JP2021061393A (ja) * 2019-10-04 2021-04-15 株式会社デンソー 半導体装置
JP7111140B2 (ja) 2019-10-04 2022-08-02 株式会社デンソー 半導体装置

Similar Documents

Publication Publication Date Title
CN107615464B (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP2006517744A (ja) 代替のflmpパッケージ設計およびそのパッケージ製造方法
US6921682B2 (en) Method for manufacturing encapsulated electronic components, particularly integrated circuits
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP2008181908A (ja) 半導体装置及び半導体装置用リードフレーム
TWI497657B (zh) 打線結構及其製作方法
JP2007311577A (ja) 半導体装置
JP5218009B2 (ja) 半導体装置
CN104600038B (zh) 半导体装置
JPH11135714A (ja) 半導体装置
JP2002093982A (ja) 半導体装置及びその製造方法
US8686545B2 (en) Semiconductor device and method for manufacturing the same
JPH10154726A (ja) 半導体装置及びその製造方法
JP6060619B2 (ja) 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法
KR20170026119A (ko) 반도체 실장 장치의 가열 헤더 및 반도체의 접합 방법
JP2000195894A (ja) 半導体装置の製造方法
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JP2009246079A (ja) 半導体パッケージおよびその製造方法
JP2010153521A (ja) 半導体素子の樹脂封止方法
JPH09283555A (ja) 半導体チップの実装構造および半導体パッケージの製造方法および半導体パッケージ
JPH11121509A (ja) 強誘電体メモリチップの電気的導通構造、およびこれを有する半導体装置、ならびにこの半導体装置の製造方法
JP2004071608A (ja) 半導体装置の製造装置
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP4213499B2 (ja) 半導体装置及びその製造方法
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置