JP6060619B2 - 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 - Google Patents
半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6060619B2 JP6060619B2 JP2012236698A JP2012236698A JP6060619B2 JP 6060619 B2 JP6060619 B2 JP 6060619B2 JP 2012236698 A JP2012236698 A JP 2012236698A JP 2012236698 A JP2012236698 A JP 2012236698A JP 6060619 B2 JP6060619 B2 JP 6060619B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- insulating substrate
- solder
- external lead
- out terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 229910000679 solder Inorganic materials 0.000 claims description 103
- 239000000758 substrate Substances 0.000 claims description 91
- 239000011347 resin Substances 0.000 claims description 44
- 229920005989 resin Polymers 0.000 claims description 44
- 238000005476 soldering Methods 0.000 claims description 30
- 230000017525 heat dissipation Effects 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 19
- 238000002844 melting Methods 0.000 claims description 3
- 230000008018 melting Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
図11は、IGBTモジュール80の要部断面図である。放熱ベース81上に半田82を介して導電パターン付絶縁基板83が固着され、この導電パターン付絶縁基板83の導電パターン84上に半田85を介して半導体チップ86が固着している。樹脂ケース87が放熱ベース81に接着剤87で固着し、樹脂ケース87に挿入した外部導出端子88と半導体チップ86および導電パターン84をボンディングワイヤ89などの接続導体で接続する。外部導出端子88は導電パターン84に半田90で固着する。樹脂ケース87内にシリコーンゲル91を充填してIGBTモジュール80は完成する。
<参考例>
図1は、この発明の参考例の半導体装置50の組立治具100の要部構成図であり、同図(a)は正面図、同図(b)は同図(a)のA方向から見た側面図、同図(c)は同図(a)のB方向から見た上面図である。図1では、点線で放熱ベース板51,導電パターン付絶縁基板52および独立端子53も示した。図中の符号で52aは導電パターン付絶縁基板52を構成する絶縁基板であり、52bは導電パターンである。また、ここで示す半導体装置50は、例えば、IGBTモジュールなどである。
<実施例1>
図2〜図4は、この発明の第1実施例の半導体装置50の製造方法を工程順に示した要部製造工程断面図である。図1の組立治具100を用いた半導体装置50の半田付け工程の工程図である。
つぎに、図2(b)において、外枠1上に支柱部材2を配設する。
つぎに、図3(d)において、このように準備した組立体の全体をリフロー炉60に入れて、板半田54を溶融させ、固化させて、独立端子53と導電パターン付絶縁基板52を半田55で固着する。
つぎに、図3(f)において、外枠1を導電パターン付絶縁基板52から取り外して、導電パターン付絶縁基板52への独立端子53の半田付けが完了する。
本発明の実施の形態の組立治具100を用いることで、板半田54の厚み、導電パターン付絶縁基板52の厚さが異なっていても、板半田54に独立端子53をその自重で接触させて半田付けできる。
また、独立端子53の長さ、導電パターン付絶縁基板52の厚さおよび板半田54の厚さに寸法ばらつきがあっても、独立端子53の自重を利用して板半田54に独立端子53を接触させ、半田付けを行なうので、寸法ばらつきは半田付けに影響を及ぼさない。
また、この組立治具100を用いることで、導電パターン付絶縁基板52を構成する絶縁基板52aの種類(Al2O3,AlN,Si3N4)や厚みによらず、独立端子53を板半田54に接触させることができる。その結果、最適な半田フィレット形状を得ることができる。
<実施例2>
図5は、この発明の第2実施例の半導体装置の組立治具200の要部構成図であり、同図(a)は正面図、同図(b)は同図(a)のD方向から見た側面図、同図(c)は同図(a)のE方向から見た上面図である。図5では、点線で放熱ベース板51、導電パターン付絶縁基板52および独立端子53も示した。また、ここで示す半導体装置50は、例えば、IGBTモジュールなどである。
<実施例3>
図7〜図9は、この発明の第3実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。図5の組立治具200を用いた半導体装置の半田付け工程の工程図である。
つぎに、図7(c)において、導電パターン付絶縁基板52上に板半田54を配設する。
本発明の組立治具200(または200a)を用いることで、板半田54の厚み、導電パターン付絶縁基板53の厚さが異なっていても、板半田54に独立端子53を一体部材の重みで接触させて半田付けできる。
また、独立端子53の長さ、導電パターン付絶縁基板52の厚さおよび板半田54の厚さに寸法ばらつきがあっても、独立端子53と組立治具200(または200a)を合せた重さを利用して板半田54に独立端子53を接触させ、半田付けを行なうので、寸法ばらつきは半田付けに影響を及ぼさない。
また、この組立治具200(または200a)を用いることで、導電パターン付絶縁基板52を構成する絶縁基板52aの種類(Al2O3,AlN,Si3N4)や厚みによらず、独立端子53を板半田54に接触させることができる。その結果、最適な半田フィレット形状を得ることができる。
<実施例4>
図10は、この発明の第4実施例の半導体装置の組立治具300の構成図であり、同図(a)は正面図、同図(b)は同図(a)のG方向から見た側面図、同図(c)は同図(a)のH方向から見た上面図である。図5の組立治具200と図10の組立治具300の違いは、止め具13aが支柱部材12の下面に付いた点である。この組立治具300を用いた場合の半田付け工程は第3実施例の工程と同じである。
2、12 支柱部材
13,13a,13b,13c,13d,13e 止め具
51 放熱ベース板
52 導電パターン付絶縁基板
52a 絶縁基板
52b 導電パターン
53,53c,53d,53e 独立端子(外部導出端子)
53g 上部面(独立端子)
53a 底部
53b 足
54 板半田
55 半田(溶融した後、固化した半田)
56 樹脂ケース
57 ナット埋め込み部材
58 半導体チップ
58a 導電パターン
59 ボンディングワイヤ
60 リフロー炉
70 挟み込む箇所(止め具)
70a 上部面(挟み込む箇所)
100,200,300 組立治具
Claims (4)
- 放熱ベース板と、
該放熱ベース板上に半田を介して固着された導電パターン付絶縁基板と、
該導電パターン付絶縁基板上に半田を介して固着された半導体チップと、
前記放熱ベース板に固着された樹脂ケースと、
前記導電パターン付絶縁基板上に半田を介して固着され樹脂ケースから独立した外部導出端子と、
該外部導出端子を外部配線に固定するためのナット埋め込み部材と、
を含む半導体装置の組立治具であって、
該組立治具が前記外部導出端子と前記導電パターン付絶縁基板を半田付けするときに用いられる半田付け用の組立治具であり、
前記放熱ベース板に配設される、もしくは、前記導電パターン付絶縁基板上に配設される外枠と、
該外枠上に配設され前記外部導出端子を支持するための支柱部材と、
を含み、
前記支柱部材が前記外部導出端子の上部を挟み込む止め具を有し、該止め具と前記支柱部材と前記外枠がそれぞれ着脱できるように互いに固定されることを特徴とする半導体装置の組立治具。 - 導電パターン付絶縁基板に半導体チップを半田付けする工程と、
前記導電パターン付絶縁基板上の外部導出端子と接する位置に板半田を配設する工程と、
前記導電パターン付絶縁基板上に外枠を配設する工程と、
前記外枠上に支柱部材を配設する工程と、
前記支柱部材を跨ぎ前記板半田上に接触するように、前記外部導出端子を配設する工程と、
前記の全体をリフロー炉に入れて、前記板半田を溶融した後、固化させて前記外部導出端子と前記導電パターン付絶縁基板を半田付けする工程と、
前記の全体をリフロー炉から取り出し、前記支柱部材と前記外枠を外す工程と、
樹脂ケースの上面に形成された開口部から前記外部導出端子の上部が露出するように前記樹脂ケースを被せ、該樹脂ケースの底部を放熱ベース板の側壁に固着させる工程と、
前記樹脂ケースの側壁上部に形成された開口部にナット埋め込み部材を挿設する工程と、
を有することを特徴とする半導体装置の製造方法。 - 導電パターン付絶縁基板に半導体チップを半田付けする工程と、
外部導出端子を支柱部材に設けられた止め具と前記支柱部材の間に挟みこみ固定した後、該支柱部材を外枠に固定し、前記外部導出端子、前記支柱部材および前記外枠を一体化する工程と、
前記導電パターン付絶縁基板上の前記外部導出端子と接する位置に板半田を配設する工程と、
一体化された前記外枠の底部を放熱ベース板の側壁をガイドにして前記導電パターン付絶縁基板の上に一体化した部材を被せ、一体化した前記外部導出端子を前記板半田上に接触するように配設する工程と、
前記の全体をリフロー炉に入れて、前記板半田を溶融した後、固化させて前記外部導出端子と前記導電パターン付絶縁基板を半田付けする工程と、
前記の全体をリフロー炉から取り出し、前記支柱部材と前記外枠を外す工程と、
樹脂ケースの上面に形成された開口部から前記外部導出端子の上部が露出するように前記樹脂ケースを被せ、該樹脂ケースの底部を前記放熱ベース板の側壁に固着させる工程と、
前記樹脂ケースの側壁上部に形成された開口部にナット埋め込み部材を挿設する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記板半田を配設した後、該板半田上にペースト半田を塗布することを特徴とする請求項2または3に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012236698A JP6060619B2 (ja) | 2012-02-09 | 2012-10-26 | 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 |
CN201310011503.4A CN103247543B (zh) | 2012-02-09 | 2013-01-11 | 半导体器件的组装治具和用该治具的半导体器件制造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012026344 | 2012-02-09 | ||
JP2012026344 | 2012-02-09 | ||
JP2012236698A JP6060619B2 (ja) | 2012-02-09 | 2012-10-26 | 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179256A JP2013179256A (ja) | 2013-09-09 |
JP6060619B2 true JP6060619B2 (ja) | 2017-01-18 |
Family
ID=49270614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012236698A Active JP6060619B2 (ja) | 2012-02-09 | 2012-10-26 | 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6060619B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104717843B (zh) * | 2015-03-09 | 2017-09-22 | 广州金升阳科技有限公司 | 一种分体组合式夹具和应用该夹具的生产工艺 |
JP7077728B2 (ja) * | 2018-04-02 | 2022-05-31 | 富士電機株式会社 | 組み立て治具及び半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3835710B2 (ja) * | 1996-08-13 | 2006-10-18 | 日本インター株式会社 | 複合半導体装置の製造方法 |
JP2009182012A (ja) * | 2008-01-29 | 2009-08-13 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置の製造装置 |
JP5083226B2 (ja) * | 2009-01-14 | 2012-11-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP5113815B2 (ja) * | 2009-09-18 | 2013-01-09 | 株式会社東芝 | パワーモジュール |
-
2012
- 2012-10-26 JP JP2012236698A patent/JP6060619B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013179256A (ja) | 2013-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699353B2 (ja) | 代替のflmpパッケージ設計およびそのパッケージ製造方法 | |
JP6261055B2 (ja) | 集積回路モジュール | |
KR101643332B1 (ko) | 초음파 웰딩을 이용한 클립 본딩 반도체 칩 패키지 및 그 제조 방법 | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JP5098440B2 (ja) | 電力半導体装置の製造方法 | |
JP2009518875A (ja) | 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法 | |
JP3776427B2 (ja) | 半導体装置及びその製造方法 | |
TW201626527A (zh) | 具有改良接觸引腳之平坦無引腳封裝 | |
US10256116B2 (en) | Process for packaging circuit component having copper circuits with solid electrical and thermal conductivities and circuit component thereof | |
JP5854140B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6060619B2 (ja) | 半導体装置の組立治具およびその組立治具を用いた半導体装置の製造方法 | |
TW201001573A (en) | Semiconductor chip package assembly method and apparatus for countering leadfinger deformation | |
US11081428B2 (en) | Electronic device with three dimensional thermal pad | |
JP6008767B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012248907A (ja) | 電力半導体装置 | |
CN107851632A (zh) | 用于制造半导体器件的方法及相应的器件 | |
JP2007311577A (ja) | 半導体装置 | |
JP5458476B2 (ja) | モールドパッケージおよびその製造方法 | |
JP5805029B2 (ja) | 半導体装置およびその製造方法 | |
JP4728606B2 (ja) | 電子装置 | |
JP6417898B2 (ja) | 半導体装置の製造方法 | |
JP2005209805A (ja) | 半導体装置およびその製造方法 | |
CN111146096B (zh) | 一种双面散热半导体器件及其单次回流的焊接方法 | |
JP5516225B2 (ja) | 電子装置およびその製造方法 | |
JP6619121B1 (ja) | 半導体装置の製造方法、半導体装置の製造冶具、および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150812 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20151005 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20151005 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160623 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161128 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6060619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |