JP5516225B2 - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法 Download PDFInfo
- Publication number
- JP5516225B2 JP5516225B2 JP2010184684A JP2010184684A JP5516225B2 JP 5516225 B2 JP5516225 B2 JP 5516225B2 JP 2010184684 A JP2010184684 A JP 2010184684A JP 2010184684 A JP2010184684 A JP 2010184684A JP 5516225 B2 JP5516225 B2 JP 5516225B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- island
- plate surface
- electronic component
- mold resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
回路基板用のアイランド(40)は、回路基板(10)の他方の板面(12)よりも平面サイズの小さな複数個のものであり、それぞれの回路基板用のアイランド(40)を回路基板(10)の他方の板面(12)の周辺部に分散して設けて、接着剤(30)により接着するとともに、回路基板(10)の他方の板面(12)の中央部は、回路基板用のアイランド(40)が設けられていない部位である露出部とされており、回路基板(10)の他方の板面(12)の中央部は、回路基板用のアイランド(40)を介することなくモールド樹脂(50)に直接接触した状態でモールド樹脂(50)により封止されていることを特徴とする。
図1は、本発明の第1実施形態に係る電子装置の構成を示す図であり、(a)は概略平面図、(b)は概略断面図である。なお、図1(a)では、モールド樹脂50の内部に位置する構成要素を、モールド樹脂50を透過して示してある。
図6は、本発明の第2実施形態に係る電子装置の構成を示す図であり、(a)は概略平面図、(b)は概略断面図である。なお、図6では、モールド樹脂50の内部構成要素および枠400を上記図1と同様の状態で示してあるが、ここでは、第1の電子部品やボンディングワイヤについては省略してある。
図7は、本発明の第3実施形態に係る電子装置の製造方法を示す概略平面図であり、モールド樹脂50による封止後であって枠400の分断前の状態のワークを示している。
図8は、本発明の第4実施形態に係る電子装置の製造方法を示す概略平面図であり、モールド樹脂50による封止後であって枠400の分断前の状態のワークを示している。また、図9は、本実施形態の製造方法により製造された電子装置の概略断面図であり、図10は、本製造方法のモールド工程に用いる金型1の概略断面図である。
なお、上記各実施形態の電子装置においては、第2の電子部品用のアイランド42、それに取り付けられ第2の電子部品60および絶縁シート70を有する構成であったが、これらは、必要に応じて設けられればよく、たとえば上記各図において、これら第2の電子部品用のアイランド42、第2の電子部品60および絶縁シート70が省略された構成であってもよい。
1c ピン
4 リードフレーム
10 回路基板
11 回路基板の一方の板面
12 回路基板の他方の板面
20 第1の電子部品
30 接着剤
40 回路基板用のアイランド
41 吊りリード
50 モールド樹脂
60 第2の電子部品
70 絶縁シート
80 ボンディングワイヤ
400 枠
Claims (9)
- 回路基板(10)と、
前記回路基板(10)の一方の板面(11)に搭載された第1の電子部品(20)と、
前記回路基板(10)の他方の板面(12)に接着剤(30)を介して接着されて前記回路基板(10)を支持する回路基板用のアイランド(40)と、
前記第1の電子部品(20)、前記回路基板(10)および前記回路基板用のアイランド(40)を封止するモールド樹脂(50)と、を備える電子装置において、
前記回路基板用のアイランド(40)は、前記回路基板(10)の他方の板面(12)よりも平面サイズの小さな複数個のものであり、
それぞれの前記回路基板用のアイランド(40)を前記回路基板(10)の他方の板面(12)の周辺部に分散して設けて、前記接着剤(30)により接着するとともに、前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)が設けられていない部位である露出部とされており、
前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)を介することなく前記モールド樹脂(50)に直接接触した状態で前記モールド樹脂(50)により封止されており、
前記接着剤(30)は、その硬化時に揮発性ガスを発生するものであり、
前記接着剤(30)は前記回路基板(10)の他方の板面(12)の外郭より離れた状態で当該外郭よりも内側に引っ込んで位置していることを特徴とする電子装置。 - 回路基板(10)と、
前記回路基板(10)の一方の板面(11)に搭載された第1の電子部品(20)と、
前記回路基板(10)の他方の板面(12)に接着剤(30)を介して接着されて前記回路基板(10)を支持する回路基板用のアイランド(40)と、
前記第1の電子部品(20)、前記回路基板(10)および前記回路基板用のアイランド(40)を封止するモールド樹脂(50)と、を備える電子装置において、
前記回路基板用のアイランド(40)は、前記回路基板(10)の他方の板面(12)よりも平面サイズの小さな複数個のものであり、
それぞれの前記回路基板用のアイランド(40)を前記回路基板(10)の他方の板面(12)の周辺部に分散して設けて、前記接着剤(30)により接着するとともに、前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)が設けられていない部位である露出部とされており、
前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)を介することなく前記モールド樹脂(50)に直接接触した状態で前記モールド樹脂(50)により封止されており、
前記モールド樹脂(50)の内部にて、前記回路基板(10)の他方の板面(12)の中央部に対向する位置に、第2の電子部品用のアイランド(42)が設けられており、
前記第2の電子部品用のアイランド(42)のうち前記回路基板(10)の他方の板面(12)に対向する一面に、第2の電子部品(60)が搭載されており、
前記第2の電子部品用のアイランド(42)のうち前記第2の電子部品(60)が搭載されている一面とは反対側の他面には、電気絶縁性且つ熱伝導性の絶縁シート(70)が貼り付けられており、
前記絶縁シート(70)は前記モールド樹脂(50)より露出しており、
前記第2の電子部品(60)は、前記絶縁シート(70)を介して外部に放熱されるようになっていることを特徴とする電子装置。 - 回路基板(10)と、
前記回路基板(10)の一方の板面(11)に搭載された第1の電子部品(20)と、
前記回路基板(10)の他方の板面(12)に接着剤(30)を介して接着されて前記回路基板(10)を支持する回路基板用のアイランド(40)と、
前記第1の電子部品(20)、前記回路基板(10)および前記回路基板用のアイランド(40)を封止するモールド樹脂(50)と、を備える電子装置において、
前記回路基板用のアイランド(40)は、前記回路基板(10)の他方の板面(12)よりも平面サイズの小さな複数個のものであり、
それぞれの前記回路基板用のアイランド(40)を前記回路基板(10)の他方の板面(12)の周辺部に分散して設けて、前記接着剤(30)により接着するとともに、前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)が設けられていない部位である露出部とされており、
前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)を介することなく前記モールド樹脂(50)に直接接触した状態で前記モールド樹脂(50)により封止されており、
前記回路基板(10)は矩形板状をなすものであり、
前記回路基板用のアイランド(40)は、前記回路基板(10)の他方の板面(12)よりも平面サイズの小さな4個のものであり、
それぞれの前記回路基板用のアイランド(40)を前記回路基板(10)の他方の板面(12)の四隅部に分散して設けて、前記接着剤(30)により接着していることを特徴とする電子装置。 - 前記接着剤(30)は、その硬化時に揮発性ガスを発生するものであり、
前記接着剤(30)は前記回路基板(10)の他方の板面(12)の外郭より離れた状態で当該外郭よりも内側に引っ込んで位置していることを特徴とする請求項2または3に記載の電子装置。 - 前記接着剤(30)は前記回路基板(10)の他方の板面(12)の外郭よりも1mm以上の距離を持って引っ込んで位置していることを特徴とする請求項1または4に記載の電子装置。
- 前記モールド樹脂(50)の内部にて、前記回路基板(10)の一方の板面(11)にワイヤボンディングが行われ、これにより形成されたボンディングワイヤ(80)が前記第1の電子部品とされていることを特徴とする請求項5に記載の電子装置。
- 回路基板(10)と、
前記回路基板(10)の一方の板面(11)に搭載された第1の電子部品(20)と、
前記回路基板(10)の他方の板面(12)に接着剤(30)を介して接着されて前記回路基板(10)を支持する回路基板用のアイランド(40)と、
前記第1の電子部品(20)、前記回路基板(10)および前記回路基板用のアイランド(40)を封止するモールド樹脂(50)と、を備える電子装置において、
前記回路基板用のアイランド(40)は、前記回路基板(10)の他方の板面(12)よりも平面サイズの小さな複数個のものであり、
それぞれの前記回路基板用のアイランド(40)を前記回路基板(10)の他方の板面(12)の周辺部に分散して設けて、前記接着剤(30)により接着するとともに、前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)が設けられていない部位である露出部とされており、
前記回路基板(10)の他方の板面(12)の中央部は、前記回路基板用のアイランド(40)を介することなく前記モールド樹脂(50)に直接接触した状態で前記モールド樹脂(50)により封止されており、
前記接着剤(30)は、その硬化時に揮発性ガスを発生するものであり、
前記接着剤(30)は前記回路基板(10)の他方の板面(12)の外郭より離れた状態で当該外郭よりも内側に引っ込んで位置しており、
前記接着剤(30)は前記回路基板(10)の他方の板面(12)の外郭よりも1mm以上の距離を持って引っ込んで位置しており、
前記モールド樹脂(50)の内部にて、前記回路基板(10)の一方の板面(11)にワイヤボンディングが行われ、これにより形成されたボンディングワイヤ(80)が前記第1の電子部品とされており、
前記モールド樹脂(50)の内部にて、前記回路基板(10)の他方の板面(12)の中央部に対向する位置に、第2の電子部品用のアイランド(42)が設けられており、
前記第2の電子部品用のアイランド(42)のうち前記回路基板(10)の他方の板面(12)に対向する一面に、第2の電子部品(60)が搭載されており、
前記第2の電子部品用のアイランド(42)のうち前記第2の電子部品(60)が搭載されている一面とは反対側の他面には、電気絶縁性且つ熱伝導性の絶縁シート(70)が貼り付けられており、
前記絶縁シート(70)は前記モールド樹脂(50)より露出しており、
前記第2の電子部品(60)は、前記絶縁シート(70)を介して外部に放熱されるようになっており、
前記回路基板(10)は矩形板状をなすものであり、
前記回路基板用のアイランド(40)は、前記回路基板(10)の他方の板面(12)よりも平面サイズの小さな4個のものであり、
それぞれの前記回路基板用のアイランド(40)を前記回路基板(10)の他方の板面(12)の四隅部に分散して設けて、前記接着剤(30)により接着していることを特徴とする電子装置。 - 請求項1ないし3、7のいずれか1つに記載の電子装置を製造する電子装置の製造方法であって、
前記モールド樹脂(50)が入る大きさの中空部を有する枠(400)を有し、前記枠(400)の内周に前記回路基板用のアイランド(40)を有するとともに、前記回路基板用のアイランド(40)と前記枠(400)とが吊りリード(41)によって連結されてなるリードフレーム(4)を用意し、
前記回路基板用のアイランド(40)と前記回路基板(10)とを前記接着剤(30)を介して接着するとともに、前記回路基板(10)に前記第1の電子部品(20)を搭載した後、前記モールド樹脂(50)による封止を行い、続いて、前記モールド樹脂(50)の外部にて前記吊りリード(41)と前記枠(400)とを分断するようにしたものであり、
前記リードフレーム(4)として、異なる2方向にて前記回路基板用のアイランド(40)と前記枠(400)とが前記吊りリード(41)を介して連結されたものを用いることを特徴とする電子装置の製造方法。 - 請求項1ないし3、7のいずれか1つに記載の電子装置を製造する電子装置の製造方法であって、
前記モールド樹脂(50)が入る大きさの中空部を有する枠(400)を有し、前記枠(400)の内周に前記回路基板用のアイランド(40)を有するとともに、前記回路基板用のアイランド(40)と前記枠(400)とが吊りリード(41)によって連結されてなるリードフレーム(4)を用意し、
前記回路基板用のアイランド(40)と前記回路基板(10)とを前記接着剤(30)を介して接着するとともに、前記回路基板(10)に前記第1の電子部品(20)を搭載した後、このものを金型(1)に入れて前記モールド樹脂(50)による封止を行い、続いて、前記モールド樹脂(50)の外部にて前記吊りリード(41)と前記枠(400)とを分断するようにしたものであり、
前記リードフレーム(4)として、前記吊りリード(41)の一部が当該吊りリード(41)の残部よりも面積の大きな部位である大面積部(41a)とされたものを用い、
前記モールド樹脂(50)による封止時には、前記金型(1)内にて前記大面積部(41a)をピン(1c)で押さえることで前記リードフレーム(4)を前記金型(1)に固定するようにしたことを特徴とする電子装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184684A JP5516225B2 (ja) | 2010-08-20 | 2010-08-20 | 電子装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010184684A JP5516225B2 (ja) | 2010-08-20 | 2010-08-20 | 電子装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012044020A JP2012044020A (ja) | 2012-03-01 |
JP5516225B2 true JP5516225B2 (ja) | 2014-06-11 |
Family
ID=45899978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010184684A Expired - Fee Related JP5516225B2 (ja) | 2010-08-20 | 2010-08-20 | 電子装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5516225B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800266B (zh) * | 2021-05-31 | 2023-04-21 | 日商Towa股份有限公司 | 成型模、樹脂成型裝置及樹脂成型品的製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253153A (ja) * | 2008-04-09 | 2009-10-29 | Asmo Co Ltd | 樹脂封止型半導体装置 |
-
2010
- 2010-08-20 JP JP2010184684A patent/JP5516225B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI800266B (zh) * | 2021-05-31 | 2023-04-21 | 日商Towa股份有限公司 | 成型模、樹脂成型裝置及樹脂成型品的製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2012044020A (ja) | 2012-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW560019B (en) | Enhanced die-down ball grid array and method for making the same | |
JP5149854B2 (ja) | 半導体装置 | |
JP4785917B2 (ja) | マルチチップモジュールの製造方法 | |
JP2009295959A (ja) | 半導体装置及びその製造方法 | |
KR101443968B1 (ko) | 전력 모듈 패키지 및 그 제조방법 | |
CN101740407A (zh) | 四方扁平无外引脚封装结构的封装工艺 | |
KR20070108701A (ko) | 저 열저항 파워 모듈 및 그 제조방법 | |
JP5854140B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5169964B2 (ja) | モールドパッケージの実装構造および実装方法 | |
JP2011023458A (ja) | 半導体装置およびその製造方法 | |
JP2006100759A (ja) | 回路装置およびその製造方法 | |
JP5516225B2 (ja) | 電子装置およびその製造方法 | |
JP5898575B2 (ja) | 半導体装置 | |
CN104465427B (zh) | 封装结构及半导体工艺 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
JP2002093982A (ja) | 半導体装置及びその製造方法 | |
JP5542853B2 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2000009341A1 (fr) | Tete thermique, unite de tete thermique et procede de fabrication correspondant | |
JP2017028131A (ja) | パッケージ実装体 | |
JP2013165157A (ja) | 半導体装置の製造方法 | |
JP5385438B2 (ja) | 半導体装置 | |
JP2018107181A (ja) | 電子装置および電子モジュール | |
JP4695672B2 (ja) | 半導体装置 | |
JP2013110188A (ja) | 半導体装置及びその製造方法 | |
JP2008028040A (ja) | 半導体装置及びその製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120919 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
LAPS | Cancellation because of no payment of annual fees |