JP5542853B2 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5542853B2 JP5542853B2 JP2012039467A JP2012039467A JP5542853B2 JP 5542853 B2 JP5542853 B2 JP 5542853B2 JP 2012039467 A JP2012039467 A JP 2012039467A JP 2012039467 A JP2012039467 A JP 2012039467A JP 5542853 B2 JP5542853 B2 JP 5542853B2
- Authority
- JP
- Japan
- Prior art keywords
- control board
- lead frame
- semiconductor device
- metal wire
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 84
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 70
- 239000002184 metal Substances 0.000 claims description 70
- 229920005989 resin Polymers 0.000 claims description 32
- 239000011347 resin Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 29
- 238000000465 moulding Methods 0.000 claims description 15
- 230000005484 gravity Effects 0.000 claims description 10
- 238000007789 sealing Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 description 20
- 238000009413 insulation Methods 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Wire Bonding (AREA)
Description
この発明は、半導体素子を搭載したリードフレーム（金属電極板）と制御基板とを積層関係に配置し、モールド樹脂で一体封止した半導体装置および半導体装置の製造方法に係り、特に、簡便なプロセスとして低コストにて製造することができるものである。
従来の半導体素子をモールド樹脂により封止する半導体装置において、半導体装置を制御するための制御基板は、この半導体装置の外部に取り出されたリードフレームの端子と接続される場合が一般的である。すなわち、数十Ａ〜数百Ａ程度の電流が流れるリードフレーム上のパワー回路部は、通常Ｃｕフレームを用いて構成され、通常０．５〜１０平方ｍｍ程度の大きな断面積を有する。それに対して、制御基板上の保護回路部は、ゲートのオンオフや過電流保護、短絡保護、温度保護などの保護機能、ゲート駆動の絶縁分離、および絶縁された電源回路にて形成され、流れる電流は数十ｍＡ程度であるため、断面積は小さくてもよく、通常プリント配線板に作り込まれる。
このようなことから、半導体装置の小型化を満たすために、制御基板と半導体素子が配設されたリードフレームとを積層方向に配置して樹脂により一体封止する方法が知られている。
例えば、従来の半導体装置は、半導体素子と、この半導体素子を制御するための制御基板が樹脂で一体封止されている。そして、制御基板は半導体素子に固定された金属電極板上の広いスペースに接着剤にて取り付けられている（例えば、特許文献１参照）。
また、他の従来の半導体装置は、リードフレームの一部を平面から垂直になるように曲げ加工された制御基板固定部を、制御基板のスルーホールに垂直挿入し、リードフレーム上の半導体素子と制御基板上の部材が干渉しないように、リードフレームと制御基板と間で一定のクリアランスを保ちつつ固着し、一体封止するものである（例えば、特許文献２参照）。
例えば、従来の半導体装置は、半導体素子と、この半導体素子を制御するための制御基板が樹脂で一体封止されている。そして、制御基板は半導体素子に固定された金属電極板上の広いスペースに接着剤にて取り付けられている（例えば、特許文献１参照）。
また、他の従来の半導体装置は、リードフレームの一部を平面から垂直になるように曲げ加工された制御基板固定部を、制御基板のスルーホールに垂直挿入し、リードフレーム上の半導体素子と制御基板上の部材が干渉しないように、リードフレームと制御基板と間で一定のクリアランスを保ちつつ固着し、一体封止するものである（例えば、特許文献２参照）。
１つめの従来の半導体装置は、金属電極板を半導体素子に搭載するためには、半導体素子の電極にめっき工程などにより、はんだに濡れる電極材料を付与する必要がある。しかし、めっき工程は通常のウェハプロセスでは用いないため、コスト高となる。さらに、半導体素子を金属電極板を用いずに電気的に接続する半導体装置においては、半導体素子上に制御基板を固定することができず、一体封止するのは困難であるという問題点があった。
また、２つめの従来の半導体装置は、制御基板をリードフレームに搭載しているため、制御基板固定部を製作する工程を別途設ける必要がある。また、制御基板固定部に制御基板のスルーホールを挿入するためには、高精度の曲げ加工で制御基板固定部を製作する必要があり、工程が煩雑となり、コスト高になるという問題点があった。
この発明は上記のような課題を解決するためになされたものであり、リードフレーム上に制御基板を積層する構成を、簡略したプロセスとして低コストにて製造することができる半導体装置および半導体装置の製造方法を提供することを目的とする。
この発明の半導体装置は、
複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して垂直方向に距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなるものである。
複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して垂直方向に距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなるものである。
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第２工程とを備えたものである。
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第２工程とを備えたものである。
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第２工程とを備えたものである。
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第２工程とを備えたものである。
この発明の半導体装置は、
複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して垂直方向に距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなるので、
簡便なプロセスにて低コストにて製造することができる。
複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して垂直方向に距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなるので、
簡便なプロセスにて低コストにて製造することができる。
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第２工程とを備えたので、
簡便なプロセスにて低コストにて製造することができる。
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第２工程とを備えたので、
簡便なプロセスにて低コストにて製造することができる。
また、この発明の半導体装置の製造方法は、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を上記突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第２工程とを備えたので、
簡便なプロセスにて低コストにて製造することができる。
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を上記突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第２工程とを備えたので、
簡便なプロセスにて低コストにて製造することができる。
実施の形態１．
以下、本願発明の実施の形態について説明する。図１はこの発明の実施の形態１における半導体装置の構成を示した断面図、図２は図１に示した半導体装置の製造方法を示した平面図である。図において、複数の電極としてのリード端子１０１を有するリードフレーム１００と、リードフレーム１００の主面１００ａ上に固着された複数の半導体素子１と、これら複数の半導体素子１を制御し、リードフレーム１００の主面１００ａに対して距離を隔てて配設され複数の電極としてのボンディングパッド４を有する制御基板３と、半導体素子１同士、または、リードフレーム１００のリード端子１０１同士、または、半導体素子１とリードフレーム１００のリード端子１０１とを接続する下層金属ワイヤ２と、制御基板３のボンディングパッド４と、リードフレーム１００のリード端子１０１との間を接続する複数の金属ワイヤ５と、リードフレーム１００の裏面１００ｂに絶縁シート７を介して配設されているヒートシンク８と、これらを一体封止するモールド樹脂６とを備えている。
以下、本願発明の実施の形態について説明する。図１はこの発明の実施の形態１における半導体装置の構成を示した断面図、図２は図１に示した半導体装置の製造方法を示した平面図である。図において、複数の電極としてのリード端子１０１を有するリードフレーム１００と、リードフレーム１００の主面１００ａ上に固着された複数の半導体素子１と、これら複数の半導体素子１を制御し、リードフレーム１００の主面１００ａに対して距離を隔てて配設され複数の電極としてのボンディングパッド４を有する制御基板３と、半導体素子１同士、または、リードフレーム１００のリード端子１０１同士、または、半導体素子１とリードフレーム１００のリード端子１０１とを接続する下層金属ワイヤ２と、制御基板３のボンディングパッド４と、リードフレーム１００のリード端子１０１との間を接続する複数の金属ワイヤ５と、リードフレーム１００の裏面１００ｂに絶縁シート７を介して配設されているヒートシンク８と、これらを一体封止するモールド樹脂６とを備えている。
金属ワイヤ５および下層金属ワイヤ２は、超音波接合で接合できる材質のものならばよく、例えばアルミニウムワイヤ、銅ワイヤなど必要な強度と配線という機能が両立できるものであればよい。そして、制御基板３とリードフレーム１００との接続は金属ワイヤ５のみにて構成される。また、リードフレーム１００には、半導体装置の製造方法において、制御基板３を中空支持するため支持箇所Ｘが４箇所設定されている。
上記のように構成された実施の形態１の半導体装置の製造方法について説明する。まず、リードフレーム１００の主面１００ａには複数の半導体素子１がはんだ付けにて固着されている。次に、リードフレーム１００の裏面１００ｂに絶縁シート７を介してヒートシンク８を固着する。このような絶縁シート７は、高熱伝導性（放熱性）かつ絶縁性を確保するため、例えば、熱硬化樹脂であるエポキシ樹脂に、窒化ホウ素や窒化アルミニウム、窒化シリコン、アルミナ、シリカなどのセラミックのフィラーを混合してシート状に積層したものを用いている。そして、絶縁性および高熱伝導性を確実に確保するためには、リードフレーム１００と絶縁シート７、ヒートシンク８とがボイド等を間の界面に介在させずに接着し、かつ、絶縁シート７内にボイドなどが存在しない状態で相互に接着することが必要である。
ところが、リードフレーム１００は複数の分割されて配線が配設され、かつ、半導体素子１が搭載されているため、全面を均一に加圧して接着することは困難である。そこで、半導体素子１の設置前に、先にヒートシンク８を絶縁シート７を介してリードフレーム１００に接着しておくことも考えられる。しかしながら、その場合はその後に、リードフレーム１００の主面１００ａ上に半導体素子１を、はんだ付けにて固着する必要があり、それには３００℃近い温度までの加熱が必要とされるため、絶縁シート７が劣化する可能性があり適当ではない。そこで、ボイドのない接着状態を得るために、以後の工程におけるモールド樹脂６を成形する際の成形圧力を利用する方式を用いる。標準的なモールド樹脂６の成形圧力は１００気圧程度であり、このような加圧により絶縁シート７に内在していたボイドは完全に圧縮され、あっても非常に小さい体積になる。また、接着界面の密着度も高まる。よって、容易にボイドのない接着状態を得ることができる。
よって、絶縁シート７を、このモールド前においては、絶縁シート７の反応度合いの中間的な硬化状態になるようにコントロールして供給しておき、モールド樹脂６成形時に完全硬化するようにしておくことで、所定の絶縁性と放熱性とを確保することができる。しかしながらこのような工程を用いた場合、成形中に粘度の低くなったモールド樹脂によりリードフレームに与えられる加圧力は、およそ均一であることが必要であり、絶縁シートが硬化状態でない中間的な状態であると、従来のような場合では、リードフレームに設置されている制御基板固定部に局所的に加圧力が不均一な箇所が発生する可能性があり、十分な絶縁性が得られない場合がある。
また他に従来において、リードフレームの加圧力の不均一となる場合として、制御基板を支持するリードフレーム上に配置された制御基板固定部によって、制御基板とリードフレームとのクリアランスを確保しているため、この制御基板固定部が形成されている部分のリードフレームは、加圧力が他と大きく異なってしまうということが考えられる。このことを緩和するために、制御基板固定部を絶縁シートを介さずにヒートシンクに設置させることが考え得るが、この場合には、絶縁シートを制御基板固定部に接触しないように部分的に切り取るという無駄が生じる。さらに、リードフレームは制御基板固定部を迂回するため、不必要に大型化し、それにともない、ヒートシンクも不必要に大型化する。これらに対して本実施の形態１において、制御基板３をリードフレーム１００の主面１００ａに対して距離を隔てて積層した状態でモールド樹脂６にて一体封止でき、かつ、従来のような制御基板固定部が不要となりヒートシンク８を不必要に大型化する必要がなく、半導体装置２００を大幅に小型化することができた。
次に、半導体素子１同士、リードフレーム１００のリード端子１０１同士、または、半導体素子１とリードフレーム１００のリード端子１０１とを下層金属ワイヤ２により接続する（図２（ａ））。次に、リードフレーム１００の支持箇所Ｘに冶具を設置し、リードフレーム１００の主面１００ａに対して距離を隔てて制御基板３を中空保持する。次に、この中空保持した状態を保ちながら、制御基板３のボンディングパッド４と、リードフレーム１００のリード端子１０１とを金属ワイヤ５にて接続する（図２（ｂ））。
このボンディング時に、制御基板３がボンディングのツールによって受ける荷重によって撓むと、接合安定性が損なわれ、変形に対して強度が低くなるという不具合が生じる。このため、制御基板３の保持はボンディング時の荷重による基板変形が小さくするような配慮が必要である。よって、制御基板３の長辺側を支える方法などが考えられる。本実施の形態１においては、制御基板３のコーナー部近傍の４箇所の支持箇所Ｘで、例えばリードフレーム１００のパターンを打ち抜いた領域を形成し、その支持箇所Ｘにから突き上げた冶具にて制御基板３を下から安定的に支える方法にて行う。
次に、支持箇所Ｘの治具を除く。次に、モールド樹脂６にてこれらを一体封止する（図１）。この際、制御基板３とリードフレーム１００とを接続するための金属ワイヤ５により、リードフレーム１００上の半導体素子１と制御基板３とが干渉しないように、リードフレーム１００と制御基板３との間で一定のクリアランスを保ちつつ保持される状態を維持する必要がある。このことは、一般的に制御基板３は、ガラスエポキシ樹脂製であり、比重は１．８と軽いため２００〜５００μｍ程度の金属ワイヤ５を制御基板３の周囲に複数本配置するだけで、リードフレーム１００の主面１００ａ上に距離を隔てて制御基板３を中空保持（クリアランスを保つ）することが十分に可能である。
よって、制御基板３とリードフレーム１００との間を治具にて支持しなくとも、モールド樹脂６にてモールドすることができる。そして、制御基板３を金属ワイヤ５のみで、リードフレーム１００の主面１００ａ上に保持しているため、モールド時のモールド樹脂６の制御基板３に対して与えられた加圧による影響は、金属ワイヤ５が変形することで吸収され、絶縁シート７に対する加圧の不均一性が発生しなかった。すなわち、金属ワイヤ５は、制御基板３を保持するが、力は伝えないという極めて優れた作用を及ぼす接続方法である。尚、金属ワイヤ５のループ長をなるべく短くなるように設計すれば、金属ワイヤ５の１本１本の剛性が高くなり、保持力を向上することができる。
上記のように構成された実施の形態１の半導体装置および半導体装置の製造方法によれば、金属ワイヤ以外の構造体を備えることなく、制御基板をリードフレームの主面上に距離を隔てて保持することが可能であるため、プロセスが簡便となり、コスト削減となる。
実施の形態２．
図３はこの発明の実施の形態２における半導体装置の構成を示す断面図、図４は図３に示した半導体装置の製造方法を示す平面図である。図において、上記実施の形態１と同様の部分は同一符号を付して説明を省略する。制御基板３のボンディングパッド４およびリードフレーム１００のリード端子１０１は、それぞれダミー電極としてのダミーボンディングパッド４ａと、ダミーリード端子１０１ａとを有している。これらダミー電極は、例えば上記実施の形態１において、通常各電極が形成されることのない箇所、すなわち図面上において、制御基板３の上辺および右辺に対応する箇所に形成されている。そして、金属ワイヤ５には、これらダミー電極同士、すなわち、ダミーボンディングパッド４ａとダミーリード端子１０１ａとを接続するダミー金属ワイヤ５ａを有する。
図３はこの発明の実施の形態２における半導体装置の構成を示す断面図、図４は図３に示した半導体装置の製造方法を示す平面図である。図において、上記実施の形態１と同様の部分は同一符号を付して説明を省略する。制御基板３のボンディングパッド４およびリードフレーム１００のリード端子１０１は、それぞれダミー電極としてのダミーボンディングパッド４ａと、ダミーリード端子１０１ａとを有している。これらダミー電極は、例えば上記実施の形態１において、通常各電極が形成されることのない箇所、すなわち図面上において、制御基板３の上辺および右辺に対応する箇所に形成されている。そして、金属ワイヤ５には、これらダミー電極同士、すなわち、ダミーボンディングパッド４ａとダミーリード端子１０１ａとを接続するダミー金属ワイヤ５ａを有する。
上記実施の形態１では、金属ワイヤ５のみにてリードフレーム１００に制御基板３を保持しているため、例えば、金属ワイヤ５のボンディングが終了した後、モールド樹脂６にてモールドする工程に搬送する際に、振動による制御基板３の位置ズレが発生する可能性がある。このように、位置関係を保持できないと、モールドするための金型にリードフレーム１００および制御基板３を移動させたときに、振動などによって制御基板３がリードフレーム１００に対する位置ズレを生じ、モールドするための金型が閉じたときに、制御基板３が所定の場所にない可能性がある。そして、制御基板３をモールドするための金型の不適切な箇所で挟み込んでしまい、制御基板３が破損したり、モールドするための金型が傷ついてしまったりという不具合が生じる可能性がある。
よって、本実施の形態２においては、このような制御基板３の搬送時の位置ズレを防ぐために、制御基板３の重心に対して、おおよそ均等な分布で金属ワイヤ５を配置するものである。すなわち、制御基板３の重心を挟み込むように対向する箇所に金属ワイヤ５を配設し、その本数を力学的に同程度とすることで、制御基板３の位置保持性を格段に向上させる。このような効果を実現するためには、制御基板３がおよそ長方形の場合であれば、対向する２辺に対して金属ワイヤ５の本数をおおよそ均等に配設することでほぼ目的が達される。尚、重心に対向して配設するのであれば、金属ワイヤ５の形成箇所は３辺もしくは４辺であっても、同様の効果を奏することができる。これらに対して、もし、１辺だけで支持するような場合であれば、制御基板３を支える金属ワイヤ５が変形し、制御基板３の位置ズレが発生する可能性がある。
具体的には、上記実施の形態１の図２（ｂ）にて示したように、金属ワイヤ５にて対向しない２辺にて制御基板３を支えている場合、制御基板３の重心は、金属ワイヤ５の形成されている２辺にて囲まれて描かれる３角形の外か、この３角形の斜辺上に存在するため、搬送時に金属ワイヤ５の変形が起こりやすくなる。これに対し、本実施の形態２においては、図４に示すように、制御基板３の４辺の全てに金属ワイヤ５を配置する。よって、金属ワイヤ５が制御基板３の重心に対向して配置されているため、制御基板３の重心は金属ワイヤ５で支えられている領域の内側となる。このことにより、制御基板３は振動などに対して極めて変形しにくくなっている。
このとき、形成したい箇所にリードフレーム１００のリード端子１０１および制御基板３のボンディングパッド４が存在しない場合には、その形成したい箇所に、リードフレーム１００の電極としてのダミーリード端子１０１ａ、および制御基板３の電極としてのダミーボンディングパッド４ａをそれぞれ形成する。尚、これらダミーリード端子１０１ａおよびダミーボンディングパッド４ａは電流が流れない箇所に形成されているものである。そして、このダミーリード端子１０１ａとダミーボンディングパッド４ａとを接続するダミー金属ワイヤ５ａを形成することで実施することができる。
また、この例では金属ワイヤ５を制御基板３の４辺に配置したが、３辺であっても、対向する２辺の間に制御基板３の重心が収まるようになるので、位置保持性を確保できる。また、本数が倍ほど異なるなどバランスが悪い場合には、ダミー金属ワイヤ５ａをバランスが保たれる程度に設置し、金属ワイヤ５の数を同等レベルに向上させることで、位置保持性はさらに高まる。このように、制御基板３とリードフレーム１００と間で通電する必要のないところにも、ダミー金属ワイヤ５ａを配線することで、同一プロセスの中で保持力を向上させることができ、制御基板３の位置保持性を格段に向上でき、品質安定性を確保可能となる。このような金属ワイヤ５は制御基板３上に、パターンに接続しないダミーボンディングパッド４ａを所定の箇所に配置し、電気的に接続しないダミー金属ワイヤ５ａを接合することで、自在に制御基板３の重心を金属ワイヤ５の保持部内に納めることでバランスを取ることができた。
また、図５のように示すように、ダミー金属ワイヤ５ａを複数本のワイヤを多重接続して形成すれば、保持力をさらに向上させることができる。また、ダミー金属ワイヤ５ａをアルミニウムのリボンなど、矩形断面を有するものを用いれば、保持力をさらに向上されることができる。具体的には、例えば幅２ｍｍ、厚み２００μｍ程度のアルミニウムのリボンは実用化可能であると考える。また、これを用いれば、複数本のワイヤを１本のアルミニウムのリボンに置き換えても同様の保持力有することが可能であり、製造に要する時間を短縮できる。
実施の形態３．
上記各実施の形態においては、制御基板とリードフレームとの中空支持を治具を用いて行う例を示したが、本実施の形態３においては、制御基板３に突出部１０を形成し、この突出部１０を支持して、リードフレーム１００の主面１００ａに対して距離を隔てて支持して製造を行うものである。図６はこの発明の実施の形態３における半導体装置の構成を示す断面図および平面図である。尚、断面図は平面図におけるＡ−Ａ’線断面である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。制御基板３にはモールド樹脂６から外部に突出する突出部１０を備えている。
上記各実施の形態においては、制御基板とリードフレームとの中空支持を治具を用いて行う例を示したが、本実施の形態３においては、制御基板３に突出部１０を形成し、この突出部１０を支持して、リードフレーム１００の主面１００ａに対して距離を隔てて支持して製造を行うものである。図６はこの発明の実施の形態３における半導体装置の構成を示す断面図および平面図である。尚、断面図は平面図におけるＡ−Ａ’線断面である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。制御基板３にはモールド樹脂６から外部に突出する突出部１０を備えている。
このように突出部１０を備えていれば、金属ワイヤ５を形成する際の制御基板３の保持において、この突出部１０を用いて、リードフレーム１００の主面１００ａに対して距離を隔てて制御基板３を中空保持することができる。
また、モールド樹脂６にて封止する際においても、この突出部１０を外部にて保持することができ、モールド時の位置保持性が向上する。尚、この突出部１０を保持することが可能なモールドするための金型を形成してもよい。
また、モールド樹脂６にて封止する際においても、この突出部１０を外部にて保持することができ、モールド時の位置保持性が向上する。尚、この突出部１０を保持することが可能なモールドするための金型を形成してもよい。
上記実施の形態３によれば、バランスの悪い制御基板でもモールド時に位置保持性が向上することができる。また、その際における絶縁シートへの加圧力の均一性に悪影響を及ぼさずに樹脂封止が可能である。さらに、制御基板の搬送時に、この突出部を保持して行えば、制御基板を変形させないという効果も生じることとなる。
尚、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体素子、３ 制御基板、４ ボンディングパッド、
４ａ ダミーボンディングパッド、５ 金属ワイヤ、５ａ ダミー金属ワイヤ、
６ モールド樹脂、１０ 突出部、１００ リードフレーム、１０１ リード端子、
１０１ａ ダミーリード端子、１００ａ 主面、２００ 半導体装置、Ｘ 支持箇所。
４ａ ダミーボンディングパッド、５ 金属ワイヤ、５ａ ダミー金属ワイヤ、
６ モールド樹脂、１０ 突出部、１００ リードフレーム、１０１ リード端子、
１０１ａ ダミーリード端子、１００ａ 主面、２００ 半導体装置、Ｘ 支持箇所。
Claims (8)
- 複数の電極を有するリードフレームと、
上記リードフレームの主面上に固着された半導体素子と、
上記半導体素子を制御し、上記リードフレームの主面に対して垂直方向に距離を隔てて配設され複数の電極を有する制御基板と、
上記制御基板の電極と上記リードフレームの電極との間を接続する複数の金属ワイヤと、
これらを一体封止するモールド樹脂とを備え、
上記制御基板と上記リードフレームとの接続は上記金属ワイヤのみにてなる半導体装置。 - 上記制御基板は、上記モールド樹脂から外部に突出する突出部を備えている請求項１に記載の半導体装置。
- 上記制御基板の電極および上記リードフレームの電極は、上記制御基板の重心を挟んで対向する箇所にそれぞれ形成されている請求項１または請求項２に記載の半導体装置。
- 上記制御基板の電極および上記リードフレームの電極は、ダミー電極を有し、
上記金属ワイヤは、上記ダミー電極同士を接続するダミー金属ワイヤを有する請求項１ないし請求項３のいずれか１項に記載の半導体装置。 - 上記ダミー金属ワイヤは、複数本のワイヤを多重接続して形成されている請求項４に記載の半導体装置。
- 上記ダミー金属ワイヤは、矩形断面を有する請求項４または請求項５に記載の半導体装置。
- 請求項１ないし請求項６のいずれか１項に記載の半導体装置の製造方法において、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止する第２工程とを備えた半導体装置の製造方法。 - 請求項２に記載の半導体装置の製造方法において、
上記リードフレームの主面に対して垂直方向に距離を隔てて上記制御基板を上記突出部を把持して中空支持しながら、上記制御基板の電極と上記リードフレームの電極との間を上記金属ワイヤにて接続する第１工程と、
上記制御基板の中空支持状態を保ちながら、上記リードフレーム、上記半導体素子、上記制御基板および上記金属ワイヤを上記モールド樹脂にて一体封止するとともに、上記制御基板の突出部は上記モールド樹脂から外部に突出させる第２工程とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012039467A JP5542853B2 (ja) | 2012-02-27 | 2012-02-27 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012039467A JP5542853B2 (ja) | 2012-02-27 | 2012-02-27 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013175609A JP2013175609A (ja) | 2013-09-05 |
| JP5542853B2 true JP5542853B2 (ja) | 2014-07-09 |
Family
ID=49268264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012039467A Active JP5542853B2 (ja) | 2012-02-27 | 2012-02-27 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5542853B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014170801A (ja) * | 2013-03-01 | 2014-09-18 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP6316086B2 (ja) * | 2014-05-09 | 2018-04-25 | 三菱電機株式会社 | 樹脂封止型電力用半導体装置及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001358263A (ja) * | 2000-06-12 | 2001-12-26 | Hitachi Ltd | 半導体装置およびその回路形成方法 |
| JP2009123953A (ja) * | 2007-11-15 | 2009-06-04 | Omron Corp | トランスファーモールド型パワーモジュール |
| KR20110041301A (ko) * | 2009-10-15 | 2011-04-21 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
| JP5200037B2 (ja) * | 2010-01-21 | 2013-05-15 | 三菱電機株式会社 | パワーモジュール |
-
2012
- 2012-02-27 JP JP2012039467A patent/JP5542853B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013175609A (ja) | 2013-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10290565B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5271886B2 (ja) | 半導体装置およびその製造方法 | |
| CN100452396C (zh) | 半导体装置及其制造方法 | |
| JP5484429B2 (ja) | 電力変換装置 | |
| US20130015468A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009295959A (ja) | 半導体装置及びその製造方法 | |
| CN106847781B (zh) | 功率模块封装及其制造方法 | |
| JP6849660B2 (ja) | 半導体装置 | |
| JP5200037B2 (ja) | パワーモジュール | |
| JP2006013080A (ja) | 半導体モジュールおよびその製造方法 | |
| JP2014072304A (ja) | 半導体モジュールの製造方法、半導体モジュール | |
| CN115985855A (zh) | 功率模块和功率模块的制备方法 | |
| JP2012212712A (ja) | 半導体装置の実装構造及び半導体装置の実装方法 | |
| JP5542853B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
| US9691697B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2008235859A (ja) | 半導体装置とその製造方法 | |
| JP2013197258A (ja) | 回路基板、半導体モジュールの製造方法 | |
| JP4238700B2 (ja) | 回路構成体の製造方法 | |
| JP4833678B2 (ja) | 圧電発振器の製造方法 | |
| US11264351B2 (en) | Method of manufacturing chip module | |
| US20080197465A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009016380A (ja) | 半導体装置及びその製造方法 | |
| JP2017028131A (ja) | パッケージ実装体 | |
| JP5217014B2 (ja) | 電力変換装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5542853 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |