JPH11135714A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH11135714A
JPH11135714A JP9297429A JP29742997A JPH11135714A JP H11135714 A JPH11135714 A JP H11135714A JP 9297429 A JP9297429 A JP 9297429A JP 29742997 A JP29742997 A JP 29742997A JP H11135714 A JPH11135714 A JP H11135714A
Authority
JP
Japan
Prior art keywords
semiconductor chip
gold
bonding
wire
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9297429A
Other languages
English (en)
Other versions
JP3111312B2 (ja
Inventor
Masaaki Hiromitsu
正明 弘光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP09297429A priority Critical patent/JP3111312B2/ja
Publication of JPH11135714A publication Critical patent/JPH11135714A/ja
Application granted granted Critical
Publication of JP3111312B2 publication Critical patent/JP3111312B2/ja
Priority to US09/738,537 priority patent/US6413797B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップと所定の対象物とをその特性を
損なうことなくワイヤボンディングによって電気的な接
続が図れるようにする。 【解決手段】半導体チップ３と所定の接続対象物（フイ
ルム基板２または第３の半導体チップ５）とが金属線ワ
イヤＷ１，Ｗ２を介して電気的に接続された半導体装置
１において、上記半導体チップ３および／または上記接
続対象物２，５のワイヤボンディング部位を貴金属によ
って形成した。好ましくは、上記半導体チップ３および
／または上記接続対象物２，５のワイヤボンディング部
位は、金製のバンプ３０ａ，４０ａであり、上記金属線
ワイヤは、金製である。上記半導体チップ３および／ま
たは上記接続対象物５は、強誘電体メモリチップであ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、半導体チップと
所定の接続対象物とが金属線ワイヤを介して電気的に接
続された半導体装置に関する。
【０００２】
【従来の技術】周知のように、半導体チップどうしを電
気的に接続する場合には、金属線ワイヤを用いた熱圧着
ボンディングあるいは超音波ボンディングなどの方法が
一般的に採用されている。熱圧着ボンディングは、ヒー
タなどによって比較的高温（４００℃程度）にボンディ
ング対象物を予め加熱しておき、金属線ワイヤをボンデ
ィング部位に圧し付けることにより行なわれる。一方、
超音波ボンディングは、ボンディング対象物を加熱せず
に、金属線ワイヤをボンディング対象物に圧し付けた状
態で超音波を付与することにより行なわれる。
【０００３】
【発明が解決しようとする課題】しかしながら、熱圧着
ボンディングは、ボンディング対象物を４００℃程度に
加熱しなければならないため、熱に弱い半導体チップを
ボンディング対象物とする場合には不向きである。ま
た、所定の治具などによって比較的強い力で金属線ワイ
ヤをボンディング対象物に圧し付けなければならないた
め、ボンディング対象物がダメージを被ってその特性が
損なわれてしまう場合もある。一方、超音波ボンディン
グは、あまり大きな超音波を付与した場合には金属線ワ
イヤが切断してしまうといった欠点を有する。
【０００４】また、通常、半導体チップの表面には、ワ
イヤボンディング用のワイヤボンディングパッドがアル
ミニウムなどによって形成されているが、アルミニウム
が酸化して酸化膜を形成しやすいために、形成された酸
化膜によってボンディングパッドと金属線ワイヤとの間
に接合性が悪いといった不具合を生じていた。この不具
合は、ワイヤボンディング時の温度が高くなればなるほ
ど顕著に表れる。このような不具合を解消するために
は、形成された酸化膜を除去するために、ボンディング
部位に付与する超音波振動を大きくしなければならず、
この場合には、上述したように金属線ワイヤが切断して
しまうといった事態が生じかねない。
【０００５】本願発明は、上記した事情のもとで考え出
されたものであって、半導体チップと所定の対象物とを
その特性を損なうことなくワイヤボンディングによって
電気的な接続が図れるようにすることをその課題として
いる。
【０００６】
【発明の開示】上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。
【０００７】すなわち、本願発明によれば、半導体チッ
プと所定の接続対象物とが金属線ワイヤを介して電気的
に接続された半導体装置であって、上記半導体チップお
よび／または上記接続対象物のワイヤボンディング部位
が貴金属によって形成されていることを特徴とする、半
導体装置が提供される。
【０００８】上記構成によれば、上記半導体チップおよ
び／または上記接続対象物のワイヤボンディング部位が
貴金属によって形成されているために、ワイヤボンディ
ング部位が酸化されにくいものとなっている。すなわ
ち、半導体チップと所定の接続対象物とを金属線ワイヤ
を介して接続する際に、ワイヤボンディング部位に形成
された酸化膜を除去するといった操作が不要となる。こ
のため、酸化膜を除去すべくワイヤボンディング時に大
きな超音波振動を付与したり、あるいは上記半導体チッ
プや上記接続対象物を高温に加熱するなどして大きなエ
ネルギを付与する必要はないといった利点が得られる。
【０００９】好ましい実施形態においては、上記半導体
チップおよび／または上記接続対象物のワイヤボンディ
ング部位は、金製のバンプである。
【００１０】ところで、ワイヤボンディング工程は、金
属線の先端部を加熱することにより溶融状態の金属ボー
ルとし、この金属ボールをボンディング部位に圧し付け
ることにより行なわれるファーストボンディングと、金
属線ワイヤをボンディング部位に所定の治具によって押
圧・圧着した後に金属線ワイヤを切断するセカンドボン
ディングとからなる。このため、上記ワイヤボンディン
グ部位を金製のバンプとすれば、ワイヤボンディング工
程において金属線ワイヤをボンディング部位に押圧した
場合には、上記金製バンプがクッションとなって押圧力
が吸収され、上記半導体チップおよび／または上記接続
対象物へのダメージが軽減される。特に、このような利
点は、セカンドボンディングにおいて金属線ワイヤを押
圧切断する場合に顕著に表れる。
【００１１】好ましい実施形態においてはさらに、上記
金属線ワイヤは、金製である。
【００１２】上記金属線ワイヤが金製である場合には、
ファーストボンディング部分および／またはセカンドボ
ンディング部分が、金と金との接続なる。この場合に
は、接続部分が、酸化されにくい同種の金属どうしの接
続であるため、従来のような異種金属（金とアルミニウ
ム）どうしの接続に比べて小さなエネルギの付与によっ
て接続することが可能となる。また、上記ボンディング
部位と金線ワイヤとが接続された場合には、接続部が金
−金接続となるため、接続部が酸化することなく良好な
接続状態を維持することができる。
【００１３】なお、上記接続対象物としては、第２の半
導体チップ、あるいはセラミック製、金属製、あるいは
樹脂製の基板などが考えられる。上記接続対象物として
第２の半導体チップが採用される場合には、半導体チッ
プおよび第２の半導体チップの双方のボンディング部位
とも金製バンプとすることが好ましい。すなわち、上述
したように、上記金製バンプはボンディング押圧時の押
圧力を吸収することができるため、外力に弱い半導体チ
ップのボンディング部位は金製バンプとすることが好ま
しい。
【００１４】好ましい実施形態においてはさらに、上記
半導体チップおよび／または上記第２の半導体チップ
は、強誘電体メモリチップである。
【００１５】ここで、「強誘電体メモリチップ」とは、
誘電率の高い強誘電体の自発分極を利用した不揮発性メ
モリであり、この強誘電体メモリチップは、強誘電体の
分極方向を反転させることによって極めて高速かつ低電
圧で情報の書き換えが可能なメモリである。ところが、
強誘電体メモリチップに使用されている強誘電体は熱に
弱いため（１７０〜１８０℃程度で自発分極しなくな
る）、これを有する強誘電体メモリチップも熱に弱いと
いった欠点があり、この強誘電体メモリチップが所定温
度以上に加熱された場合には動作が不安定になってしま
う。このため、強誘電体メモリチップを他の半導体チッ
プや基板などと金属線ワイヤを用いて電気的に接続する
場合には、強誘電体メモリチップを加熱する温度を少な
くとも１７０℃以下にする必要がある。しかし、熱圧着
ボンディングでは、４００℃に強誘電体メモリチップを
加熱する必要があるため強誘電体メモリチップの動作が
不安定になってしまう。一方、超音波ボンディングで
は、超音波振動によって金属線ワイヤが切断されてしま
うことが懸念される。
【００１６】本願発明では、たとえばボンディング部位
を金製バンプとするとともに、金属線ワイヤを金製とす
ることによって、接続部を酸化されにくい同種の金属ど
うしの接続とされている。このため、従来の異種金属ど
うしの接続と比較すれば小さなエネルギの付与によって
ワイヤボンディングが行なえるのは上述の通りである。
したがって、たとえ熱に弱い強誘電体メモリチップに対
してワイヤボンディングする場合であっても、その加熱
温度を１００℃程度とし、あまり大きくない超音波振動
を付与するによって、金線ワイヤが切断されることなく
良好にワイヤボンディングを行うことが可能となる。
【００１７】本願発明のその他の特徴および利点は、添
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
【００１８】
【発明の実施の形態】以下、本願発明の好ましい実施の
形態を、図面を参照して具体的に説明する。
【００１９】図１は、本願発明に係る半導体装置の一例
を表す全体斜視図であり、図２は、図１のII−II線に沿
う断面図である。
【００２０】図１および図２に示すように、上記半導体
装置１は、ポリイミド樹脂製などのフイルム基板２と、
このフイルム基板２上に実装される第１の半導体チップ
３と、この第１の半導体チップ３と電気的な導通が図ら
れた第２の半導体チップ４と、この第２の半導体チップ
４上に実装された第３の半導体チップ５とを備えて大略
構成されている。
【００２１】図１および図２に良く表れているように、
上記フイルム基板２の両端部には、それぞれ５つの貫通
孔２０ａが形成されており、これらの貫通孔２０ａの形
成部位に対応して端子２０が計１０個形成されている。
これらの各端子２０は、上記フイルム基板２の上面に形
成された薄膜端子部２２と上記フイルム基板２の下面に
形成されたボール状端子部２１とを有しており、もちろ
ん上記薄膜端子部２２と上記ボール状端子部２１とは上
記貫通孔２０ａを介して電気的に導通している。なお、
上記薄膜端子部２２は、たとえば銅などによって形成さ
れており、上記ボール状端子部２１は、たとえばハンダ
などによって形成されている。また、上記貫通孔２ａお
よび端子２０の形成部位および個数は適宜設計事項であ
る。
【００２２】図１および図２に良く表れているように、
上記第１の半導体チップ３は、主面３ａの側縁部に列状
に並ぶようにして、たとえばアルミニウム製などの２種
類の電極パッド３０，３１がそれぞれ複数個ずつ形成さ
れており、これらの電極パッド３０，３１上には、金製
バンプ３０ａ，３１ａがそれぞれ形成されている。これ
らの金製バンプ３０ａ，３１ａは、たとえば半導体チッ
プがウエハの段階において金メッキを施すなどして形成
される。そして、上記金製バンプ３０ａと上記フイルム
基板２の端子２０とがワイヤＷ１を介して接続されて上
記フイルム基板２と上記第１の半導体チップ３とが電気
的に導通されている。もちろん、上記各電極パッド３
０，３１は、上記第１の半導体チップ３の主面３ａに形
成された回路素子（図示略）と導通している。なお、図
面上は表れていないが、上記第１の半導体チップ３は、
たとえばエポキシなどの樹脂によって上記フイルム基板
２と接合されている。
【００２３】図１および図２に良く表れているように、
上記第２の半導体チップ４は、主面４ａの側縁部に列状
に並ぶようにして複数の電極パッド４０が形成されてい
る。これらの電極パッド４０上には、金製バンプ４０ａ
がそれぞれ形成されている。そして、これらの金製バン
プ４０ａと上記第１の半導体チップ３の金製バンプ３１
ａとは、電気的に接続されている。これらの電気的な導
通には、異方性導電膜やハンダペーストなどが用いられ
る。もちろん、上記各電極パッド４０は、上記第２の半
導体チップ４の主面４ａに形成された回路素子（図示
略）と導通している。
【００２４】図１および図２に良く表れているように、
上記第３の半導体チップ５は、主面５ａの側縁部に列状
に並ぶようにして複数の電極パッド５０が形成されてお
り、これらの電極パッド５０上には、金製バンプ５０ａ
がそれぞれ形成されている。そして、金製バンプ５０ａ
と上記第１の半導体チップ３の金製バンプ３０ａとは、
ワイヤＷ２を介して電気的に接続されている。もちろ
ん、上記各電極パッド５０は、上記第３の半導体チップ
５の主面５ａに形成された回路素子（図示略）と導通し
ている。なお、上記第３の半導体チップ５は、その裏面
５ｂが上記第２の半導体チップ４の裏面４ｂと、たとえ
ばエポキシ樹脂などによって接合されている。
【００２５】なお、上記第１ないし第３半導体チップ
３，４，５、フイルム基板２、および金線ワイヤＷ１，
Ｗ２は、エポキシなどの樹脂を用いた金型成形によって
形成された樹脂パッケージ６１によって保護されてい
る。
【００２６】次に、図１および図２に示した半導体装置
１の製造方法の一例を、図３ないし図８を参照しつつ簡
単に説明する。
【００２７】まず、図３に良く表れているような樹脂フ
イルム２Ａに端子２０の薄膜端子部２２を形成する。上
記樹脂フイルム２Ａは、たとえばポリイミド樹脂製であ
り、幅方向の両側部に係止穴２０Ａが形成されており、
所定の送り機構によってピッチ送り、あるいは連続送り
が可能とされている。このような樹脂フイルム２Ａに薄
膜端子部２２を形成する工程は、上記樹脂フイルム２Ａ
の表面に、たとえばスパッタリング、蒸着、あるいはＣ
ＶＤなどの手段によって銅などの被膜を形成した後に、
エッチング処理を施すことによって行われる。
【００２８】ついで、上記第１の半導体チップ３を上記
樹脂フイルム２Ａに実装して図３に示された状態とす
る。この工程は、たとえば液状あるいは固体状の樹脂製
接着剤を上記樹脂フイルム２Ａ、あるいは上記第１の半
導体チップ３の一面３ｂに塗布した状態で上記第１の半
導体チップ３を上記樹脂フイルム２Ａ上に載置すること
により行われる。上記樹脂製接着剤６０としては、常温
で硬化する樹脂や後述するワイヤボンディング時の加熱
温度程度で硬化するエポキシ樹脂やフェノール樹脂など
が好適に採用される。なお、上記第１の半導体チップ３
には、金製バンプ３０ａ，３１ａが形成されているが、
これらの金製バンプ３０ａ，３１ａは、たとえば所定の
回路素子が形成されたウエハの段階において、ウエハ上
の電極パッド３０，３１に金メッキを施すなどして形成
される。
【００２９】つづいて、図４および図５に示すように、
上記薄膜端子２２と上記第１の半導体チップ３の第３金
製バンプ３０ａとの間を金線ワイヤＷによって接続す
る。この工程は、いわゆる熱超音波ボンディングによっ
て行われる。この熱超音波ボンディングは、たとえば支
持台９上に上記樹脂フイルム２Ａを載置して、上記支持
台９から上記樹脂フイルム２Ａおよび第１の半導体チッ
プ３を１００〜２００℃程度に加熱した状態で行われる
が、この熱超音波ボンディングは図４に示すファースト
ボンディングと、図５に示すセカンドボンディングとか
らなる。
【００３０】図４に良く表れているように、ファースト
ボンディングは、キャピラリ８と呼ばれる治具内に挿通
された金線ワイヤ５０の先端部を、上記キャピラリ８の
先端部８０から突出させておき、金線ワイヤＷの先端部
を水素炎や放電などによって加熱溶融させて金ボールＷ
ａを形成し、上記キャピラリ８を移動させて上記第３金
製バンプ３０ａ上に上記金ボールＷａを圧し付けて固着
することにより行われる。もちろん、上記金ボールＷａ
を圧し付ける際に、固着すべき部位に超音波振動を供給
してもよい。図５に良く表れているように、セカンドボ
ンディングは、上記金線ワイヤＷの先端部を固着した状
態で上記金線ワイヤＷを引き出しつつ上記樹脂フイルム
２Ａに薄膜端子部２２の部位まで移動させ、上記キャピ
ラリ８の先端部８０によって上記薄膜端子部２２の上面
に上記金線ワイヤＷを圧し付けながら超音波振動を供給
することにより行われる。そして、上記金線ワイヤＷが
圧着された場合には、上記キャピラリ８を上方移動させ
て上記金線ワイヤＷを引きちぎってワイヤボンディング
工程が終了する。
【００３１】上記構成によれば、上記第１の半導体チッ
プ３ワイヤボンディング部位、すなわち金製バンプ３０
ａが金によって形成されているために、ワイヤボンディ
ング部位（金製バンプ３０ａ）が酸化されにくいものと
なっている。すなわち、第１の半導体チップ３と上記樹
脂フイルム２Ａとを金線ワイヤＷを介して接続する際
に、ファーストボンディング部位（金製バンプ３０ａ）
に形成された酸化膜を除去するといった操作が不要とな
る。このため、酸化膜を除去すべくワイヤボンディング
時に大きな超音波振動を付与したり、あるいは上記第１
の半導体チップ３や上記樹脂フイルム２Ａを高温に加熱
するなどして大きなエネルギを付与する必要はないとい
った利点が得られる。
【００３２】ところで、上述したように、ワイヤボンデ
ィング工程のファーストボンディングは、金線ワイヤＷ
の先端部を加熱することにより溶融状態の金ボールＷａ
とし、この金属ボールをボンディング部位（金製バンプ
３０ａ）に圧し付けることにより行なわれる。このた
め、上記ワイヤボンディング部位を金製のバンプ３０ａ
とすれば、ファーストボンディングにおいて金線ワイヤ
Ｗの先端部をボンディング部位に押圧した場合には、上
記金製バンプ３０ａがクッションとなって押圧力が吸収
され、上記第１の半導体チップ３へのダメージが軽減さ
れる。
【００３３】また、ボンディングにおいて使用されるワ
イヤＷが金製であるため、ファーストボンディング部分
（金線ワイヤＷ１の一端部と金製バンプ３０ａとの接続
部分）が、金と金との接続となる。この場合には、接続
部分が、酸化されにくい同種の金属どうしの接続である
ため、従来のような異種金属（金とアルミニウム）どう
しの接続に比べて小さなエネルギの付与によって接続す
ることが可能となる。また、上記ボンディング部位（金
製バンプ３０ａ）と金線ワイヤＷとが接続された場合に
は、接続部が金−金接続となるため、接続部が酸化する
ことなく良好な接続状態を維持することができる。
【００３４】ついで、図６に示すように、上記第２の半
導体チップ４の金製バンプ４０ａを上記第１の半導体チ
ップ３の金製バンプ３１ａと対向させて上記第２の半導
体チップ４を上記第１の半導体チップ３に圧し付ける。
このようにして、上記第１金製バンプ３１ａと、上記第
金製バンプ４０ａとが電気的に接続される。この工程
は、たとえば既存のチップマウンタを用い、上記第２の
半導体チップ４を位置決めしつつ行なうことがきる。な
お、この工程は、上記各金製バンプ３１ａ，４０ａ間の
良好な接続状態を得るために、たとえば予め上記第１の
半導体チップ３または上記第２の半導体チップ４の金製
バンプ３１ａ，４０ａにハンダペーストを塗布した状態
で、あるいは上記各半導体チップ３，４間に異方性導電
膜を介在させた状態で行なわれる。
【００３５】さらに、図７に示すように、上記第２の半
導体チップ４上に第３の半導体チップ５を実装する。こ
の工程も、たとえば既存のチップマウンタを用い、上記
第２の半導体チップ４を位置決めしつつ行なうことが
き、また、上記第２の半導体チップ４と上記第３の半導
体チップ５との間にエポキシなどの樹脂製接着材を介在
させた状態で行なわれる。
【００３６】ついで、図８に示すように、上記第３の半
導体チップ５の金製バンプ５０ａと上記第１の半導体チ
ップ３の金製バンプ３０ａとをワイヤを用いて電気的に
接続する。この工程は、上述した上記樹脂フイルム２Ａ
の膜状端子部２２と上記第１の半導体チップ３の金製バ
ンプ３０ａとの間のワイヤボンディングと同様にして行
なわれる。ところで、上記各金製バンプ３０ａ，５０ａ
間の接続においては、ファーストボンディング部位（金
製バンプ５０ａ）およびセカンドボンディング部位（金
製バンプ３０ａ）の双方が金によって突出形成されてい
るので、キャピラリ８をボンディング部位の押圧した際
に上記金製バンプ３０ａ，５０ａがクッションとなって
押圧力が吸収され、上記第１および第３の半導体チップ
３，５へのダメージが軽減されるのは上述の通りであ
る。特に、セカンドボンディングは、上記キャピラリ８
をスライド移動させて上記金線ワイヤＷを圧し切る必要
があるため、上記第１の半導体チップ３への負担が大き
いが、セカンドボンディング部位を金製バンプ３０ａと
することによって上記第１の半導体チップ３へのダメー
ジが大幅に軽減される。
【００３７】ついで、図示しないが、上記第１ないし第
３半導体チップ３，４，５および金線ワイヤＷ１，Ｗ２
を覆うようにして樹脂パッケージ６１を形成する。この
樹脂パッケージ６１は、たとえば所定の樹脂を用いた金
型成形によって形成される。そして、上記樹脂フイルム
２Ａの貫通孔２０ａが形成された部位の下面側に、ハン
ダなどによってボール状端子部２１を形成して、上記樹
脂フイルム２Ａから切り離すことによって、図１および
図２に示したような半導体装置１が得られる。もちろ
ん、この樹脂パッケージングにおいては使用される樹脂
としては、１００℃程度で硬化するエポキシ樹脂やフェ
ノール樹脂を用いるのが好ましい。
【００３８】本実施形態では、各ワイヤボンディング部
位を金製バンプ３０ａ，５０ａとするとともに、ボンデ
ィングワイヤＷとして金製のものを用いることによっ
て、接続部が酸化されにくい同種の金属どうしの接続と
されている。このため、従来の異種金属どうしの接続と
比較すれば小さなエネルギの付与によってワイヤボンデ
ィングが行なえるのは上述の通りである。したがって、
たとえ熱に弱い強誘電体メモリチップに対してワイヤボ
ンディングする場合であっても、ボンディング時のチッ
プの加熱温度を１００℃程度とし、あまり大きくない超
音波振動を付与するによってワイヤボンディングを行う
ことが可能となる。また、上述した各製造工程において
使用される樹脂製接着剤として、常温硬化性の樹脂や１
００℃程度の加熱によって硬化する樹脂を用いた場合に
は、樹脂を硬化させる工程において強誘電体メモリチッ
プの特性が損なわれることはない。すなわち、本実施形
態では、１７０〜１８０℃程度で動作が不安定になる強
誘電体メモリチップを備えた半導体装置１の製造に好適
に採用しうる半導体装置の製造方法が提供される。
【図面の簡単な説明】
【図１】本願発明に係る半導体装置の一例を表す全体斜
視図である。
【図２】図１のII−II線に沿う断面図である。
【図３】長尺状の樹脂フイルムに第１の半導体チップを
実装した状態を表す斜視図である。
【図４】上記樹脂フイルムの端子と上記第１の半導体チ
ップの金製バンプとをワイヤボンディング（ファースト
ボンディング）によって接続している状態を表す図であ
る。
【図５】上記樹脂フイルムの端子と上記第１の半導体チ
ップの金製バンプとをワイヤボンディング（セカンドボ
ンディング）によって接続している状態を表す図であ
る。
【図６】上記第１の半導体チップ上に第２の半導体チッ
プを実装した状態を表す図である。
【図７】上記第２の半導体チップ上に第３の半導体チッ
プを実装した状態を表す図である。
【図８】上記第１の半導体チップと上記第３の半導体チ
ップとをワイヤボンディングによって接続している状態
を表す図である。
【符号の説明】
１ 半導体装置 ３ 第１の半導体チップ ３ａ 電極パッド形成面（第１の半導体チップの） ４ 第２の半導体チップ（接続対象物としての） ４ａ 電極パッド形成面（第２の半導体チップの） ５ 第３の半導体チップ（接続対象物としての） ３０ａ 金製バンプ（第１の半導体チップの） ３１ａ 金製バンプ（第１の半導体チップの） ４０ａ 金製バンプ（第２の半導体チップの） ５０ａ 金製バンプ（第３の半導体チップの） Ｗ１，Ｗ２ 金線ワイヤ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと所定の接続対象物とが金
    属線ワイヤを介して電気的に接続された半導体装置であ
    って、上記半導体チップおよび／または上記接続対象物
    のワイヤボンディング部位が貴金属によって形成されて
    いることを特徴とする、半導体装置。
  2. 【請求項２】 上記半導体チップおよび／または上記接
    続対象物のワイヤボンディング部位は、金製のバンプで
    ある、請求項１に記載の半導体装置。
  3. 【請求項３】 上記金属線ワイヤは、金製である、請求
    項１または２に記載の半導体装置。
  4. 【請求項４】 上記接続対象物は、第２の半導体チップ
    である、請求項１ないし３のいずれかに記載の半導体装
    置。
  5. 【請求項５】 上記接続対象物は、セラミック製、金属
    製、あるいは樹脂製の基板である、請求項１ないし４の
    いずれかに記載の半導体装置。
  6. 【請求項６】 上記半導体チップおよび／または上記第
    ２の半導体チップは、強誘電体メモリチップである、請
    求項４または５に記載の半導体装置。
JP09297429A 1997-10-09 1997-10-29 半導体装置 Expired - Lifetime JP3111312B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP09297429A JP3111312B2 (ja) 1997-10-29 1997-10-29 半導体装置
US09/738,537 US6413797B2 (en) 1997-10-09 2000-12-15 Semiconductor device and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09297429A JP3111312B2 (ja) 1997-10-29 1997-10-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH11135714A true JPH11135714A (ja) 1999-05-21
JP3111312B2 JP3111312B2 (ja) 2000-11-20

Family

ID=17846408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09297429A Expired - Lifetime JP3111312B2 (ja) 1997-10-09 1997-10-29 半導体装置

Country Status (1)

Country Link
JP (1) JP3111312B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
DE10251527A1 (de) * 2002-11-04 2004-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE10251530A1 (de) * 2002-11-04 2004-05-19 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
US7037754B2 (en) 1999-09-20 2006-05-02 Rohm Co., Ltd. Semiconductor chip and method of producing the same
US7045899B2 (en) 2002-10-15 2006-05-16 Oki Electric Industry Co., Ltd. Semiconductor device and fabrication method of the same
US7132738B2 (en) 2001-12-28 2006-11-07 Seiko Epson Corporation Semiconductor device having multiple semiconductor chips stacked in layers and method for manufacturing the same, circuit substrate and electronic apparatus
JP2008192971A (ja) * 2007-02-07 2008-08-21 Renesas Technology Corp 半導体装置
JP2009152616A (ja) * 2001-03-02 2009-07-09 Qualcomm Inc 混合アナログおよびデジタル集積回路
JP2009540606A (ja) * 2006-06-15 2009-11-19 マーベル ワールド トレード リミテッド スタックダイパッケージ
US7755175B2 (en) 2005-11-10 2010-07-13 Kabushiki Kaisha Toshiba Multi-stack chip package with wired bonded chips
US8772952B2 (en) 2009-09-25 2014-07-08 Renesas Electronics Corporation Semiconductor device with copper wire having different width portions

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001035994A (ja) * 1999-07-15 2001-02-09 Toshiba Corp 半導体集積回路装置およびシステム基板
US7037754B2 (en) 1999-09-20 2006-05-02 Rohm Co., Ltd. Semiconductor chip and method of producing the same
JP2014241422A (ja) * 2001-03-02 2014-12-25 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ 混合アナログおよびデジタル集積回路
JP2009152616A (ja) * 2001-03-02 2009-07-09 Qualcomm Inc 混合アナログおよびデジタル集積回路
US7132738B2 (en) 2001-12-28 2006-11-07 Seiko Epson Corporation Semiconductor device having multiple semiconductor chips stacked in layers and method for manufacturing the same, circuit substrate and electronic apparatus
US7045899B2 (en) 2002-10-15 2006-05-16 Oki Electric Industry Co., Ltd. Semiconductor device and fabrication method of the same
DE10251527B4 (de) * 2002-11-04 2007-01-25 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
US6927484B2 (en) 2002-11-04 2005-08-09 Infineon Technologies Ag Stack arrangement of a memory module
DE10251530B4 (de) * 2002-11-04 2005-03-03 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
US7198979B2 (en) 2002-11-04 2007-04-03 Infineon Technologies Ag Method for manufacturing a stack arrangement of a memory module
DE10251530A1 (de) * 2002-11-04 2004-05-19 Infineon Technologies Ag Stapelanordnung eines Speichermoduls
DE10251527A1 (de) * 2002-11-04 2004-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
US7755175B2 (en) 2005-11-10 2010-07-13 Kabushiki Kaisha Toshiba Multi-stack chip package with wired bonded chips
JP2009540606A (ja) * 2006-06-15 2009-11-19 マーベル ワールド トレード リミテッド スタックダイパッケージ
JP2008192971A (ja) * 2007-02-07 2008-08-21 Renesas Technology Corp 半導体装置
US8772952B2 (en) 2009-09-25 2014-07-08 Renesas Electronics Corporation Semiconductor device with copper wire having different width portions
US9024454B2 (en) 2009-09-25 2015-05-05 Renesas Electronics Corporation Method of manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3111312B2 (ja) 2000-11-20

Similar Documents

Publication Publication Date Title
US7285446B2 (en) Mounting structure of semiconductor chip, semiconductor device and method of making the semiconductor device
US5960262A (en) Stitch bond enhancement for hard-to-bond materials
JP3830125B2 (ja) 半導体装置の製造方法及び半導体装置
US6413797B2 (en) Semiconductor device and method for making the same
JP3111312B2 (ja) 半導体装置
JP3308855B2 (ja) 半導体装置の製造方法
JPS59139636A (ja) ボンデイング方法
JP3412672B2 (ja) 半導体装置、およびこの半導体装置の製造方法
JP2002368039A (ja) フリップチップ実装構造及びその製造方法
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7284686B2 (en) Mounting method of bump-equipped electronic component and mounting structure of the same
JPH05343473A (ja) 半導体装置の製造方法
JP4026732B2 (ja) 半導体装置、およびこの製造方法
JP2006114649A (ja) 半導体装置の製造方法およびその製造装置
JP2002170850A (ja) 電子部品実装構造体とその製造方法
JPH0992651A (ja) 半導体素子およびその接続方法
JP2000323515A (ja) Ｉｃチップと回路基板との接続方法
JPH11121522A (ja) 半導体装置、およびこの製造方法
JP2002092578A (ja) Ｉｃモジュール及びその製造方法
JP3598058B2 (ja) 回路基板
JP3389712B2 (ja) Ｉｃチップのバンプ形成方法
JPH11233558A (ja) フリップチップ接続方法および接続構造体
JP3550946B2 (ja) Ｔａｂ型半導体装置
JPH1117103A (ja) バンプを備える基材同士の接合方法
JP2002217236A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 12