JP5811648B2 - 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 - Google Patents
半導体装置の組立治具およびそれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5811648B2 JP5811648B2 JP2011153514A JP2011153514A JP5811648B2 JP 5811648 B2 JP5811648 B2 JP 5811648B2 JP 2011153514 A JP2011153514 A JP 2011153514A JP 2011153514 A JP2011153514 A JP 2011153514A JP 5811648 B2 JP5811648 B2 JP 5811648B2
- Authority
- JP
- Japan
- Prior art keywords
- jig
- conductive pattern
- solder
- partition plate
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
図20〜図23は、図19の従来の半導体装置の組立治具600を用いた半田付け工程であり、工程順に示した要部製造工程断面図である。図には組立治具600の他に半導体チップ65、導電パターン付き絶縁基板63および放熱ベース板61も示されている。
つぎに、第1治具71の第1開口部72に第2治具73を嵌合する。第2治具73の第2開口部74は仕切り部75により2つの開口部74a,74bに分割されている。この2個の開口部74a、74bに板半田76aを挿入し、板半田76a上に半導体チップ65を載置する(図21)。
図22の工程では、導電パターン付き絶縁基板63が凸状に曲がる場合を示している。この場合は、半導体チップ65の外周部は第2治具73の枠部73aと仕切り部75で位置決めされているので、半導体チップ65の位置ズレは発生しない。
この発明の目的は、前記の課題を解決して、半導体チップを導電パターン付き絶縁基板に半田付けする工程において、半導体チップの位置ズレが発生しない半導体装置の組立治具およびそれを用いた半導体装置の製造方法を提供することにある。
また、特許請求の範囲の請求項5に記載の発明によれば、前記請求項1〜請求項4のいずれか一項に記載の組立治具を用いた半導体装置の製造方法において、放熱ベース板上に第1治具を載置し、該第1治具の第1開口部に第1の半田を配置し、該第1の半田上に導電パターン付き絶縁基板を載置する工程と、前記第1治具の開口部に第2治具を嵌合し前記導電パターン付き絶縁基板上に該第2治具を載置する工程と、前記第2治具の開口部を前記第2治具に対して自在に上下に摺動する仕切り板で分割しさらに該仕切り板の下端を前記導電パターン付き絶縁基板上に接触させる工程と、前記仕切り板で分割された前記開口部のそれぞれに第2の半田を配置し前記導電パターン付き絶縁基板の導電パターン上に載置する工程と、前記仕切り板で分割された前記開口部のそれぞれに半導体チップを挿入し前記第2の半田上に前記半導体チップを載置する工程と、前記第1の半田および第2の半田を加熱し溶融し、その後冷却して該溶融した半田を固化し、前記導電パターン付き絶縁基板の前記導電パターンに前記半導体チップを半田接合する工程と、前記放熱ベース板および前記導電パターン付き絶縁基板から前記第1治具、第2治具および前記仕切り板を取り外す工程と、を含む導体装置の製造方法とする。
<実施例1>
図1は、この発明の第1実施例の半導体装置の組立治具100の構成図であり、同図(a)は治具全体の上面図、同図(b)は同図(a)のX−X線で切断したときの要部断面図、同図(c)は第1治具の上面図、同図(d)の第2治具の上面図、同図(e)は同図(d)のY−Y線で切断した仕切り部の要部側断面図である。なお、図1(b)において点線で示された部分は外枠3aのへりである。これは見易さのため点線で表したものである。このような表示は以下の図においても同様である。
<実施例2>
図4は、この発明の第2実施例の半導体装置の組立治具200の構成図であり、同図(a)は治具全体の上面図、同図(b)は第1治具の上面図、同図(c)の第2治具の上面図、同図(d)は第3治具である仕切り板の上面図である。
尚、前記の第1治具21、第2治具23および第3治具である仕切り板25の材質は、例えば、溶融半田に対して濡れ性が悪く(半田に密着し難い)、加工が容易なカーボンなどである。
<実施例3>
図8〜図13は、この発明の第3実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。これは図4の組立治具200を用いた半導体装置の製造方法である。
つぎに、前記第2治具23の第2開口部24と繋がる溝26に第3治具である仕切り板25を挿入し、前記第2開口部24を2つの開口部24a,24bに分割し、前記仕切り板25の下端25aを前記導電パターン付き絶縁基板28上に接触させる(図10)。
前記の図12の工程で、導電パターン付き絶縁基板28の凹状の曲がりが発生するが、この曲がりに追随して仕切り板25は重力により下方へ可動するので、仕切り板25の下端25aは常に導電パターン付き絶縁基板28のおもて面28aに接触している。そのため、凹状の曲がりで半導体チップ29が中央へ移動しようとしても仕切り板25で遮られて位置ズレを起こすことはない。
尚、前記実施例1〜実施例3では、放熱ベース板8,30を用いないで組み立てる場合もある。その場合は、第1治具1,21は不要となり、第2治具3,23を導電パターン付き絶縁基板6,28に位置合わせする。
<変形例1>
図14は、この発明の第1変形例の半導体装置の組立治具300の構成図であり、同図(a)は全体の要部平面図、同図(b)は第2治具の要部平面図、同図(c)と同図(d)は2つの異なる第3治具である仕切り板の要部断面図である。図14は実施例2の変形例である。図中の43は第1治具である。
<変形例2>
図15は、この発明の第2変形例の半導体装置の組立治具400の構成図であり、同図(a)は全体の要部平面図、同図(b)は第2治具の要部平面図、同図(c)と同図(d)は2つの異なる第3治具である仕切り板の要部断面図である。図15は実施例2の変形例である。図中の46は第1治具である。
<変形例3>
図16は、この発明の第3変形例の半導体装置の組立治具500の構成図であり、同図(a)は全体の要部平面図、同図(b)は第2治具の要部平面図、同図(c)と同図(d)は2つの異なる形状の第3治具である仕切り板の要部断面図である。図16は実施例2の変形例である。図中の51は第1治具である。
2,22 第1開口部
3,23,44,47,52 第2治具
4,24,47a,52a 第2開口部
4a,4b,24a,24b,44a 開口部
5,25,45,46,48,49,53,54 仕切り板
6,28 導電パターン付き絶縁基板
7,29 半導体チップ
8,30 放熱ベース板
9,9a,31 隙間
10 機械的欠陥
11,32,33 半田
23a 外枠
26 溝
25a 下端
27 突起部
28a おもて面
28b 導電パターン
34 裏面導電膜
35 絶縁基板
41,42 板半田
50 切り欠き
51a 凸部
100,200,300,400,500 組立治具
Claims (6)
- 導電パターン付き絶縁基板に半導体チップを半田付けするときに用いられる半導体装置の組立治具において、
組立治具が、導電パターン付き絶縁基板の位置決めに用いられる第1開口部を有する第1治具と、前記第1開口部に嵌合されて位置決めされ第2開口部を有する第2治具と、前記第2開口部を分割する仕切り板とを有していて、前記第1治具の上面と下面の間の距離が前記第2治具の上面と下面の間の距離と等しく、前記仕切り板の前記第2治具の上面から前記仕切り板の下端の間の距離が前記第2治具の上面と下面の間の距離より大きいことを特徴とする半導体装置の組立治具。 - 前記仕切り板は、該仕切り板の上部に前記第2治具の上面に係止する突起部を有し、前記仕切り板は前記第2治具に対して自在に上下に摺動することを特徴とする請求項1に記載の半導体装置の組立治具。
- 前記第2治具の前記第2開口部に繋げて上下方向に溝を配置し、前記仕切り板の側端部を前記溝に挿着したものであることを特徴とする請求項2に記載の半導体装置の組立治具。
- 前記第1治具、前記第2治具および前記仕切り板の材質が、カーボンであることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置の組立治具。
- 前記請求項1〜請求項4のいずれか一項に記載の組立治具を用いた半導体装置の製造方法において、
放熱ベース板上に第1治具を載置し、該第1治具の第1開口部に第1の半田を配置し、該第1の半田上に導電パターン付き絶縁基板を載置する工程と、
前記第1治具の開口部に第2治具を嵌合し前記導電パターン付き絶縁基板上に該第2治具を載置する工程と、
前記第2治具の開口部を前記第2治具に対して自在に上下に摺動する仕切り板で分割しさらに該仕切り板の下端を前記導電パターン付き絶縁基板上に接触させる工程と、
前記仕切り板で分割された前記開口部のそれぞれに第2の半田を配置し前記導電パターン付き絶縁基板の導電パターン上に載置する工程と、
前記仕切り板で分割された前記開口部のそれぞれに半導体チップを挿入し前記第2の半田上に前記半導体チップを載置する工程と、
前記第1の半田および第2の半田を加熱し溶融し、その後冷却して該溶融した半田を固化し、前記導電パターン付き絶縁基板の前記導電パターンに前記半導体チップを半田接合する工程と、
前記放熱ベース板および前記導電パターン付き絶縁基板から前記第1治具、第2治具および前記仕切り板を取り外す工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記の第1の半田が板半田もしくは半田ペーストであり、第2の半田が板半田であることを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011153514A JP5811648B2 (ja) | 2011-07-12 | 2011-07-12 | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 |
CN201210230223.8A CN102881616B (zh) | 2011-07-12 | 2012-07-04 | 半导体装置的组装治具和使用其的半导体装置的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011153514A JP5811648B2 (ja) | 2011-07-12 | 2011-07-12 | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013021145A JP2013021145A (ja) | 2013-01-31 |
JP5811648B2 true JP5811648B2 (ja) | 2015-11-11 |
Family
ID=47482896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011153514A Active JP5811648B2 (ja) | 2011-07-12 | 2011-07-12 | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5811648B2 (ja) |
CN (1) | CN102881616B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106803488B (zh) * | 2015-11-26 | 2019-10-29 | 株洲南车时代电气股份有限公司 | 一种功率模块焊接装置 |
CN109192716A (zh) * | 2018-09-19 | 2019-01-11 | 中国振华集团永光电子有限公司(国营第八七三厂) | 一种igbt模块钎焊结构 |
JP7287085B2 (ja) * | 2019-04-18 | 2023-06-06 | 富士電機株式会社 | 組立冶具セットおよび半導体モジュールの製造方法 |
JP7050718B2 (ja) * | 2019-05-16 | 2022-04-08 | 三菱電機株式会社 | はんだ付け用位置決め治具 |
JP2021090030A (ja) * | 2019-12-06 | 2021-06-10 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2572888Y2 (ja) * | 1992-02-17 | 1998-05-25 | 日本インター株式会社 | 基板ソルダ付用治具 |
JPH06104295A (ja) * | 1992-03-19 | 1994-04-15 | Tamura Seisakusho Co Ltd | ハイブリッドicのはんだ付け方法 |
JP3336822B2 (ja) * | 1995-08-10 | 2002-10-21 | 富士電機株式会社 | はんだ付け方法 |
US6888072B2 (en) * | 2000-03-24 | 2005-05-03 | Matsushita Electric Industrial Co., Ltd. | Fixture, circuit board with fixture, and electronic-component mounted body and method of manufacturing the same |
JP2002361410A (ja) * | 2001-05-31 | 2002-12-18 | Toyota Motor Corp | リフローはんだ付け用冶具 |
CN2514907Y (zh) * | 2001-12-14 | 2002-10-09 | 伍本银 | 一种催化剂载体 |
JP2007180442A (ja) * | 2005-12-28 | 2007-07-12 | Toyota Industries Corp | 半田付け用の容器及び半導体装置の製造方法 |
JP5136748B2 (ja) * | 2007-04-16 | 2013-02-06 | トヨタ自動車株式会社 | 素子の位置決め治具及び実装方法 |
JP2009076592A (ja) * | 2007-09-19 | 2009-04-09 | Toyota Motor Corp | 半導体素子の電極と放熱板との圧着方法 |
JP5262408B2 (ja) * | 2008-08-07 | 2013-08-14 | 富士電機株式会社 | 位置決め治具および半導体装置の製造方法 |
-
2011
- 2011-07-12 JP JP2011153514A patent/JP5811648B2/ja active Active
-
2012
- 2012-07-04 CN CN201210230223.8A patent/CN102881616B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN102881616B (zh) | 2015-09-09 |
JP2013021145A (ja) | 2013-01-31 |
CN102881616A (zh) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5838559B2 (ja) | 半導体装置の組立治具および半導体装置の組立方法 | |
JP5811648B2 (ja) | 半導体装置の組立治具およびそれを用いた半導体装置の製造方法 | |
JP5664679B2 (ja) | パワーモジュール用基板の製造方法 | |
JP5626472B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5837754B2 (ja) | 金属−セラミックス接合基板およびその製造方法 | |
KR20200069017A (ko) | 양면 냉각형 파워모듈 및 그 제조 방법 | |
JPH05304226A (ja) | 半導体装置の製造方法および製造装置 | |
JP4985285B2 (ja) | 半導体装置製造用治具 | |
JP2010040881A (ja) | 位置決め治具および半導体装置の製造方法 | |
JP5751258B2 (ja) | 半導体装置の製造方法 | |
JP2015095561A (ja) | 半導体装置及びその製造方法 | |
JP2005129577A (ja) | 金属−セラミックス接合基板およびその製造方法 | |
JP5949667B2 (ja) | モールドパッケージおよびその製造方法 | |
KR20140042683A (ko) | 반도체 유닛 및 그의 제조 방법 | |
JP2014150235A (ja) | 半導体装置および半導体装置の製造方法 | |
KR20150055438A (ko) | 인쇄회로기판, 이를 포함하는 반도체 패키지 및 인쇄회로기판 제조 방법 | |
JP5217013B2 (ja) | 電力変換装置およびその製造方法 | |
JP2014232832A (ja) | 電源装置およびビームリード | |
JP2015065320A (ja) | 複合配線板及び複合配線板の製造方法 | |
JP2004281646A (ja) | 電子部品の固着方法および固着装置 | |
JP2012004521A (ja) | 縁切位置決め型ワイヤボンディング構造及びリードピンの変位防止方法 | |
JP5331022B2 (ja) | 配線基板の製造方法 | |
JP5397120B2 (ja) | 半田付け方法および半田付け装置 | |
JP5257530B2 (ja) | 半導体装置の製造方法 | |
JP2021118189A (ja) | 金属回路パターンおよび金属回路パターンの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150519 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5811648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |