JP5751258B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5751258B2
JP5751258B2 JP2012551791A JP2012551791A JP5751258B2 JP 5751258 B2 JP5751258 B2 JP 5751258B2 JP 2012551791 A JP2012551791 A JP 2012551791A JP 2012551791 A JP2012551791 A JP 2012551791A JP 5751258 B2 JP5751258 B2 JP 5751258B2
Authority
JP
Japan
Prior art keywords
solder
cooling base
molten solder
cooling
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012551791A
Other languages
English (en)
Other versions
JPWO2012093509A1 (ja
Inventor
鈴木　健司
健司 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2012551791A priority Critical patent/JP5751258B2/ja
Publication of JPWO2012093509A1 publication Critical patent/JPWO2012093509A1/ja
Application granted granted Critical
Publication of JP5751258B2 publication Critical patent/JP5751258B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

この発明は、パワー半導体モジュールなどの半導体装置の製造方法に関する。
図１５は、従来のパワー半導体モジュールの要部断面図である。パワー半導体モジュール５００は、冷却用ベース５１と、冷却用ベース５１上に半田５２を介して裏面導電膜５３が固着した導電パターン付絶縁基板５６と、表側の導電パターン５５に半田５７を介して固着した半導体チップ５８からなる。尚、５４は導電パターン付絶縁基板５６を構成する絶縁板である。
また、冷却用ベース５１の外周に固着した樹脂ケース６１と、樹脂ケース６１を貫通する外部導出端子６０と、外部導出端子６０と半導体チップ５８および導電パターン５５などを接続するボンディングワイヤ５９と、樹脂ケース６１を覆う蓋６２と、樹脂ケース６１内に充填されるゲル６３で構成される。
この構造は、半導体チップ５８と冷却用ベース５１の間の電気的絶縁は導電パターン付絶縁基板５６の絶縁板５４で確保され、半導体チップ５８で発生した熱は冷却用ベース５１を介して図示しない冷却用フィンへ放熱される。
このように、半導体チップ５８で発生した熱は導電パターン付絶縁基板５６、冷却用ベース５１を通して、冷却用フィンに放熱されることにより、半導体チップ５８の劣化や破壊が防止される。
また、特許文献１のはんだ付け方法は、突起が形成された放熱板２の上にセラミック基板を載せ、治具を取り付け窒素と水素の混合ガス中の加熱炉に入れ、放熱板を加熱する。その後、パイプを治具の孔に挿入し、加圧棒にてセラミック基板の中央部を加圧しながら、はんだをパイプに挿入し、溶融したはんだをセラミック基板と放熱板の間に侵入させた後、冷却、凝固させる。こうすることで、半導体チップを搭載する大面積セラミック絶縁基板と放熱板とのはんだ付けでボイドの発生率を低減することが記載されている。
また、特許文献２は、基板と半導体素子とをはんだ付けにより接合したモジュール基板を開示する。ここにおいて、はんだ層を、半導体素子の平面形状と同じ形状の本体部、そこから部分的にはみ出したはみ出し部とにより構成される形状とした。はんだ層のはみ出しが全方位でないため、載置時の位置決めに問題はない。昇温によりはんだ層を溶融させるとその中に気泡が発生する。この気泡は、脱出しやすいはみ出し部へ移動しそこから外部へ脱出する。その際、気泡が通過した経路にははみ出し部からはんだが補充される。冷却の際のはんだ層の収縮に対してもはみ出し部からはんだが補充される。このため、基板と半導体素子との間に隙間が残らないことが記載されている。
特開平９−５１０４９号公報 特開２００６−１０８５２２号公報
図１６は、冷却用ベースに半田を介して導電パターン付絶縁基板を固着したときの要部断面図である。冷却用ベース５１に半田５２を介して導電パターン付絶縁基板５６を固着するとき、例えば、冷却用ベース５１に板半田を載置し、その上に導電パターン付絶縁基板５６を載置する。続いて、板半田を溶融させ、冷却用ベース５１を冷却して溶融した半田を固化させて冷却用ベース５１に導電パターン付絶縁基板５６を半田付けする。この半田付け工程において、冷却用ベース５１は全体が同一温度で冷却されることはなく、温度低下が遅くなる箇所が発生する。従って、導電パターン付絶縁基板５６下の半田５２は温度低下が早い箇所から順次固化されて行く。
また、溶融した半田が固化した半田に変わるとき、体積が減少する性質がある。そのため、温度低下の早い溶融半田が固化するときに体積が減少した分を温度低下が遅い溶融半田を引き込んで行く。
最後に固化する溶融半田は引き込む溶融半田が無いため、半田が欠落した半田ボイドや半田引け部６４などの半田欠陥を形成する。
この半田引け部６４があると、ヒートサイクルなどの熱ストレスでこの箇所からクラックが導入され信頼性を低下させる。また、半田ボイドがあると熱抵抗が増大する。
この体積の減少は、凝固収縮率の大きな半田ほど顕著となり、また、凝固（固化）する前の半田（板半田など）の体積が大きいほど大きくなる。
また、特許文献１、２では、半田溜まり部を冷却用ベースの中心点から最短距離にある各導電パターン付絶縁基板端下の冷却用ベースに設けることは記載されていない。また、半田溜まり部を設け、かつ、冷却用ベースに温度勾配を持たせる製造方法を示唆することは記載されていない。
この発明の目的は、前記の課題を解決して、半田引け部や半田ボイドのような半田欠陥の発生を防止できる半導体装置の製造方法を提供することにある。
前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、前記冷却用ベースの前記導電パターン付絶縁基板の載置領域に形成された高さ調節用突起に貫通させて前記冷却用ベース上に配置した第１溶融半田を介して前記導電パターン付絶縁基板を載置し、前記第１溶融半田に接するように半田溜まり部に第２溶融半田を載置する工程と、冷却器上に前記冷却用ベースの外周部に接するリング状の冷却板を載置し、前記冷却板上に前記冷却用ベースを載置して、前記冷却用ベースの熱を前記冷却板を介して前記冷却器に放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記導電パターン付絶縁基板下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化する工程と、を含む製造方法とする。
また、特許請求の範囲の請求項２に記載の発明によれば、冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、前記冷却用ベース上に位置合わせ治具を位置決めして載置する工程と、前記位置合わせ治具に形成される第１貫通孔に第１板半田を挿入し、前記第１貫通孔に接する第２貫通孔に第２板半田を挿入し、前記第１板半田上に導電パターン付絶縁基板を挿入する工程と、前記冷却用ベース上の前記第１板半田および前記第２板半田を溶融させて第１溶融半田および前記第１溶融半田と接する第２溶融半田にする工程と、冷却器上に前記冷却用ベースの外周部に接するリング状の冷却板を載置し、前記冷却板上に前記冷却用ベースを載置して前記冷却用ベースの中心点の温度低下を外周部の温度低下より遅くし、半田溜まり部から前記第２溶融半田を前記第１溶融半田に供給しながら前記第１溶融半田を固化する工程と、を含む半導体装置の製造方法であって、前記半田溜まり部を前記各導電パターン付絶縁基板端と前記中心点との距離が最短になる前記冷却用ベースの位置に接するように前記冷却用ベース上に設け、前記半田溜まり部の前記第２溶融半田を前記第１溶融半田より遅く固化させる製造方法とする。
また、特許請求の範囲の請求項３に記載の発明によれば、冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、前記冷却用ベースの前記導電パターン付絶縁基板の載置領域に形成された高さ調節用突起に貫通させて前記冷却用ベース上に配置した第１溶融半田を介して前記導電パターン付絶縁基板が載置され、前記第１溶融半田に接する半田溜まり部の第２溶融半田を設ける工程と、前記冷却用ベースの外周部に低温のガスを吹き付けることで、前記冷却用ベースの熱を放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記導電パターン付絶縁基板下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化させる工程と、を含む製造方法とする。
また、特許請求の範囲の請求項４に記載の発明によれば、請求項１〜３のいずれか一項に記載の発明において、前記半田溜まり部下の前記冷却用ベースに凹部を設ける製造方法とするとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項３に記載の発明において、前記ガスが水素ガスであるとよい。
また、特許請求の範囲の請求項６に記載の発明によれば、冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、前記冷却用ベース上に第１溶融半田を介して前記導電パターン付絶縁基板を載置し、前記第１溶融半田に接するように、前記導電パターン付絶縁基板のうち４つの導電パターン付絶縁基板の隅で囲まれた領域の半田溜まり部に第２溶融半田を載置する工程と、冷却器上に前記冷却用ベースの外周部に接するリング状の冷却板を載置し、前記冷却板上に前記冷却用ベースを載置して、前記冷却用ベースの熱を前記冷却板を介して前記冷却器に放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記隅の下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化する工程と、を含む製造方法とする。
また、特許請求の範囲の請求項７に記載の発明によれば、冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、前記冷却用ベース上に第１溶融半田を介して前記導電パターン付絶縁基板が載置され、前記第１溶融半田に接する、前記導電パターン付絶縁基板のうち４つの導電パターン付絶縁基板の隅で囲まれた領域の半田溜まり部の第２溶融半田を設ける工程と、前記冷却用ベースの外周部に低温のガスを吹き付けることで、前記冷却用ベースの熱を放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記隅の下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化させる工程と、を含む製造方法とする。
この発明によれば、冷却用ベースに導電パターン付絶縁基板を半田で固着した半導体装置の製造方法において、導電パターン付絶縁基板下の半田が冷却されて固化するとき、リング状の冷却板を冷却用ベース下に敷いて意図的に冷却ベースの中心点の温度が外周部より高くなるように温度勾配をつける。これにより、各導電パターン付絶縁基板下の溶融半田の固化が最も遅くなる箇所を意図的に作り出し、その箇所に半田溜まり部を設けることで、半田引け部や半田ボイドなどの半田欠陥の発生を防止することができる。
本発明の上記および他の目的、特徴および利点は本発明の例として好ましい実施の形態を表す添付の図面と関連した以下の説明により明らかになるであろう。
この発明の第１実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 この発明の第２実施例の半導体装置の要部製造工程断面図である。 図２に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。 図３に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。 図４に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。 図５に続く、この発明の第２実施例の半導体装置の要部製造工程断面図である。 本発明に用いられる冷却用ベースの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 本発明に用いられる位置合わせ治具の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 冷却時に使用する冷却板の構成図であり、（ａ）要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 溶融半田６ｂが固化した半田６に変わって行く状態を示す図である。 この発明の第３実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 この発明の第４実施例の半導体装置の製造方法を示す要部製造工程断面図である。 この発明の導電パターン付絶縁基板１２が２個の場合の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図である。 多数の導電パターン付絶縁基板１２を冷却用ベース１に配置する場合の要部平面図である。 従来のパワー半導体モジュールの要部断面図である。 冷却用ベースに半田を介して導電パターン付絶縁基板を固着したときの要部断面図である。
実施の形態を以下の実施例で説明する。
図１は、この発明の第１実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はパワー半導体モジュールを例に挙げ、図は冷却用ベースに導電パターン付絶縁基板を半田付けした状態を示す。
この半導体装置１００は、冷却用ベース１と、冷却用ベース１上に半田６を介して裏面導電膜９が固着した導電パターン付絶縁基板１２とを少なくとも備え、さらに表側の導電パターン１１に図示しない半田を介して固着した半導体チップを備える。
また、冷却用ベース１に形成した位置合わせ兼用の取付け穴３と、溶融半田を導電パターン付絶縁基板１２下の溶融半田に供給する半田溜まり部８と、半導体チップの表面電極に半田を介して固着したボンディングワイヤもしくはリードフレームと、冷却用ベース１の外周に固着した図示しない樹脂ケースと、樹脂ケースを覆う図示しない蓋と、樹脂ケース内に充填される図示しないゲルで構成される。
半田溜まり部８は４つの絶縁板１０の隅で囲まれた領域で、板半田７ａがセットされる箇所である。この箇所は溶融半田が固化するとき最も遅く固化する箇所であり、冷却用ベース１の中心点である。
前記の半田溜まり部８の半田６は導電パターン付絶縁基板１２下の半田６と接続して一体となっている。尚、前記の導電パターン付絶縁基板１２は、絶縁板１０と、絶縁板１０の裏側に形成された裏面導電膜９と、絶縁板１０の表側に形成された導電パターン１１で構成される。尚、図中の符号の２は、溶融半田６ｂの高さを調整する高さ調整用突起である。
図２〜図６は、この発明の第２実施例の半導体装置の製造方法を工程順に示した要部製造工程断面図である。これら図は、導電パターン付絶縁基板を半田を介して冷却用ベースに固着する場合の製造工程を示す。
まず、図２において、例えば、カーボンで形成された位置合わせ治具４に形成した位置合わせ用ピン５（例えば、位置合わせ治具４と一体成型したピンまたは位置合わせ治具４に嵌合した金属製のピン）を冷却用ベース１に形成した位置合わせ兼用の取付け穴３に挿入し、位置合わせ治具４を冷却用ベース１に位置合わせして載置する。位置合わせ治具４には、後述の図８に示すように、導電パターン付絶縁基板１２を位置合わせする第１貫通孔２１と半田溜まり部８の位置合わせする第２貫通孔２２が開いている。この第１貫通孔２１と第２貫通孔２２は、図８のＡ部に示すように隅で接している。
つぎに、図３において、第１貫通孔２１と第２貫通孔２２に第１板半田と第２板半田として板半田６ａ，７ａをそれぞれセットし、第１貫通孔２１にセットされた板半田６ａ上に導電パターン付絶縁基板１２を載置する。このとき第２貫通孔２２にセットされた板半田７ａの量は、その溶融した半田７ｂが導電パターン付絶縁基板１２下の半田引け部を補充するのに最適な量に調整する。その調整は例えば、板半田７ａの厚さなどで行うと簡便でよい。
つぎに、図４において、冷却用ベース１をチャンバー１３内の加熱器１４に載置する。還元雰囲気のチャンバー１３内で導電パターン付絶縁基板１２に圧力１５を加えながら板半田６ａを溶融させて第１溶融半田として溶融半田６ｂにする。このとき板半田７ａも第２溶融半田として溶融半田７ｂになる。その後で脱泡のために減圧する。導電パターン付絶縁基板１２に圧力１５を加えているため、導電パターン付絶縁基板１２の裏面導電膜９は冷却用ベース１に形成された溶融半田６ｂの高さを調整するための高さ調整用突起２に接触し、溶融半田６ｂの高さ（導電パターン付絶縁基板１２の裏面導電膜９と冷却用ベース１面との隙間）は一定になる。
つぎに、図５において、チャンバー１３内の冷却器１８上に、予め、リング状の冷却板１６が載置されている。その冷却板１６に形成されている突起１７に冷却用ベース１の位置合わせ兼用の取付け穴３を挿入して冷却用ベース１とリング状（枠状）の冷却板１６を位置合わせして載置し全体を冷却器１８で冷却する。この冷却板１６は、周囲がリング状の板部１６ａになり、中央部には穴１６ｂ（貫通孔）が開いている。そのため、冷却用ベースの熱３１は冷却板１６のリング状の板部１６ａを介して冷却器１８へ放熱されるため、冷却用ベース１の外周部が早く冷却され、中央部の温度低下が遅くなる。つまり、この冷却板１６を挟むことで、冷却用ベース１に中央部（中心点３０）が高く、周囲が低い温度勾配をつけることができる。
図１０は、溶融半田６ｂが固化した半田６に変わって行く状態を示す図である。冷却用ベース１の温度は外周部から低下して行き中心点３０が温度低下が最もおそくなる。溶融半田６ｂは矢印の方向へ固化して行く。溶融半田６ｂが固化した半田６へ変化するとき体積が縮小する。このとき中心点３０付近の溶融半田７ｂは溶けた状態にあるので、その体積の縮小を補うように半田溜まり部８から溶融半田７ｂが供給される。そのため、従来のような導電パターン付絶縁基板１２の隅の箇所で半田引け部が発生することはない。
つぎに、図６において、冷却用ベース１の温度が十分下がった時点でチャンバー１３から冷却用ベース１を取り出し、位置合わせ治具４を取り外して冷却用ベース１に半田で固着した導電パターン付絶縁基板１２が完成する。
図７は、本発明に用いられる冷却用ベースの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この冷却用ベースは点線で示した４個の導電パターン付絶縁基板を載置することができる冷却用ベースを示す。
冷却用ベース１には位置合わせ治具４に形成された位置合わせ用ピン５が挿入される位置合わせ兼用の取付け穴３が形成されている。また、溶融半田６ａの高さを一定にするために、高さ調整用突起２が複数箇所設けられている。ここでは５箇所であるが導電パターン付絶縁基板を支持できるものであればこれに限るものではない。
図８は、本発明に用いられる位置合わせ治具の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
位置合わせ治具４には位置合わせ用ピン５が形成され、板半田６ａと導電パターン付絶縁基板１２を位置合わせする位置合わせ用の第１貫通孔２１が形成されている。また、半田溜まり部８となる箇所である第２貫通孔２２が中央に配置されている。この第２貫通孔２２の箇所は冷却用ベース１において他の箇所より温度低下が遅くなる箇所に対応する箇所である。また、この半田溜まり部８に配置される板半田７ａは、導電パターン付絶縁基板１２下に配置される板半田６ａにＡ部で接するように配置される。
図９は、冷却時に使用する冷却板の構成図であり、同図（ａ）要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。
この冷却板１６は中央部に穴１６ｂが開いており、この穴１６ｂの中心点３０と半田溜まり部８の中心点とは一致するように位置合わせされる。リング状の板部１６ａを介して冷却用ベース１の熱が冷却器１８へ放熱されるので、冷却用ベース１の周囲の温度低下が早くなり、半田溜まり部８の温度低下が他の箇所よりも遅くなる。その結果、半田欠陥ができ易い半田溜まり部８に近接する導電パターン付絶縁基板１２の隅に半田溜まり部８からの溶融半田７ｂが供給され、この隅の半田不足が解消されて、半田引け部や半田ボイドなどの半田欠陥の発生が防止される。
その結果、半田欠陥が少ない、耐熱サイクル性の高い高信頼性で熱抵抗が低い半導体装置を提供することができる。
冷却板１６を設置する代わりに、冷却板１６の板部１６ａ接する箇所に冷たいガスを吹き付けて冷却用ベース１の周囲を冷却してもよい。
図１１は、この発明の第３実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この半導体装置はパワー半導体モジュールを例に挙げた。
この半導体装置２００と実施例１の半導体装置１００との違いは、半田溜まり部８下に凹部２３を設けた点である。凹部２３を設けることで半田フィレットが改善されて、耐ヒートサイクル性が一層向上する。
図１２は、この発明の第４実施例の半導体装置の製造方法を示す要部製造工程断面図である。実施例２との違いは、半田溜まり部８下に凹部２３を設けることで、半田溜まり部８の溶融半田７ｂが凹部２３に流れ込み、固化した半田６の表面形状（半田フィレット）が改善される。
実施例１〜実施例４では、４個の導電パターン付絶縁基板１２が冷却用ベース１に半田付けされた場合を示したが、図１３には導電パターン付絶縁基板１２が２個の場合の本発明の半導体装置３００を示す。この場合は、半田溜まり部８を導電パターン付絶縁基板１２の中央部に配置して、冷却を両側から行い矢印で示す方向に半田を固化せるとよい。また、点線で示すように中央部に凹部２３を設けると半田フィレットが改善されてよい。
尚、図１４に示すように、多数の導電パターン付絶縁基板１２を冷却用ベース１に配置する場合には、冷却用ベース１の最も温度低下が遅い箇所（例えば、冷却用ベース１の中心点３０）に最短距離にある各導電パターン付絶縁基板１２の位置３２に半田溜まり部８をそれぞれ設けると同様の効果が得られる。
上記については単に本発明の原理を示すものである。さらに、多数の変形、変更が当業者にとって可能であり、本発明は上記に示し、説明した正確な構成および応用例に限定されるものではなく、対応するすべての変形例および均等物は、添付の請求項およびその均等物による本発明の範囲とみなされる。
１ 冷却用ベース
２ 高さ調整用突起
３ 位置合わせ兼用の取付け穴
４ 位置合わせ治具
５ 位置合わせ用ピン
６ 半田（固化した半田）
６ａ 板半田（導電パターン付絶縁基板下の板半田）
６ｂ 溶融半田（導電パターン付絶縁基板下の溶融半田）
７ａ 板半田（半田溜まり部８に載置された板半田）
７ｂ 溶融半田（半田溜まり部８の溶融半田）
８ 半田溜まり部
９ 裏面導電膜
１０ 絶縁板
１１ 導電パターン
１２ 導電パターン付絶縁基板
１３ チャンバー
１４ 加熱器
１５ 圧力
１６ 冷却板
１６ａ リング状の板部
１６ｂ 穴
１７ 突起
１８ 冷却器
２１ 第１貫通孔
２２ 第２貫通孔
２３ 凹部
３０ 中心点
３１ 熱
３２ 位置

Claims (7)

  1. 冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、
    前記冷却用ベースの前記導電パターン付絶縁基板の載置領域に形成された高さ調節用突起に貫通させて前記冷却用ベース上に配置した第１溶融半田を介して前記導電パターン付絶縁基板を載置し、前記第１溶融半田に接するように半田溜まり部に第２溶融半田を載置する工程と、
    冷却器上に前記冷却用ベースの外周部に接するリング状の冷却板を載置し、前記冷却板上に前記冷却用ベースを載置して、前記冷却用ベースの熱を前記冷却板を介して前記冷却器に放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記導電パターン付絶縁基板下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化する工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、
    前記冷却用ベース上に位置合わせ治具を位置決めして載置する工程と、
    前記位置合わせ治具に形成される第１貫通孔に第１板半田を挿入し、前記第１貫通孔に接する第２貫通孔に第２板半田を挿入し、前記第１板半田上に導電パターン付絶縁基板を挿入する工程と、
    前記冷却用ベース上の前記第１板半田および前記第２板半田を溶融させて第１溶融半田および前記第１溶融半田と接する第２溶融半田にする工程と、
    冷却器上に前記冷却用ベースの外周部に接するリング状の冷却板を載置し、前記冷却板上に前記冷却用ベースを載置して前記冷却用ベースの中心点の温度低下を外周部の温度低下より遅くし、半田溜まり部から前記第２溶融半田を前記第１溶融半田に供給しながら前記第１溶融半田を固化する工程と、を含む半導体装置の製造方法であって、
    前記半田溜まり部を前記各導電パターン付絶縁基板端と前記中心点との距離が最短になる前記冷却用ベースの位置に接するように前記冷却用ベース上に設け、前記半田溜まり部の前記第２溶融半田を前記第１溶融半田より遅く固化させることを特徴とする半導体装置の製造方法。
  3. 冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、
    前記冷却用ベースの前記導電パターン付絶縁基板の載置領域に形成された高さ調節用突起に貫通させて前記冷却用ベース上に配置した第１溶融半田を介して前記導電パターン付絶縁基板が載置され、前記第１溶融半田に接する半田溜まり部の第２溶融半田を設ける工程と、
    前記冷却用ベースの外周部に低温のガスを吹き付けることで、前記冷却用ベースの熱を放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記導電パターン付絶縁基板下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化させる工程と、を含むことを特徴とする半導体装置の製造方法。
  4. 前記半田溜まり部下の前記冷却用ベースに凹部を設けることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記ガスが水素ガスであることを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、
    前記冷却用ベース上に第１溶融半田を介して前記導電パターン付絶縁基板を載置し、前記第１溶融半田に接するように、前記導電パターン付絶縁基板のうち４つの導電パターン付絶縁基板の隅で囲まれた領域の半田溜まり部に第２溶融半田を載置する工程と、
    冷却器上に前記冷却用ベースの外周部に接するリング状の冷却板を載置し、前記冷却板上に前記冷却用ベースを載置して、前記冷却用ベースの熱を前記冷却板を介して前記冷却器に放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記隅の下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化する工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 冷却用ベースと、前記冷却用ベース上に半田を介して固着した複数の導電パターン付絶縁基板とを具備する半導体装置の製造方法において、
    前記冷却用ベース上に第１溶融半田を介して前記導電パターン付絶縁基板が載置され、前記第１溶融半田に接する、前記導電パターン付絶縁基板のうち４つの導電パターン付絶縁基板の隅で囲まれた領域の半田溜まり部の第２溶融半田を設ける工程と、
    前記冷却用ベースの外周部に低温のガスを吹き付けることで、前記冷却用ベースの熱を放熱し、前記冷却用ベースの外周部の温度が低く中心点の温度が高くなるように前記冷却用ベースに温度勾配をつけ、前記隅の下の前記第１溶融半田に前記半田溜まり部から前記第２溶融半田を供給しながら前記第１溶融半田を順次固化させる工程と、を含むことを特徴とする半導体装置の製造方法。
JP2012551791A 2011-01-07 2011-09-13 半導体装置の製造方法 Expired - Fee Related JP5751258B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012551791A JP5751258B2 (ja) 2011-01-07 2011-09-13 半導体装置の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011002356 2011-01-07
JP2011002356 2011-01-07
PCT/JP2011/070777 WO2012093509A1 (ja) 2011-01-07 2011-09-13 半導体装置およびその製造方法
JP2012551791A JP5751258B2 (ja) 2011-01-07 2011-09-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2012093509A1 JPWO2012093509A1 (ja) 2014-06-09
JP5751258B2 true JP5751258B2 (ja) 2015-07-22

Family

ID=46457372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012551791A Expired - Fee Related JP5751258B2 (ja) 2011-01-07 2011-09-13 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20130308276A1 (ja)
JP (1) JP5751258B2 (ja)
CN (1) CN103329267B (ja)
WO (1) WO2012093509A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014146644A (ja) * 2013-01-28 2014-08-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
CN105575924B (zh) * 2014-10-15 2018-07-03 台达电子工业股份有限公司 功率模块
DE102015106298B4 (de) * 2015-04-24 2017-01-26 Semikron Elektronik Gmbh & Co. Kg Vorrichtung, Verfahren und Anlage zur inhomogenen Abkühlung eines flächigen Gegenstandes
DE102019132332B3 (de) 2019-11-28 2021-01-28 Infineon Technologies Ag Verfahren zum Herstellen eines Moduls, Lötkörper mit einem erhöhten Rand zum Herstellen eines Moduls und Verwenden des Lötkörpers zum Herstellen eines Leistungsmoduls
WO2023218680A1 (ja) * 2022-05-11 2023-11-16 三菱電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397250A (ja) * 1989-09-09 1991-04-23 Ryoden Kasei Co Ltd 半導体装置
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH10163418A (ja) * 1996-12-02 1998-06-19 Fuji Electric Co Ltd 電子部品のはんだ付け方法および装置
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2004349605A (ja) * 2003-05-26 2004-12-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005039081A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 半導体モジュールの放熱板
JP2006108522A (ja) * 2004-10-08 2006-04-20 Toyota Motor Corp モジュール基板およびその製造方法
JP2007158156A (ja) * 2005-12-07 2007-06-21 Mitsubishi Electric Corp 半導体モジュール

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3810653C1 (ja) * 1988-03-29 1989-05-18 Dieter Dr.-Ing. Friedrich
JP3093969B2 (ja) * 1996-03-19 2000-10-03 株式会社住友金属エレクトロデバイス Ｉｃパッケージの製造方法
TW560018B (en) * 2001-10-30 2003-11-01 Asia Pacific Microsystems Inc A wafer level packaged structure and method for manufacturing the same
US7185420B2 (en) * 2002-06-07 2007-03-06 Intel Corporation Apparatus for thermally coupling a heat dissipation device to a microelectronic device
JP2005203525A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 電力用半導体装置及び金属ベース板の製造方法
US7476976B2 (en) * 2005-02-23 2009-01-13 Texas Instruments Incorporated Flip chip package with advanced electrical and thermal properties for high current designs
JP4325571B2 (ja) * 2005-02-28 2009-09-02 株式会社日立製作所 電子装置の製造方法
JP2007081200A (ja) * 2005-09-15 2007-03-29 Mitsubishi Materials Corp 冷却シンク部付き絶縁回路基板
JP4856014B2 (ja) * 2007-06-28 2012-01-18 三菱電機株式会社 回路モジュールとその製造方法
JP2009099882A (ja) * 2007-10-19 2009-05-07 Toyota Motor Corp パワーモジュールとその製造方法
US7731079B2 (en) * 2008-06-20 2010-06-08 International Business Machines Corporation Cooling apparatus and method of fabrication thereof with a cold plate formed in situ on a surface to be cooled
US9393633B2 (en) * 2009-09-01 2016-07-19 Globalfoundries Inc. Method of joining a chip on a substrate

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397250A (ja) * 1989-09-09 1991-04-23 Ryoden Kasei Co Ltd 半導体装置
JPH1050928A (ja) * 1996-05-27 1998-02-20 Toshiba Corp 半導体装置およびその製造方法
JPH10163418A (ja) * 1996-12-02 1998-06-19 Fuji Electric Co Ltd 電子部品のはんだ付け方法および装置
JP2000183212A (ja) * 1998-12-10 2000-06-30 Toshiba Corp 絶縁基板、その製造方法およびそれを用いた半導体装置
JP2004349605A (ja) * 2003-05-26 2004-12-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2005039081A (ja) * 2003-07-16 2005-02-10 Mitsubishi Electric Corp 半導体モジュールの放熱板
JP2006108522A (ja) * 2004-10-08 2006-04-20 Toyota Motor Corp モジュール基板およびその製造方法
JP2007158156A (ja) * 2005-12-07 2007-06-21 Mitsubishi Electric Corp 半導体モジュール

Also Published As

Publication number Publication date
CN103329267A (zh) 2013-09-25
US20130308276A1 (en) 2013-11-21
JPWO2012093509A1 (ja) 2014-06-09
CN103329267B (zh) 2016-02-24
WO2012093509A1 (ja) 2012-07-12

Similar Documents

Publication Publication Date Title
JP5142119B2 (ja) 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
US9076755B2 (en) Method for producing substrate for power module with heat sink, substrate for power module with heat sink, and power module
JP5751258B2 (ja) 半導体装置の製造方法
JP5837754B2 (ja) 金属−セラミックス接合基板およびその製造方法
US8759158B2 (en) Assembly jig for a semiconductor device and assembly method for a semiconductor device
JP4028452B2 (ja) 電子部品搭載基板およびその製造方法
CN113454774B (zh) 封装芯片及封装芯片的制作方法
JP5619437B2 (ja) 金属−セラミックス接合基板の製造方法
JP5811648B2 (ja) 半導体装置の組立治具およびそれを用いた半導体装置の製造方法
JPH08288637A (ja) 電子部品および電子部品の半田付け方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP4806803B2 (ja) 金属−セラミックス接合基板およびその製造方法
JPWO2007066401A1 (ja) 電子部品の製造方法および熱伝導部材の製造方法並びに電子部品用熱伝導部材の実装方法
JP5452345B2 (ja) 絶縁回路基板およびその製造方法、パワーモジュール用ベースおよびその製造方法
JP5389595B2 (ja) 金属−セラミックス接合基板及びその製造方法
JP2000311905A (ja) 複合半導体装置の製造方法
KR101134171B1 (ko) 메탈 피씨비와 연성회로를 접합시키는 방법 및 그 장치
JP5889160B2 (ja) 電子機器の製造方法
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
JP2008147555A (ja) 半田付け方法及び錘並びに電子機器の製造方法
JP5707278B2 (ja) 絶縁回路基板の製造方法
JP2004281646A (ja) 電子部品の固着方法および固着装置
JP2011073194A (ja) 金属−セラミックス接合基板およびその製造方法
JP2008124152A (ja) 半田シート、半導体装置及び半導体装置の製造方法
JP4581722B2 (ja) 熱伝導性基板の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150504

R150 Certificate of patent or registration of utility model

Ref document number: 5751258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees