JP4856014B2 - 回路モジュールとその製造方法 - Google Patents

回路モジュールとその製造方法 Download PDF

Info

Publication number
JP4856014B2
JP4856014B2 JP2007170190A JP2007170190A JP4856014B2 JP 4856014 B2 JP4856014 B2 JP 4856014B2 JP 2007170190 A JP2007170190 A JP 2007170190A JP 2007170190 A JP2007170190 A JP 2007170190A JP 4856014 B2 JP4856014 B2 JP 4856014B2
Authority
JP
Japan
Prior art keywords
lid
carrier substrate
ceramic
solder
ceramic carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007170190A
Other languages
English (en)
Other versions
JP2009010170A (ja
Inventor
洋一 北村
実 橋本
達也 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2007170190A priority Critical patent/JP4856014B2/ja
Priority to US12/007,972 priority patent/US7738263B2/en
Publication of JP2009010170A publication Critical patent/JP2009010170A/ja
Priority to US12/591,240 priority patent/US8240037B2/en
Application granted granted Critical
Publication of JP4856014B2 publication Critical patent/JP4856014B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/0056—Casings specially adapted for microwave applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0465—Shape of solder, e.g. differing from spherical shape, different shapes due to different solder pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49169—Assembling electrical component directly to terminal or elongated conductor
    • Y10T29/49171—Assembling electrical component directly to terminal or elongated conductor with encapsulating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、電子部品を内蔵する回路モジュールとその製造方法に関し、特に、キャビティ内への異物の混入が防止された回路モジュールとその製造方法に関するものである。
通信機器、衛星、レーダー等に使われる高周波回路モジュールは、信頼性が高く、長寿命であることが不可欠である。そのため、高周波電子部品を搭載した回路部は、キャビティを備えたキャップで密閉された構造となっている。
また、高周波回路モジュールは、高周波電子部品から外部への電磁波の漏洩、ならびに、外部から高周波電子部品への電磁波の干渉を遮断するため、キャップに、金属もしくは導電性表面を有する誘電体が用いられている。それと、高周波回路モジュールは、各回路部間の電磁波の干渉を遮断する必要があるものでは、キャビティが隔壁により小部屋に分割され、これらの分割された各キャビティに各回路部が収納された構造となっている。
例えば、ハーメチックシールされたピン端子を備えた金属の平板上の容器本体と、間仕切りにより形成された複数のキャビティを設けた金属製のキャップ（この後、リッドと記す）とで、高周波回路部を気密封止した高周波回路モジュールがある（例えば、特許文献１参照）。
上記、高周波回路モジュールでは、平板上の容器本体が金属であるため、信号等を取り出す端子の絶縁にハーメチックシールが用いられている。しかし、最近は、平板上の容器本体は、金属に替えて誘電体基板が用いられ、容器本体の製造工程の簡略化とコスト低減が図られている。
例えば、誘電体基板の平板上の容器本体に、電子部品を搭載するための配線パターンが設けられたセラミック基板を用いた気密封止型半導体装置がある（例えば、特許文献２参照）。
そして、平板上の容器本体がセラミック基板等の誘電体基板であると、リッドの接合に、金属の容器本体で用いられた溶接を使用することができないため、平板上の容器本体へのリッドの接合には、はんだ付けや接着が用いられている。
特告平０７−０７３１２３号公報（第２頁、第１図） 特開２００１−６８５７６号公報（第３頁、第１図）
しかし、はんだ付けによるセラミック基板の平板上の容器本体とリッドとの接合では、はんだペーストが用いられので、はんだペースト中のフラックスの残留に起因するボイドが、接合時の加熱により破裂して、はんだボールが、電子部品を収納するキャビティ内空間に飛散する。また、はんだ層に残留するフラックスも電子部品を収納するキャビティ内空間に飛散する。回路モジュールにおける、キャビティ内空間へのはんだボールやフラックスの飛散は、封止された電子部品の動作や特性に影響を与えるとの問題があった。
また、接着によるセラミック基板の平板上の容器本体とリッドとの接合には、導電性樹脂が用いられる。この場合でも、導電性樹脂の塗布に起因して導電性樹脂中に生じたボイドが、平板上の容器本体とリッドとの接合時に破裂して、導電性樹脂粒子が、電子部品を収納するキャビティ内空間に飛散し、封止された電子部品の動作や特性に影響を与えるとの問題が考えられる。
この発明は、上述のような課題を解決するためになされたもので、その目的は、はんだ付けや接着により、セラミック基板等の誘電体基板で形成された平板上の容器本体とリッドとが接合され、且つ容器内に密閉される電子部品の動作や特性に、はんだ付けや接着に起因した不具合が生じない、高信頼性の回路モジュールとその製造方法を得ることである。
本発明に係わる回路モジュールは、電子部品を搭載するためのセラミックキャリア基板と、セラミックキャリア基板の表面に設けられたセラミック基板パッドと、キャビティを有し、且つ底面がはんだでセラミック基板パッドに接合されたリッドとを備えた回路モジュールであって、リッドが、キャビティに隣接した突部と該突部を挟んでキャビティに隣接したへこみ部とからなる段差を設けた段差付リッドであり、突部がセラミック基板パッドと所定の間隔をあけてセラミックキャリア基板と接触しており、へこみ部がセラミック基板パッドとはんだで接合されるとともに突部のキャビティ空間側と対向する側にはんだの隙間が設けられているものである。
本発明に係わる回路モジュールは、リッドが、キャビティに隣接した突部と該突部を挟んでキャビティに隣接したへこみ部とからなる段差を設けた段差付リッドであり、突部がセラミック基板パッドと所定の間隔をあけてセラミックキャリア基板と接触しており、へこみ部がセラミック基板パッドとはんだで接合されるとともに突部のキャビティ空間側と対向する側にはんだの隙間が設けられているものであるので、リッドをセラミックキャリア基板に接合するのに用いられるプリコートはんだ層中に取り込まれていたボイドが破裂しても、溶融した液体のはんだ微粒子や残留フラックス成分がキャビティ内に飛散するのを防止でき、飛散物に起因するショートや腐蝕等がなく、高い信頼性を有するとの効果が得られる。
実施の形態１．
図１は、本発明の実施の形態１に係わる回路モジュールの断面模式図である。
図１に示すように、本実施の形態の回路モジュール１００は、セラミック基板からなる平板状の誘電体容器本体（この後、セラミックキャリア基板と記す）１と、このセラミックキャリア基板１の表面に設けられたセラミック基板パッド２と、セラミックキャリア基板１の回路部に実装される電子部品３と、この電子部品３を収納する複数個の凹部であるキャビティ４を有し、且つ独特の形状のリッド（この後、段差付リッドと記す）５と、この段差付リッド５の底面をセラミック基板パッド２に接合するはんだ６とを備えている。
図２は、本実施の形態の回路モジュール１００に用いられる段差付リッド５のキャビティ４が形成された側の平面（ａ）とこの平面のM−M断面（ｂ）との模式図である。
図２に示すように、段差付リッド５は底面に段差が設けられ、この段差により段差付リッド５の底面のキャビティ４空間側の縁部が突部７となっており、段差付リッド５の底面の突部７以外の部分がへこみ部となっている。そして、突部７は、キャビティ４を囲っている。
また、本実施の形態の回路モジュール１００では、段差付リッド５の底面の突部７がセラミックキャリア基板１と接触するとともに、段差付リッド５の底面のへこみ部がセラミック基板パッド２にはんだ６で接合されている。また、突部７とセラミック基板パッド２との間には所定の間隔が設けられており、突部７のキャビティ４空間側と対向する側の全てがはんだ６で接合されるのではなく、隙間８が設けられている。
本実施の形態の回路モジュール１００では、セラミックキャリア基板１に、例えば表面および内部に導体層を有するＬＴＣＣ基板が用いられ、金属性の段差付リッド５には、例えば、コバール材が用いられる。
セラミックキャリア基板１が、線膨張係数が５．５ｐｐｍ／℃前後のＬＴＣＣ基板の場合に、線膨張係数が４．７ｐｐｍ／℃前後とセラミックキャリア基板１の線膨張係数に近いコバール材を段差付リッド５に用いることは、段差付リッド５のはんだ接合時の熱ストレスを低減させるので、回路モジュール１００の信頼性の面から好ましい。
図２に示す金属性の段差付リッド５は、エッチング、ＭＩＭ（Metal Injection Mold）、鋳造等にて製造される。また、図３に断面模式図を示すプレスにて製造した金属性の段差付リッド５も用いることができる。
また、コバール製の段差付リッド５は、はんだの濡れ性の向上と錆を防止するため、例えば、ニッケル下地の金めっき等のめっき処理を施すのが好ましい。この時の金めっきの厚さは、例えば、フラッシュ金めっきにより０．１μｍ以下にすることが、コスト面から有利である。また、金めっきの厚さを薄くすることは、はんだの主構成材料であるＳｎとの金属間化合物の生成を抑制し、はんだとの接合の信頼性を向上させる。
また、段差付リッド５にニッケル下地の金めっき処理がされていると、回路モジュールの製造において、段差付リッド５の仮固定が容易となる。
コバール製の段差付リッド５は、ニッケルめっきのみのものでも良い。ニッケルめっきのみの段差付リッド５は、水素還元炉や酸素濃度が極めて低い（例えば、１０ｐｐｍ程度以下）特殊な炉で処理して、はんだの濡れを阻害する酸化物層がニッケルめっき表面に形成するのを防止することにより、用いることができる。
はんだ６には、例えば、Ｓｎ−３Ａｇ−０．５Ｃｕはんだが用いられる。セラミック基板パッド２には、導電性であるとともに、はんだプリコート層を形成できる材料が用いられる。
本実施の形態の回路モジュール１００の製造方法を説明する。
図４は、本実施の形態の回路モジュール１００の製造工程を示す模式図である。
まず、図４（ａ）に示すように、準備工程として、はんだをプリコート可能なセラミック基板パッド２を設けたセラミックキャリア基板１を準備する。準備するセラミックキャリア基板１としては、例えば、縦が１８ｍｍ、横が１７ｍｍ、厚さが０．７ｍｍの寸法のものが挙げられる。
次に、図４（ｂ）に示すように、はんだペースト塗布工程として、はんだペーストを厚さが１５０μｍ前後の印刷ステンシルを用いて供給し、セラミック基板パッド２上に、はんだペースト層９を形成する。
次に、プリコートはんだ形成工程として、セラミック基板パッド２上にはんだペースト層９が形成されたセラミックキャリア基板１をリフロー炉（図示せず）にて加熱し、はんだを一度溶融させる。加熱工程の終了後、はんだを冷却固化させることによって、図４（ｃ）に示すように、プリコートはんだ層１０を形成する。形成されたプリコートはんだ層１０の形状はドーム状であり、その最大厚さ（高さ）は１３０μｍ前後である。
この時、はんだペースト中に含まれていた大部分のフラックスは、リフロー工程中のはんだが溶融した段階で、はんだとの比重差によってプリコートはんだ層１０の表面または周囲に排斥され移動する。
しかし、フラックスのごく一部は、フラックスに含まれている溶剤の揮発に伴う発泡や振動、リフロー炉の搬送機構による振動、溶融状態のはんだの対流等により、はんだ層の中に取り残され、図４（ｃ）に示すように、プリコートはんだ層１０中にボイド１１となって留まる。
プリコートはんだ工程が完了した時点では、プリコートはんだ層１０を覆う不要になったフラックスが存在するが、セラミックキャリア基板１を有機溶剤等で洗浄することにより、溶解除去され、図４（ｃ）に示すように、フラックスはプリコートはんだ層１０の表面には残っていない。
次に、電子部品の実装工程として、図４（ｄ）に示すように、セラミック基板パッド２にプリコートはんだ層１０が設けられたセラミックキャリア基板１の所定の位置に電子部品（部品や半導体素子）３が実装される。
通常、電子部品３は、樹脂製の接着剤（図示せず）などでダイボンドし、この接着剤が硬化した後、金ワイヤ等で電極間を接続することにより実装される。
次に、段差付リッド５のセラミックキャリア基板１への仮固定工程として、まず、段差付リッド５を準備する。例えば、上記寸法のセラミックキャリア基板１に対しては、縦が１６ｍｍ、横が１５ｍｍ、厚さが１．０ｍｍの寸法の段差付リッド５を準備する。
そして、位置合わせ装置や治具を用いて、セラミックキャリア基板１のプリコートはんだ層１０と段差付リッド５の接合部とを位置合わせする。
そして、図４（ｅ）に示すようにして、バネやクリップ等の加圧固定治具（図示せず）を用い、段差付リッド５をプリコートはんだ層１０に仮固定する。
次に、段差付リッド５のセラミックキャリア基板１への接合工程として、まず、段差付リッド５が仮固定されたセラミックキャリア基板１を、リフロー炉に投入する。そして、リフロー炉内を、フラックスを用いないはんだ接合（フラックスレスはんだ接合）を行うに必要な低酸素濃度（例えば、酸素濃度が１０００ｐｐｍ以下）にして、リフロー炉の温度を、はんだの溶融温度を超える温度（例えば、Ｓｎ−３Ａｇ−０．５Ｃｕはんだの場合であれば２２０℃以上）まで上昇させる。リフロー炉内の酸素濃度を低くするには、高濃度な窒素雰囲気とすることにより実現する。
そして低酸素濃度のリフロー炉内でプリコートはんだ層１０を再溶融（リフロー）させ、加圧固定治具によって溶融したはんだの中に、段差付リッド５の接合部を押し込み、段差付リッド５とセラミックキャリア基板１とをはんだ接合する。その後、冷却することによりはんだ６を固化させて、図４（ｆ）に示す回路モジュール１００を得る。
また、段差付リッド５とセラミックキャリア基板１とのはんだ接合に、低酸素濃度のリフロー炉に替えて、加熱・加圧機構と窒素雰囲気を維持できるチャンバーを有する専用のリッド搭載装置も用いることができる。
本実施の形態の回路モジュール１００の製造方法では、電子部品の実装工程がプリコートはんだ形成工程の後に設けられているが、段差付リッド５のセラミックキャリア基板１への仮固定工程前であれば、どの時点で行われても良い。
本実施の形態の回路モジュール１００が、キャビティ４内の空間への、はんだボールやフラックスの飛散が防止された構造であり、その製造方法が、はんだボールやフラックスをキャビティ４内の空間へ飛散させない方法であることを説明する。
図５は、底面に段差を設けていないリッド５５を用いた従来の回路モジュール５００の一例を示す断面模式図である。
図５に示すように、リッド５５の底面が、セラミックキャリア基板１のセラミック基板パッド２の直上にあり、リッド５５の底面は平坦で突部がなく、且つ底面の幅がセラミック基板パッド２の幅より狭く、キャビティ５４の空間側の壁部の面（この後、内側面と記す）、および、壁部の内側面と対向する面（この後、外側面と記す）とに、はんだフィレット５０が形成されていること以外、本実施の形態の回路モジュール１００と同様である。
従来の回路モジュール５００は、上記のような構造であるので、リッド５５とセラミックキャリア基板１とを接合する工程において、リッド５５の底面が、溶融したプリコートはんだ層に、加圧固定治具からの外力で押し込まれると、プリコートはんだ層中に取り込まれていたボイドが破裂し、溶融した液体のはんだ微粒子や残留フラックス成分が、キャビティ５４内に飛散し、キャビティ５４内の配線部分、実装された電子部品や半導体素子の表面、回路接続部に付着したり、キャビティ内を動き回る固形の異物として留まる。特に、図５に示すような、キャビティ５４の壁部の内側面にはんだのフイレット５０を生じた構造では、キャビティ５４内にはんだの露出部があり、はんだ微粒子や残留フラックス成分のキャビティ５４内への飛散が生じ易い。
そして、飛散物がはんだの場合にはショート、飛散物がフラックスの場合には腐蝕等が発生して、回路モジュールの信頼性が損なわれる。
これに対して、本実施の形態の回路モジュール１００は、段差付リッド５の底面のキャビティ４空間側の縁部がキャビティ４を囲う突部７となっているとともに、この突部７とセラミック基板パッド２との間に所定の間隔が設けられ、突部７とセラミック基板パッド２とが直接接しないようにしてある。そのため、段差付リッド５の底面のへこみ部が、溶融したプリコートはんだ層に、加圧固定治具からの外力で押し込まれると、底面の突部７が、直ちにセラミックキャリア基板１の表面と接し、はんだ６が、キャビティ４内部と完全にシャットアウトされ、段差付リッド５のキャビティ４内部に、はんだ６が露出しない構造になっている。また、突部７とセラミック基板パッド２とに間隔を設け、段差付リッド５をキャビティ４内部から離れたところではんだと接合しているので、溶融したはんだが、突部７の下を潜りキャビティ４内に浸入するのが防止できる。
本実施の形態の回路モジュール１００は、段差付リッド５の底面の突部７により、キャビティ内部にはんだ６を露出させない構造であるので、例え、プリコートはんだ層中に取り込まれていたボイドが破裂しても、溶融した液体のはんだ微粒子や残留フラックス成分がキャビティ４内に飛散するのが防止され、飛散物に起因するショートや腐蝕等のない、信頼性の高いものである。
それと、本実施の形態の回路モジュールの製造方法では、製造時、キャビティ４内に液体のはんだ微粒子や残留フラックス成分が飛散しない高信頼性の回路モジュールを得ることができる。
また、段差付リッド５は、その底面に突部７が設けられているので、バネやクリップ等の加圧固定治具の加圧力が高い場合であっても、段差付リッド５が必要以上に沈み込まないという効果もある。
本実施の形態の回路モジュール１００の有効性を確認するため、以下のような評価試験を実施した。
評価サンプルとしての本実施の形態の回路モジュール１００と、比較サンプルとしての従来の回路モジュール５００とを、各々２０個調製した。
第１の評価試験として、キャビティ内に付着していないはんだやフラックス片等、移動可能な異物を検出するためのピンド試験（ＰＩＮＤ試験：Particle Impact Noise Detection Test「微粒子衝撃振動ノイズ検出試験」）を、ＭＩＬ規格（MIL-STD883,method 2020）に準拠して、実施した。
第２の評価試験として、ピンド試験終了後の評価サンプルと比較サンプルとの全てについて、キャビティ内の異物の目視観察を行なった。
目視観察の方法は、まず、リッドの天井部分を薄膜状態になるまで研削・研磨して、リッドの天井部分の厚さが５０μｍ以下まで薄くした後、鋭利な刃物によりリッドの天井部分を切開・開封した。次に、高倍率の光学顕微鏡を用い、セラミックキャリア基板１の配線上や金ワイヤ部分への異物付着の有無を確認した。評価サンプルに対しては、異物付着に加えて、キャビティの壁部の内側面に形成されるはんだフィレットの有無も確認した。
評価サンプルと比較サンプルとの評価結果を表１にまとめて示した。
表１から明らかなように、比較サンプルには２０個のサンプルの内、ピンド不良品が４個と異物付着品が２個認められたが、評価サンプルには、２０個のサンプルの全てに、ピンド不良、異物付着、フィレット形成が認められなかった。
すなわち、本実施の形態の回路モジュール１００は、段差付リッド５のキャビティ４内への飛散物がない、信頼性に優れた回路モジュールであることが確認された。
本実施の形態の回路モジュール１００の説明に用いた段差付リッド５では２個のキャビティを有するが、これに限定されるものではなく、１個であっても、寸法的に形成できるならば２個より多い複数であっても良い。
Figure 0004856014
実施の形態２．
図６は、本実施の形態の回路モジュールに用いられる段差付リッドのキャビティが形成された側の平面（ａ）とこの平面のＮ−Ｎ断面（ｂ）との模式図である。
本実施の形態の回路モジュールは、図６に示す、底面の突部２７のセラミックキャリア基板１と接する面２９以外が金めっきされている段差付リッド２５を用いた以外、実施の形態１の回路モジュールと同様である。
突部２７のセラミックキャリア基板１と接する面２９以外が金めっきされている段差付リッド２５は、実施の形態１におけるニッケル下地の金めっきがされた段差付リッド５から、セラミックキャリア基板１と接する面２９の金めっきを除去することにより、実現できる。金めっきの除去方法には、例えば、レーザ除去方法や機械的な切削除去方法が挙げられる。
本実施の形態の回路モジュールは、段差付リッド２５の底面における突部２７のセラミックキャリア基板１と接する面２９に金めっきがないので、はんだの溶融温度以上のリフロー炉中での加熱時間が１分を超える場合やプリコートはんだの量が非常に多い場合に起こる、溶融したはんだが溢れ、数μｍ以下の局所的な間隙をも伝って金めっき面を濡れ広がり、キャビティ２４内部にはい上がってしまう現象を防止できる。
濡れ広がったはんだは、ボイドが無いので異物飛散の原因とはならないが、本実施の形態の回路モジュールは、キャビティ２４内部に濡れ広がったはんだ自身によって起こる可能性のある不具合も防止できる。
実施の形態３．
本実施の形態の回路モジュールの製造方法は、金めっき処理された段差付リッド５とセラミックキャリア基板１に形成したプリコートはんだ層１０との仮固定工程の直前に、プリコートはんだ層１０へ段差付リッド５を位置合わせした後に、段差付リッド５をプリコートはんだ層１０に仮接合する工程を追加して設けたこと以外、実施の形態１の回路モジュールの製造方法と同様である。
例えば、はんだにＳｎ−３Ａｇ−０．５Ｃｕはんだを用いた場合、このはんだの融点の２２０℃よりもやや低い温度領域（２１０℃〜２２０℃未満の温度）の環境で、プリコートはんだ層１０と位置合わせされた段差付リッド５に、５００ｇ〜２ｋｇ程度の荷重を数秒〜数十秒与えてプリコートはんだ層１０に接触させる。すると、プリコートはんだ層１０に局所的な軟化状態が形成され、図７に示すように、段差付リッド５がプリコートはんだ層１０に仮接合される。
本実施の形態では、仮接合の温度を２２０℃よりもやや低い温度領域としたが、用いられるはんだの融点に応じて、その融点よりやや低い温度領域（融点から１０℃低い温度から融点未満の温度）が適宜用いられる。
本実施の形態の回路モジュールの製造方法では、段差付リッド５をプリコートはんだ層１０に仮接合する工程が設けられ、段差付リッド５がプリコートはんだ層１０に仮接合されている。そのため、段差付リッド５をセラミックキャリア基板１へ接合するリフローを実施するまでの準備段階において、ハンドリングの誤り等により起こる段差付リッド５の位置ずれが防止でき、回路モジュールの製造における歩留まりを向上できる。
実施の形態１の回路モジュールの製造方法では、電子部品の実装工程が仮固定工程の前にが設けられているが、本実施の形態の回路モジュールの製造方法では仮接合する工程前であれば、どの時点で行われても良い。
実施の形態４．
図８は、本発明の実施の形態４に係わる回路モジュールの断面模式図である。
図８に示すように、本実施の形態の回路モジュール３００は、セラミックキャリア基板１に段差付リッド５を接合するのに、導電性樹脂３６を用いた以外、実施の形態１の回路モジュールと同様である。
本実施の形態の回路モジュール３００に用いられる導電性樹脂３６としては、銀粒子を含んだエポキシ系樹脂が挙げられる。
また、段差付リッド５は、ニッケルめっきのみのものが、導電性樹脂３６との接着性の観点から好ましい。
本実施の形態の回路モジュール３００の製造方法を説明する。
まず、実施の形態１の回路モジュールに用いたのと同様のセラミックキャリア基板１を準備する。
次に、導電性樹脂塗布工程として、未硬化状態の液体の導電性樹脂を、ディスペンサ装置を用いて供給し、セラミック基板パッド２上に、導電性樹脂層を形成する。そして、予備加熱を行い、導電性樹脂を半硬化状態にして、固形のプリコート導電性樹脂層を形成する。この半硬化状態のプリコート導電性樹脂層は、樹脂が完全硬化に至る前段階で硬化反応を停止させたものであり、再加熱により再度液状になる。
次に、実施の形態１と同様にして、セラミックキャリア基板１の所定の位置に電子部品（部品や半導体素子）３を実装する。
次に、加熱機構付きのマウンター（図示せず）のステージに、プリコート導電性樹脂層が形成されたセラミックキャリア基板１を固定する。そして、加熱機構付きのマウンターのヘッドで、段差付リッド５をピックアップする。さらに、加熱機構付きのマウンターの位置決め機能を用いて、段差付リッド５の接合部とセラミックキャリア基板１のプリコート導電性樹脂層とを位置合わせする。
次に、段差付リッド５の接合部をセラミックキャリア基板１のプリコート導電性樹脂層に接触させ、加熱機構付きマウンターのヘッドとステージとを加熱し、プリコート導電性樹脂層の再溶融に必要な温度まで上昇させる。
プリコート導電性樹脂層が溶融した時点で、ヘッドを降下させ、段差付リッド５の接合部を溶融した導電性樹脂層中に押し込む。
導電性樹脂３６が完全硬化するまで段差付リッド５を保持し、導電性樹脂３６を硬化させて、段差付リッド５をセラミックキャリア基板１に接着接合した後、加熱機構付きマウンターのヘッドとステージとの双方を冷却する。冷却後、加熱機構付きマウンターから取り出して、回路モジュール３００が完成する。
本実施の形態の回路モジュール３００の製造方法では、電子部品の実装工程がプリコート導電性樹脂層形成後に設けられているが、加熱機構付きのマウンターのステージに、プリコート導電性樹脂層を形成したセラミックキャリア基板１を固定する前であれば、どの時点で行われても良い。
本実施の形態の回路モジュール３００、および、その製造方法においては、セラミック基板パッド２上に、導電性樹脂層を形成する際に、導電性樹脂層中にボイドが取り込まれる。そして、加熱機構付きマウンターにおいて、加熱され再溶融したプリコート導電性樹脂層中に、段差付リッド５の接合部が押し込まれると、ボイドが破裂し、溶融状態の樹脂の一部が分離して飛散する。
しかし、本実施の形態の回路モジュールおよびその製造方法では、底面のキャビティ４空間側の縁部に突部７が設けられ、且つ突部７がキャビティ４を囲っている段差付リッド５が用いられているので、キャビティ４内への樹脂の飛散が防止できる。
また、本実施の形態の回路モジュールおよびその製造方法では、段差付リッド５が用いられており、加熱機構付きマウンターの加圧力を特に配慮する必要がなく、例え、段差付リッド５が強く押しつけられても、突部７がセラミックキャリア基板１に接することにより、スペーサの機能を果たすので、段差付リッド５の接着面が必要以上に沈み込み導電性樹脂を外部に排出することを防止するとの効果も得られる。
実施の形態５．
本実施の形態の回路モジュールの製造方法は、段差付リッド５の接合部をセラミックキャリア基板１のプリコート導電性樹脂層に接触させた後の工程が、加熱機構付きマウンターのヘッドのみの加熱により、段差付リッド５のみを加熱し、段差付リッド５側からプリコート導電性樹脂層に入熱させ、プリコート導電性樹脂層の段差付リッド５と接触する局所を軟化状態とした後、導電性樹脂層を再度冷却して、段差付リッド５をセラミックキャリア基板１に仮接着する仮接着工程と、仮接着された段差付リッド５をバネやクリップ等の加圧固定治具によって仮固定したものを、加熱乾燥炉中で高温に保持して導電性樹脂を完全硬化させた後、室温まで冷却して加熱乾燥炉から取り出す本接着工程とを用いる以外、実施の形態４の回路モジュールの製造方法と同様である。
本実施の形態において、仮接着に要する時間は導電性樹脂の種類や加熱機構付きマウンターの設定温度によって変わるが、通常は１秒〜数秒である。
本実施の形態の回路モジュールの製造方法では、段差付リッド５がセラミックキャリア基板１に仮接着されており、ハンドリング時に段差付リッド５がずれたり、脱落することがないので、段差付リッド５がセラミックキャリア基板１に仮接着されたものを大量に作製し、この大量に作製された仮接着品を加熱乾燥炉で加熱し、多くの仮接着品の導電性樹脂を一括して硬化することにより、セラミックキャリア基板１に段差付リッド５を接着接合でき、回路モジュールの生産性が向上する。
本発明に係わる回路モジュールは、電子部品が収納されるキャビティ内に異物が残留しない回路モジュールであり、高い信頼性が要求される電子機器に有効に利用できる。
実施の形態１に係わる回路モジュールの断面模式図である。 実施の形態１に係わる回路モジュールに用いられる段差付リッドのキャビティが形成された側の平面（ａ）とこの平面のM−M断面（ｂ）との模式図である。 実施の形態１に係わる回路モジュールに用いられるプレス加工にて製造された段差付リッドの断面模式図である。 実施の形態１に係わる回路モジュールの製造工程を示す模式図である。 底面に段差を設けていないリッドを用いた従来の回路モジュールの断面模式図である。 実施の形態２に係わる回路モジュールに用いられる段差付リッドのキャビティが形成された側の平面（ａ）とこの平面のＮ−Ｎ断面との模式図である。 実施の形態３に係わる回路モジュールの製造方法における段差付リッドがプリコートはんだ層に仮接合された状態を示す断面模式図である。 実施の形態４に係わる回路モジュールの断面模式図である。
符号の説明
１ セラミックキャリア基板、２ セラミック基板パッド、３ 電子部品、
４ キャビティ、５ 段差付リッド、６ はんだ、７ 突部、８ 隙間、
９ はんだペースト層、１０ プリコートはんだ層、１１ ボイド、２４ キャビティ、
２５ 段差付リッド、２７ 突部、２９ 突部のセラミックキャリア基板と接する面、
３６ 導電性樹脂、５０ はんだフィレット、５４ キャビティ、５５ リッド、
１００，３００，５００ 回路モジュール。

Claims (6)

  1. 電子部品を搭載するためのセラミックキャリア基板と、上記セラミックキャリア基板の表面に設けられたセラミック基板パッドと、キャビティを有し、且つ底面がはんだで上記セラミック基板パッドに接合されたリッドとを備えた回路モジュールであって、
    上記リッドが、上記キャビティに隣接した突部と該突部を挟んで上記キャビティに隣接したへこみ部とからなる段差を設けた段差付リッドであり、上記突部が上記セラミック基板パッドと所定の間隔をあけて上記セラミックキャリア基板と接触しており、上記へこみ部が上記セラミック基板パッドとはんだで接合されるとともに上記突部の上記キャビティ空間側と対向する側に上記はんだの隙間が設けられていることを特徴とする回路モジュール。
  2. 電子部品を搭載するためのセラミックキャリア基板と、上記セラミックキャリア基板の表面に設けられたセラミック基板パッドと、キャビティを有し、且つ底面が導電性樹脂で上記セラミック基板パッドに接合されたリッドとを備えた回路モジュールであって、
    上記リッドが、上記キャビティに隣接した突部と該突部を挟んで上記キャビティに隣接したへこみ部とからなる段差を設けた段差付リッドであり、上記突部が上記セラミック基板パッドと所定の間隔をあけて上記セラミックキャリア基板と接触しており、上記へこみ部が上記セラミック基板パッドと導電性樹脂で接合されるとともに上記突部の上記キャビティ空間側と対向する側に上記導電性樹脂の隙間が設けられていることを特徴とする回路モジュール。
  3. 請求項１記載の回路モジュールの製造方法であって、
    上記セラミック基板パッドを設けた、上記電子部品を搭載するための上記セラミックキャリア基板を調製する工程と、上記セラミック基板パッド上に、はんだペースト層を形成する工程と、上記セラミック基板パッド上に上記はんだペースト層が形成された上記セラミックキャリア基板を加熱し、上記はんだペースト層を溶融後、冷却固化してプリコートはんだ層を形成する工程と、上記段差付リッドを上記セラミックキャリア基板の上記プリコートはんだ層に仮固定するとともに加圧固定治具から外力を加えることにより上記突部を上記セラミックキャリア基板の表面と接触させる工程と、上記段差付リッドを上記プリコートはんだ層に仮固定した上記セラミックキャリア基板をリフロー炉に投入して、上記段差付リッドと上記セラミックキャリア基板とをはんだ接合する工程との各工程を備え、上記各工程を順に行うことを特徴とする回路モジュールの製造方法。
  4. 段差付リッドをプリコートはんだ層に接触させたセラミックキャリア基板を、はんだの融点よりも低く、且つ加重ではんだが軟化する温度に加熱し、上記プリコートはんだ層に上記段差付リッドを仮接合する工程を、上記段差付リッドを上記セラミックキャリア基板の上記プリコートはんだ層に仮固定する工程の直前に追加して設けたことを特徴とする請求項３に記載の回路モジュールの製造方法。
  5. 請求項２記載の回路モジュールの製造方法であって、
    上記セラミック基板パッドを設けた、上記電子部品を搭載するための上記セラミックキャリア基板を調製する工程と、上記セラミック基板パッド上に、未硬化状態の上記導電性樹脂層を形成する工程と、上記導電性樹脂層が形成された上記セラミックキャリア基板を加熱し、上記導電性樹脂を半硬化状態にして、固形のプリコート導電性樹脂層を形成する工程と、上記段差付リッドと上記プリコート導電性樹脂層が設けられた上記セラミックキャリア基板とを加熱機構付きのマウンターに取り付け、上記加熱機構付きのマウンターで、上記段差付リッドを上記プリコート導電性樹脂層に接触させ、上記段差付リッドと上記プリコート導電性樹脂層が形成された上記セラミックキャリア基板とを加熱し、上記突部を上記セラミックキャリア基板に接触させた後に上記プリコート導電性樹脂層を加熱硬化させ、上記段差付リッドを上記セラミックキャリア基板に接着接合する工程との各工程を備え、上記各工程を順に行うことを特徴とする回路モジュールの製造方法。
  6. 上記段差付リッドと上記プリコート導電性樹脂層が設けられた上記セラミックキャリア基板とを上記加熱機構付きのマウンターに取り付け、上記加熱機構付きのマウンターで、上記段差付リッドを上記プリコート導電性樹脂層に接触させるとともに上記突部を上記セラミックキャリア基板に接触させた後の工程が、上記加熱機構付きマウンターにより、上記段差付リッドのみを加熱し、上記段差付リッドを上記セラミックキャリア基板に仮接着する工程と、上記セラミックキャリア基板に仮接着された上記段差付リッドを、上記セラミックキャリア基板に仮固定して、上記段差付リッドが仮固定された上記セラミックキャリア基板を加熱乾燥炉中で高温に保持し、上記プリコート導電性樹脂層を硬化させて、上記段差付リッドを上記セラミックキャリア基板に本接着する工程とであることを特徴とする請求項５に記載の回路モジュールの製造方法。
JP2007170190A 2007-06-28 2007-06-28 回路モジュールとその製造方法 Active JP4856014B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007170190A JP4856014B2 (ja) 2007-06-28 2007-06-28 回路モジュールとその製造方法
US12/007,972 US7738263B2 (en) 2007-06-28 2008-01-17 Circuit module and process for producing the same
US12/591,240 US8240037B2 (en) 2007-06-28 2009-11-13 Process for producing a circuit module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007170190A JP4856014B2 (ja) 2007-06-28 2007-06-28 回路モジュールとその製造方法

Publications (2)

Publication Number Publication Date
JP2009010170A JP2009010170A (ja) 2009-01-15
JP4856014B2 true JP4856014B2 (ja) 2012-01-18

Family

ID=40328576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007170190A Active JP4856014B2 (ja) 2007-06-28 2007-06-28 回路モジュールとその製造方法

Country Status (2)

Country Link
US (2) US7738263B2 (ja)
JP (1) JP4856014B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109132A (ja) * 2008-10-30 2010-05-13 Yamaha Corp 熱電モジュールを備えたパッケージおよびその製造方法
JP5368377B2 (ja) * 2010-06-02 2013-12-18 三菱電機株式会社 電子部品パッケージおよびその製造方法
JP5568416B2 (ja) * 2010-08-31 2014-08-06 京セラクリスタルデバイス株式会社 電子デバイスの製造方法
US8822844B1 (en) * 2010-09-27 2014-09-02 Rockwell Collins, Inc. Shielding and potting for electrical circuits
US20130308276A1 (en) * 2011-01-07 2013-11-21 Fuji Electric Co., Ltd Semiconductor device and manufacturing method for same
US8637981B2 (en) * 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
US9105500B2 (en) 2012-07-13 2015-08-11 International Business Machines Corporation Non-hermetic sealed multi-chip module package
EP3050157A4 (en) * 2013-09-27 2017-07-26 Nokia Technologies Oy Transmission line structure and method of attaching transmission line structure to conductive body
JP6314731B2 (ja) * 2014-08-01 2018-04-25 株式会社ソシオネクスト 半導体装置及び半導体装置の製造方法
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
US10916520B2 (en) * 2015-06-10 2021-02-09 Mitsubishi Electric Corporation Semiconductor device, and method of manufacturing the same
JP6810335B2 (ja) * 2016-06-24 2021-01-06 富士通株式会社 電子部品モジュール、電子部品モジュールの製造方法、端末及び信号処理システム
JP2019096797A (ja) 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置
WO2022061682A1 (zh) * 2020-09-25 2022-03-31 华为技术有限公司 一种封装结构及封装方法、电子装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62149155A (ja) * 1985-09-02 1987-07-03 Hitachi Ltd 封止電子装置
US4868639A (en) * 1986-08-11 1989-09-19 Fujitsu Limited Semiconductor device having waveguide-coaxial line transformation structure
JP3114403B2 (ja) * 1992-12-22 2000-12-04 富士電機株式会社 半導体圧力センサ
JP3227031B2 (ja) 1993-06-14 2001-11-12 富士通株式会社 電子メール処理システム
US5715144A (en) * 1994-12-30 1998-02-03 International Business Machines Corporation Multi-layer, multi-chip pyramid and circuit board structure
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
JP3652102B2 (ja) * 1998-02-27 2005-05-25 京セラ株式会社 電子回路モジュール
JP2001068576A (ja) 1999-08-30 2001-03-16 Sharp Corp 気密封止型半導体装置
US6504723B1 (en) * 2001-11-15 2003-01-07 Intel Corporation Electronic assembly having solder thermal interface between a die substrate and a heat spreader
US6953985B2 (en) * 2002-06-12 2005-10-11 Freescale Semiconductor, Inc. Wafer level MEMS packaging
JP2004031787A (ja) * 2002-06-27 2004-01-29 Toyo Commun Equip Co Ltd 表面実装型電子デバイス
JP2004064013A (ja) * 2002-07-31 2004-02-26 Kinseki Ltd 電子部品用パッケ−ジのキャップ封止方法
US6747350B1 (en) * 2003-06-06 2004-06-08 Silicon Integrated Systems Corp. Flip chip package structure
US6953891B2 (en) * 2003-09-16 2005-10-11 Micron Technology, Inc. Moisture-resistant electronic device package and methods of assembly
JP2005223641A (ja) * 2004-02-05 2005-08-18 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
US7576427B2 (en) * 2004-05-28 2009-08-18 Stellar Micro Devices Cold weld hermetic MEMS package and method of manufacture
US7248133B2 (en) * 2004-06-28 2007-07-24 Kyocera Corporation Method for manufacturing surface acoustic wave device

Also Published As

Publication number Publication date
US7738263B2 (en) 2010-06-15
US20100126008A1 (en) 2010-05-27
US8240037B2 (en) 2012-08-14
US20080174983A1 (en) 2008-07-24
JP2009010170A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
JP4856014B2 (ja) 回路モジュールとその製造方法
JP4858541B2 (ja) 中継基板および電子回路実装構造体
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
TW591765B (en) Method of making electronic element-mounted substrate
US5909633A (en) Method of manufacturing an electronic component
US6929975B2 (en) Method for the production of an electronic component
JP4467506B2 (ja) パッケージおよびそれを用いた電子装置
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2003282819A (ja) 半導体装置の製造方法
US11903120B2 (en) Radio frequency module
JPH11214441A (ja) バンプ付電子部品の実装方法
US7032807B2 (en) Solder contact reworking using a flux plate and squeegee
JP2010118534A (ja) 半導体装置およびその製造方法
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2006332599A (ja) 電子装置
JP4093156B2 (ja) 半導体装置製造用治具、半導体装置製造方法および半導体装置
JPH05235099A (ja) 半導体実装回路装置
JP5193522B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JPS5925378B2 (ja) 電子部品の実装方法
JP4285140B2 (ja) 半導体装置の製造方法
JP2005072098A (ja) 半導体装置
JPH0572751B2 (ja)
JP2006310415A (ja) モジュール
JP2005294311A (ja) 半導体パッケージ実装構造、半導体パッケージ実装方法、半導体パッケージ、その製造方法および基板
JPH1167957A (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4856014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250