CN102881616A - 半导体装置的组装治具和使用其的半导体装置的制造方法 - Google Patents

半导体装置的组装治具和使用其的半导体装置的制造方法 Download PDF

Info

Publication number
CN102881616A
CN102881616A CN2012102302238A CN201210230223A CN102881616A CN 102881616 A CN102881616 A CN 102881616A CN 2012102302238 A CN2012102302238 A CN 2012102302238A CN 201210230223 A CN201210230223 A CN 201210230223A CN 102881616 A CN102881616 A CN 102881616A
Authority
CN
China
Prior art keywords
tool
conductive pattern
dividing plate
peristome
scolding tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102302238A
Other languages
English (en)
Other versions
CN102881616B (zh
Inventor
原田孝仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN102881616A publication Critical patent/CN102881616A/zh
Application granted granted Critical
Publication of CN102881616B publication Critical patent/CN102881616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供一种在将半导体芯片焊接在带导电图案绝缘基板的工序中，不发生半导体芯片的位置偏差的半导体装置的组装治具和使用其的半导体装置的制造方法。作为组装治具（200）的构成部件，设置有能够上下自如地动的隔板（25），由此即使带导电图案绝缘基板（28）弯曲为凸状或凹状中的任一种，都能够防止在焊接工序中发生半导体芯片（29）的位置偏差。

Description

半导体装置的组装治具和使用其的半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的组装治具和使用其的半导体装置的制造方法，能够防止以下情况：在带导电图案绝缘基板上焊接半导体芯片的情况下，由于焊接时的热应力（stress）而带导电图案绝缘基板弯曲，由该弯曲引起半导体芯片的位置偏差的情况。
背景技术
图17为半导体模块的示意截面图。该半导体模块包括：利用固化后的焊锡62固着在散热基底板61上的带导电图案绝缘基板63（安装基板）、利用固化后的焊锡64固着在带导电图案绝缘基板63上的半导体芯片65、与半导体芯片65连接的焊丝66、固着有外部导出端子67的树脂箱68、和填充树脂箱68内部的例如凝胶69等。在图17中，未图示形成于带导电图案绝缘基板63的正侧的导电图案63a（参照图18）和形成于背面的背面导电膜63b（参照图18）。
图18为说明焊接工序中带导电图案绝缘基板的弯曲的说明图，同图（a）为向上方弯曲为凸状情况下的截面图，同图（b）为向上方弯曲为凹状的截面图。在该图中，也表示出了半导体芯片65和向上方弯曲为凹状的散热基底板61。将散热基底板61向上方弯曲成凹状是为了使散热基底板61能够贴紧固定在未图示的冷却体上，能够根据需要事先弯曲好。
在组装半导体模块的情况下，有在带导电图案绝缘基板63上焊接半导体芯片65的工序。在该焊接工序中，用焊锡64将形成于带导电图案绝缘基板63的表面的导电图案63a和半导体芯片65固着，用焊锡62将形成于背面的背面导电膜63b和散热基底板61固着。在带导电图案绝缘基板63的表面形成的导电图案63a和在背面形成的背面导电膜63b中，导电膜整体的面积不同。另外，根据情况导电膜的厚度不同。因此，相对于绝缘基板63c的导电图案63a和背面导电膜63b中，热膨胀产生差。根据导电图案63a和背面导电膜63b的形成方法，带导电图案绝缘基板63在焊接工序中，或如同图（a）那样向上方弯曲为凸状，或如同图（b）那样向上方弯曲为凹状。
图19为焊接工序中使用的现有半导体装置的组装治具600的构成图，同图（a）为治具整体的俯视图，同图（b）为在同图（a）的X－X线切断时的主要部分截面图，同图（c）为第一治具的俯视图，同图（d）为第二治具的俯视图，同图（e）为在同图（d）的Y－Y线切断的分隔部分的主要部分侧截面图。
该组装治具600包括第一治具71和嵌合于该第一治具71的第一开口部72的第二治具73。在第二治具73的第二开口部74的中央设有分隔部75，第二开口部74被分割成两个，成为开口部74a、74b。
分隔部75和外框73a为第二治具73的一部分，分隔部75的下表面75a和外框73a的下表面73b为同一高度。
图20～图23为使用图19的现有半导体装置的组装治具600的焊接工序，以工序顺序表示的主要部分制造工序截面图。图中除组装治具600以外，也表示出了半导体芯片65、带导电图案绝缘基板63和散热基底板61。
首先，在散热基底板61上配置第一治具71，在第一治具71的第一开口部72配置焊锡板76，在其上载置带导电图案绝缘基板63（图20）。
其次，在第一治具71的第一开口部72嵌合第二治具73。通过分隔部75将第二治具73的第二开口部74分割成两个开口部74a、74b。在该两个开口部74a、74b插入焊锡板76a，在焊锡板76a上载置半导体芯片65（图21）
接着，放入回流（reflow）炉，使焊锡76、76a熔化，进行冷却而使熔化的焊锡固化（固化的焊锡62、64）。在该焊接工序中，带导电图案绝缘基板63向上方弯曲为凸状（图22）。
接着，卸下第一治具71、第二治具73，散热基底板61和带导电图案绝缘基板63和半导体芯片65的焊接结束（图23）。
在图22的工序中，表示出了带导电图案绝缘基板63弯曲为凸状的情况。该情况下，半导体芯片65的外周部由第二治具73的框部73a和分隔部75定位，因此不会产生半导体芯片65的位置偏差。
另外，下面表示专利文献1中记载的内容。在使用的定位治具中，在板状主体的下表面凹设有包括各定位孔的一部分的范围的台阶部，由此在板状主体的下表面设置有靠近绝缘基板的外周缘且向绝缘基板一侧突出的凸部。因此，在将本定位治具1配置在以凸弯曲状翘曲的状态的绝缘基板上时，设在板状主体的下表面的凸部与靠绝缘基板的外周缘的上表面接触或者接近，因此各定位孔内的焊锡箔和发热元件由凸部限制在各定位孔内的移动而被定位，被安装在规定位置。由此，能够提供够将元件安装在规定位置而不会在翘曲状态的绝缘基板上引起位置偏差的元件的定位治具和安装方法。
另外，下面表示专利文献2中记载的内容。半导体芯片被半导体芯片定位治具组件定位后，进行半导体芯片的接合。首先，通过焊锡片被熔化，熔化状态的焊锡流入焊锡用的间隙，第二治具下沉。此时，第二治具的限制部与第一治具的上表面抵接来阻止第二治具的移动。接着，熔化的焊锡冷却凝固，由此在基板的上表面形成焊锡层。该焊锡层的厚度为从基板的上表面到半导体芯片的接合前的焊锡片的上表面，焊锡层将半导体芯片和基板的接合强度确保为合适的大小，并且是具有合适的热传导性的厚度。这样，通过使用半导体芯片定位治具组件，能够容易地将半导体芯片接合时形成的焊锡层的厚度设定在合适的厚度。
现有技术文献
专利文献
专利文献1日本特开2008－270262号公报
专利文献2日本特开2010－98153号公报
发明内容
方面要解决的课题
但是，如图24所示，在带导电图案绝缘基板63向上方弯曲为凹状的情况下，在分隔部75和带导电图案绝缘基板63之间产生间隙80，因此半导体芯片65由于重力而产生向中央移动的位置偏差。
另外，在专利文献1、2中，并无关于在焊接工序中使用的治具的构成要件中，使用可动式的隔板（横档）能够防止芯片的位置偏差的记载。
本发明的目的在于，解决上述的课题，提供一种在带导电图案绝缘基板上焊接半导体芯片的工序中，不会产生半导体芯片的位置偏差的半导体装置的组装治具和使用其的半导体装置的制造方法。
用于解决课题的方法
为了实现上述目的，根据专利申请的范围的技术方案1所述的发明，提供一种在带导电图案绝缘基板上焊接半导体芯片时使用的半导体装置的组装治具，组装治具具有：用于带导电图案绝缘基板的定位的具有第一开口部的第一治具；嵌合于上述第一开口部而被定位且具有第二开口部的第二治具；和分割上述第二开口部的隔板，其中，上述隔板的从上述第二治具的上表面到上述隔板的下端之间的距离比上述第二治具的上表面和下表面之间的距离大。
另外，根据专利申请的范围的技术方案2所述的发明，在技术方案1所述的发明中，上述隔板在该隔板的上部具有卡止于上述第二治具的上表面的突起部，上述隔板相对于上述第二治具上下自如地滑动。
另外，根据专利申请的范围的技术方案3所述的发明，在技术方案2所述的发明中，与上述第二治具的上述第二开口部相连地在上下方向配置有槽，将上述隔板的侧端部插装于上述槽。
另外，根据专利申请的范围的技术方案4所述的发明，在技术方案1或者技术方案2所述的发明中，优选上述第一治具、第二治具和上述隔板的材质为碳。
另外，根据专利申请的范围的技术方案5所述的发明，在使用上述技术方案1～4中任一项所述的使用组装治具的半导体装置的制造方法中，包括：在散热基底板上载置第一治具，在该第一治具的第一开口部配置第一焊锡，在该第一焊锡上载置带导电图案绝缘基板的工序；在上述第一治具的开口部嵌合第二治具，在上述带导电图案绝缘基板上载置该第二治具的工序；将上述第二治具的开口部用相对于上述第二治具上下自如地滑动的隔板进行分割，进而使该隔板的下端与上述带导电图案绝缘基板接触的工序；在被上述隔板进行了分割的上述开口部的各个配置第二焊锡，并且将其载置于上述带导电图案绝缘基板的导电图案上的工序；在被上述隔板进行了分割的上述开口部的各个插入半导体芯片，并且在上述第二焊锡上载置上述半导体芯片的工序；将上述第一焊锡和第二焊锡加热使之熔化，之后进行冷却使该已熔化的焊锡固化，在上述带导电图案绝缘基板的上述导电图案上焊接上述半导体芯片的工序；和从上述散热基底板和上述带导电图案绝缘基板取下上述第一治具、第二治具和上述隔板的工序。
另外，根据专利申请的范围的技术方案6所述的发明，在技术方案5所述的发明中，上述第一焊锡为焊锡板或者焊锡膏（paste），第二焊锡为焊锡板。
发明效果
在该发明中，作为组装治具的构成件，设置有能够上下自由地移动的隔板，由此能够提供无论带导电图案绝缘基板弯曲为凸状还是凹状，在焊接工序中都能够防止半导体芯片的位置偏差的产生的半导体装置的组装治具。
另外，通过使用该组装治具，能够提供能实现无位置偏差的半导体芯片的组装的半导体装置的制造方法。
附图说明
图1是本发明的第一实施例的半导体装置的组装治具100的构成图，（a）是治具整体的俯视图，（b）是在（a）的X－X线切断时的主要部分截面图，（c）是第一治具的俯视图，（d）是第二治具的俯视图，（e）是在（d）的Y－Y线切断的分隔部的主要部分侧截面图。
图2是表示使用图1的组装治具100在带导电图案绝缘基板6焊接半导体芯片7的状态的主要部分截面图。
图3是带导电图案绝缘基板6弯曲为凸状的情况下的主要部分截面图。
图4是本发明的第二实施例的半导体装置的组装治具200的构成图，（a）是治具整体的俯视图，（b）是第一治具的俯视图，（c）是第二治具的俯视图，（d）是作为第三治具的隔板的俯视图。
图5是在图4的X－X线切断的主要部分截面图，（a）是治具整体的截面图，（b）是第一治具的截面图，（c）是第二治具的截面图，（d）是作为第三治具的隔板的截面图。
图6是表示使用图4的组装治具200在带导电图案绝缘基板28焊接半导体芯片29的状态的主要部分截面图。
图7是带导电图案绝缘基板弯曲为凸状时的主要部分截面图。
图8是本发明的第三实施例的半导体装置的主要部分制造工序截面图。
图9是延续图8的本发明的第三实施例的半导体装置的主要部分制造工序截面图。
图10是延续图9的本发明的第三实施例的半导体装置的主要部分制造工序截面图。
图11是延续图10的本发明的第三实施例的半导体装置的主要部分制造工序截面图。
图12是延续图11的本发明的第三实施例的半导体装置的主要部分制造工序截面图。
图13是延续图12的本发明的第三实施例的半导体装置的主要部分制造工序截面图。
图14是本发明的第一变形例的半导体装置的组装治具300的构成图，（a）是整体的主要部分平面图，（b）是第二治具的主要部分平面图，（c）和（d）是两个不同的第三治具即隔板的主要部分截面图。
图15是本发明的第二变形例的半导体装置的组装治具400的构成图；（a）是整体的主要部分平面图，（b）是第二治具的主要部分平面图；（c）和（d）是两个不同的第三治具即隔板的主要部分截面图。
图16是本发明的第三变形例的半导体装置的组装治具500的构成图，（a）是整体的主要部分平面图，（b）是第二治具的主要部分平面图，（c）和（d）是两个不同的形状的第三治具即隔板的主要部分截面图。
图17是半导体模块的示意截面图。
图18是说明焊接工序中的带导电图案绝缘基板的弯曲的说明图，（a）是向上方弯曲为凸状的情况下的截面图，（b）是向上方弯曲为凹状的截面图。
图19是焊接工序中使用的现有的半导体装置的组装治具600的构成图，（a）是治具整体的俯视图，（b）是在（a）的X－X线切断时的主要部分截面图，（c）是第一治具的俯视图，（d）是第二治具的俯视图，（e）是在（d）的Y－Y线切断的分隔部的主要部分侧截面图。
图20是使用了图19的现有的半导体装置的组装治具600的主要部分制造工序截面图。
图21是延续图20的使用图19的现有的半导体装置的组装治具600的主要部分制造工序截面图。
图22是延续图21的使用图19的现有的半导体装置的组装治具600的主要部分制造工序截面图。
图23是延续图22的使用图19的现有的半导体装置的组装治具600的主要部分制造工序截面图。
图24是带导电图案绝缘基板63向上方弯曲为凹状的情况下的焊接时的主要部分截面图。
图25是关于图4中的隔板25相对于第二治具23能够上下自由地滑动而可移动的构造的另一实施例。
符号说明
1，21，43，46，51第一治具
2，22第一开口部
3，23，44，47，52第二治具
4，24，47a，52a第二开口部
4a，4b，24a，24b，44a开口部
5，25，45，46，48，49，53，54隔板
6，28带导电图案绝缘基板
7，29半导体芯片
8，30散热基底板
9，9a，31间隙
10机械性缺陷
11，32，33焊锡
23a外框
26槽
25a下端
27突起部
28a表面
28b导电图案
34背面导电膜
35绝缘基板
41，42焊锡板
50切口
51a凸部
100，200，300，400，500组装治具
具体实施方式
用下面的实施例和变形例对实施方式进行说明。
＜实施例1＞
图1为本发明的第一实施例的半导体装置的组装治具100的构成图，同图（a）为治具整体的俯视图，同图（b）为在同图（a）的X－X线切断时的主要部分截面图，同图（c）为第一治具的俯视图，同图（d）为第二治具的俯视图，同图（e）为在同图（d）的Y－Y线切断的分隔部的主要部分侧截面图。另外，在图1（b）中用虚线表示的部分为外框3a的边。这是为了容易看清楚而用虚线表示出来。这样的表示在下面的图中也相同。
该组装治具100包括第一治具1和嵌合于该第一治具1的第一开口部2的第二治具3。在第二治具3的第二开口部4的中央设有分隔部5，将第二开口部4分割成两个，成为开口部4a、4b。该第二治具3由外框3a和分隔部5构成。该分隔部5的底部从外框3a露出。
图2为表示使用图1的组装治具100在带导电图案绝缘基板6焊接半导体芯片7的状态的主要部分截面图。该图为带导电图案绝缘基板6弯曲为凹状的情况下的截面图，也一并表示出散热基底板8。带导电图案绝缘基板6和半导体芯片7用焊锡11a固着。另外，散热基底板8和带导电图案绝缘基板6用焊锡11b固着。
即使在第二治具3和带导电图案绝缘基板6之间产生间隙9，由于分隔部5的底面5a与带导电图案绝缘基板6的表面6a（导电图案6b）接触，因此半导体芯片7不会向中央移动，不会发生位置偏差。
图3为带导电图案绝缘基板6弯曲为凸状的情况下的主要部分截面图。带导电图案绝缘基板6和半导体芯片7用焊锡11a固着，散热基底板8和带导电图案绝缘基板6用焊锡11b固着。
但是，如图3所示，当带导电图案绝缘基板6弯曲为凸状时，第二治具3通过分隔部5被抬升，在第二治具3的外框3a和带导电图案绝缘基板6之间就会出现大的间隙9a，如箭头所示，引起半导体芯片7因重力而向外侧的位置偏差。
另外，当固着半导体芯片7和导电图案6a的焊锡11到达第二治具3的分隔部5的底部，由焊锡11夹入分隔部5的底部时，在从带导电图案绝缘基板6卸下第二治具3时，将第二治具3倾斜抬升时，在分隔部5就会施加很大的应力，产生机械性缺陷10。这在带导电图案绝缘基板6弯曲为凸状的情况下和弯曲为凹状的情况下都会发生。
用第二实施例，对同时消除该第一实施例的组装治具100的不良现象和现有的组装治具600的不良现象的对策进行说明。
＜实施例2＞
图4为该发明的第二实施例的半导体装置的组装治具200的构成图，同图（a）为治具整体的俯视图，同图（b）为第一治具的俯视图，同图（c）为第二治具的俯视图，同图（d）为第三治具即隔板的俯视图。
图5为在图4的X－X线切断的主要部分截面图，同图（a）为治具整体截面图，同图（b）为第一治具的截面图，同图（c）为第二治具的截面图，同图（d）为第三治具即隔板的截面图。
该组装治具200包括第一治具21、第二治具23和作为第三治具的隔板25这三个治具。第二治具23嵌合于第一治具21的第一开口部22。在第二治具23的第二开口部24的中央配置有隔板25，将第二开口部24分割成两个开口部24a、24b。隔板25构成为沿着与第二治具23的第二开口部24相连地形成的槽26能够上下自由地动。另外，如图5（d）所示，在隔板25的上部沿横向形成突起部27（卡住部），该突起部27与第二治具23的外框23a上表面相接并卡止（卡住），成为不会从第二治具23向下方脱落的构造。根据该构造，在焊接结束后，从带导电图案绝缘基板28卸下第二治具23时，可以同时抬起卸下第二治具23和隔板25，因此组装效率高，生产性提高，能够降低制造成本。
图6为表示使用图4的组装治具200在带导电图案绝缘基板28焊接半导体芯片29的状态的主要部分截面图。该图为带导电图案绝缘基板28弯曲为凹状的情况下的截面图，也一并表示散热基底板30。图中的33为固着散热基底板30和构成带导电图案绝缘基板28的背面导电膜34的固化后的焊锡，35为构成带导电图案绝缘基板28的绝缘基板。
即使在第二治具23和带导电图案绝缘基板28之间产生间隙31，由于隔板25的下端25a与带导电图案绝缘基板28的表面28a接触，因此半导体芯片29也不会向中央移动，不会产生位置偏差。
另外，当用焊锡32夹入隔板25时，笔直地向上方仅拉起隔板25，由此能够从带导电图案绝缘基板28的表面28a卸下隔板25，而不会给隔板25带来破裂或切口等机械性缺损33。
图7为带导电图案绝缘基板弯曲为凸状时的主要部分截面图。该情况下，由于半导体芯片29被第二治具23的外框23a和隔板25压住，因而不会发生半导体芯片29的位置偏差。
另外，在与隔板25的下端25a接触的带导电图案绝缘基板28例如弯曲为凹状的情况下，如图5（d）的虚线所示，当使隔板25带有曲率时，就能够使隔板25和带导电图案绝缘基板28在宽大的范围接触，能够进一步防止半导体芯片29的位置偏差。
形成于上述隔板25的上部的突起部27不涉及半导体芯片29的位置偏差，所以也有不特别设置的情况。
另外，上述第一治具21、第二治具23和作为第三治具的隔板25的材质例如为对于熔化焊锡润湿性差（难以贴紧焊锡）、加工容易的碳等。
上述第一治具21的第一开口部22和第二治具23之间的间隙T1为0.lmm左右。另外，槽26和隔板25的突起部27之间的间隙T2为0.1mm左右。另外，使突起部27接触第二治具23的外框27a时的隔板25从第二治具23凸出的长度L为1mm左右。
另外，突起部27的下端（与第二治具23的上表面相接的部位）和隔板25的下端25a之间的距离比上述第二治具23的上表面和下表面之间的距离（第二治具的厚度）大。此处L=1mm左右大小。
另外，在该实施例中，关于隔板25相对于第二治具23的第二开口部24上下自由地滑动而可动的构造，说明了形成如图4所示的槽26后在该槽中嵌入隔板25的结构，但是该能够滑动地动作的构造也可以如图25所示形成在第二治具嵌合隔板25那样的凸部51a，只要是隔板25相对于第二治具23上下自由地上下滑动的构造，无论怎样的构造都可以。图25省略突起部27，是表示在第二治具嵌合隔板25那样的凸部51a的周边的图，在该情况下也能够设置突起部27。
＜实施例3＞
图8～图13为该发明的第三实施例的半导体装置的制造方法，为以工序顺序表示的主要部分制造工序截面图。这是使用图4的组装治具200的半导体装置的制造方法。
在散热基底板30上载置第一治具21，在第一治具21的开口部22载置焊锡板41，在该焊锡板41上载置带导电图案绝缘基板28（图8）。也有取代焊锡板41而涂敷焊锡膏的情况。
接着，在上述散热基底板板30上对位载置第一治具21，接着，在上述第一治具21的第一开口部22嵌合第二治具23（图9）。
接着，在与上述第二治具23的第二开口部24相连的槽26插入作为第三治具的隔板25，将上述第二开口部24分割成两个开口部24a、24b，使上述隔板25的下端25a接触上述带导电图案绝缘基板28上（图10）。
接着，在被上述隔板25分割的上述开口部24a，24b的各个插入焊锡板42，并将其载置于上述带导电图案绝缘基板28的导电图案28b上之后，在该焊锡板42上载置半导体芯片29（图11）。
接着，将上述焊锡板41、42加热使之熔化，之后进行冷却，使该熔化后的焊锡固化（固化后的焊锡32、33），在上述带导电图案绝缘基板28的上述导电图案28b用焊锡32、33接合上述半导体芯片（图12）。
接着，从上述带导电图案绝缘基板28卸下上述第一治具21、第二治具22和作为第三治具的隔板25（图13）。
在上述图12的工序中，虽然产生带导电图案绝缘基板28的凹状的弯曲，但是由于随着该弯曲，隔板25因重力而能够向下方移动，因此隔板25的下端25a总是接触带导电图案绝缘基板28的表面28a。因此，即使由于凹状的弯曲而半导体芯片29向中央移动，因被隔板25遮挡住，所以也不会引起位置偏差。
另外，在带导电图案绝缘基板28弯曲为凸状的情况下，如图7所示，虽然半导体芯片29在离开中央的方向移动，但是被第二治具23的第二开口部24（24a，24b）遮挡，不会引起位置偏差。由于即使在此情况下隔板25也能够上下自由地移动，因此会时常地接触带导电图案绝缘基板28的表面28a。
也就是，能够上下自由地移动的隔板25和第二治具23，根据带导电图案绝缘基板28的弯曲而时常接触，因此不会发生半导体芯片29的位置偏差。
另外，在隔板25的底部被焊锡32夹住的情况下，垂直地拔出隔板25，由此在隔板25上不会产生破裂或切口等机械性缺损10。
而且，在上述实施例1～实施例3中，也有不使用散热基底板8、30进行组装的情况。在该情况下，不需要第一治具1、21，使第二治具3、23与带导电图案绝缘基板6、28对位。
＜变形例1＞
图14为该发明的第一变形例的半导体装置的组装治具300的构成图，同图（a）为整体的主要部分平面图，同图（b）为第二治具的主要部分平面图，同图（c）和同图（d）为两个不同的作为第三治具的隔板的主要部分截面图。图14为实施例2的变形例。图中的43为第一治具。
图14的组装治具300与图4的组装治具100的不同点为，第二治具44的第二开口部44a被分割为左右非对称，作为第三治具的隔板45a、45b为不同的形状，有两类。该情况适用于半导体芯片29的配置左右不同的场合。该情况下，同样地也能够得到用图4的组装治具200得到的效果。
＜变形例2＞
图15为该发明的第二变形例的半导体装置的组装治具400的构成图，同图（a）为整体的主要部分平面图，同图（b）为第二治具的主要部分平面图，同图（c）和同图（d）为两个不同的作为第三治具的隔板的主要部分截面图。图15为实施例2的变形例。图中的46为第一治具。
图15的组装治具400和图14的组装治具300的不同点为，第二治具47的第二开口部47a被四分割。隔板48，49的切口50的进入位置不同。该情况适用于配置四个半导体芯片29的场合。该情况下，同样地也能够得到用图4的组装治具得到的效果。
＜变形例3＞
图16为该发明的第三变形例的半导体装置的组装治具500的构成图，同图（a）为整体的主要部分平面图，同图（b）为第二治具的主要部分平面图，同图（c）和同图（d）为两个不同的形状的作为第三治具的隔板的主要部分截面图。图16为实施例2的变形例。图中的51为第一治具。
图16的组装治具500和图15的组装治具400的不同点为，第二治具52的第二开口部52a被四分割，被分割后的开口部在左右大小不同。隔板53为一个，隔板54为三个。该情况适用于配置四个半导体芯片29，并且在左右半导体芯片29的大小不同的场合。该情况下，同样地也能够得到用图4的组装治具100得到的效果。

Claims (6)

1.一种半导体器件的组装治具，在带导电图案的绝缘基板上焊接半导体芯片时使用，其特征在于：
组装治具具有：用于带导电图案的绝缘基板的定位的具有第一开口部的第一治具；嵌合于所述第一开口部而被定位的具有第二开口部的第二治具；和分割所述第二开口部的隔板，其中，所述隔板的从所述第二治具的上表面到所述隔板的下端之间的距离比所述第二治具的上表面和下表面之间的距离大。
2.如权利要求1所述的半导体器件的组装治具，其特征在于：
所述隔板在该隔板的上部具有卡止于所述第二治具的上表面的突起部，所述隔板相对于所述第二治具上下自如地滑动。
3.如权利要求2所述的半导体器件的组装治具，其特征在于：
与所述第二治具的所述第二开口部相连地在上下方向配置有槽，将所述隔板的侧端部插装于所述槽。
4.如权利要求1～3中任一项所述的半导体器件的组装治具，其特征在于：
所述第一治具、所述第二治具和所述隔板的材质为碳。
5.一种半导体器件的制造方法，使用权利要求1～4中任一项所述的组装治具，所述半导体器件的制造方法的特征在于，包含：
在散热基底板上载置第一治具，在该第一治具的第一开口部配置第一焊锡，在该第一焊锡上载置带导电图案的绝缘基板的工序；
在所述第一治具的开口部嵌合第二治具，在所述带导电图案的绝缘基板上载置所述第二治具的工序；
将所述第二治具的开口部用相对于所述第二治具上下自如地滑动的隔板进行分割，进而使该隔板的下端与所述带导电图案的绝缘基板接触的工序；
在被所述隔板进行了分割的所述开口部的各个部分配置第二焊锡，并且将其载置于所述带导电图案的绝缘基板的导电图案上的工序；
在被所述隔板进行了分割的所述开口部的各个部分插入半导体芯片，并且在所述第二焊锡上载置所述半导体芯片的工序；
将所述第一焊锡和第二焊锡加热使之熔化，之后进行冷却使该已熔化的焊锡固化，在所述带导电图案的绝缘基板的所述导电图案上焊接所述半导体芯片的工序；和
从所述散热基底板和所述带导电图案的绝缘基板取下所述第一治具、第二治具和所述隔板的工序。
6.如权利要求5所述的半导体器件的制造方法，其特征在于：
所述第一焊锡为焊锡板或焊锡膏，第二焊锡为焊锡板。
CN201210230223.8A 2011-07-12 2012-07-04 半导体装置的组装治具和使用其的半导体装置的制造方法 Active CN102881616B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011153514A JP5811648B2 (ja) 2011-07-12 2011-07-12 半導体装置の組立治具およびそれを用いた半導体装置の製造方法
JP2011-153514 2011-07-12

Publications (2)

Publication Number Publication Date
CN102881616A true CN102881616A (zh) 2013-01-16
CN102881616B CN102881616B (zh) 2015-09-09

Family

ID=47482896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210230223.8A Active CN102881616B (zh) 2011-07-12 2012-07-04 半导体装置的组装治具和使用其的半导体装置的制造方法

Country Status (2)

Country Link
JP (1) JP5811648B2 (zh)
CN (1) CN102881616B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192716A (zh) * 2018-09-19 2019-01-11 中国振华集团永光电子有限公司（国营第八七三厂） 一种igbt模块钎焊结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106803488B (zh) * 2015-11-26 2019-10-29 株洲南车时代电气股份有限公司 一种功率模块焊接装置
WO2020045522A1 (ja) * 2018-08-31 2020-03-05 三菱電機株式会社 冶具および半導体装置の製造方法
JP7287085B2 (ja) 2019-04-18 2023-06-06 富士電機株式会社 組立冶具セットおよび半導体モジュールの製造方法
JP7050718B2 (ja) * 2019-05-16 2022-04-08 三菱電機株式会社 はんだ付け用位置決め治具
JP2021090030A (ja) * 2019-12-06 2021-06-10 富士電機株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951049A (ja) * 1995-08-10 1997-02-18 Fuji Electric Co Ltd はんだ付け方法
CN1319885A (zh) * 2000-03-24 2001-10-31 松下电器产业株式会社 固定夹具、配线基板和电子零部件组装体及其制造方法
CN2514907Y (zh) * 2001-12-14 2002-10-09 伍本银 一种催化剂载体

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2572888Y2 (ja) * 1992-02-17 1998-05-25 日本インター株式会社 基板ソルダ付用治具
JPH06104295A (ja) * 1992-03-19 1994-04-15 Tamura Seisakusho Co Ltd ハイブリッドｉｃのはんだ付け方法
JP2002361410A (ja) * 2001-05-31 2002-12-18 Toyota Motor Corp リフローはんだ付け用冶具
JP2007180442A (ja) * 2005-12-28 2007-07-12 Toyota Industries Corp 半田付け用の容器及び半導体装置の製造方法
JP5136748B2 (ja) * 2007-04-16 2013-02-06 トヨタ自動車株式会社 素子の位置決め治具及び実装方法
JP2009076592A (ja) * 2007-09-19 2009-04-09 Toyota Motor Corp 半導体素子の電極と放熱板との圧着方法
JP5262408B2 (ja) * 2008-08-07 2013-08-14 富士電機株式会社 位置決め治具および半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0951049A (ja) * 1995-08-10 1997-02-18 Fuji Electric Co Ltd はんだ付け方法
CN1319885A (zh) * 2000-03-24 2001-10-31 松下电器产业株式会社 固定夹具、配线基板和电子零部件组装体及其制造方法
CN2514907Y (zh) * 2001-12-14 2002-10-09 伍本银 一种催化剂载体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109192716A (zh) * 2018-09-19 2019-01-11 中国振华集团永光电子有限公司（国营第八七三厂） 一种igbt模块钎焊结构

Also Published As

Publication number Publication date
JP5811648B2 (ja) 2015-11-11
JP2013021145A (ja) 2013-01-31
CN102881616B (zh) 2015-09-09

Similar Documents

Publication Publication Date Title
CN102881616A (zh) 半导体装置的组装治具和使用其的半导体装置的制造方法
CN103109367B (zh) 可堆叠的模塑微电子封装
CN102842666B (zh) Led覆晶结构及其制造方法
CN103000559B (zh) 半导体芯片的定位夹具以及半导体装置的制造方法
CN114068734A (zh) 一种光伏电池组件的制造方法
CN101976651A (zh) 堆栈式半导体封装件的制造方法
US10269753B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN102637621B (zh) 用于半导体装置的组装夹具及用于半导体组装的组装方法
CN105304578B (zh) 半导体装置以及半导体装置的制造方法
CN104900627B (zh) 半导体装置、半导体装置的制造方法、定位治具
KR20200069017A (ko) 양면 냉각형 파워모듈 및 그 제조 방법
CN108461459A (zh) 一种负极对接双向整流二极管及其制造工艺
KR20200038615A (ko) 파워모듈
CN204834594U (zh) 一种功率半导体器件
US9859195B1 (en) Semiconductor device
TW201438120A (zh) 晶片配置及製造晶片配置的方法
JP2005158883A (ja) 回路基板
KR101134171B1 (ko) 메탈 피씨비와 연성회로를 접합시키는 방법 및 그 장치
CN102843856A (zh) 一种焊接有多个导电触块的柔性电路板及其制造方法
KR102039791B1 (ko) 반도체칩 실장방법 및 반도체칩 패키지
CN204045563U (zh) 功率半导体用新型金属-陶瓷绝缘基板
CN101325839B (zh) 电子零件的组装方法及其定位结构
JP2003338633A (ja) 太陽電池セルの電気的接続方法および接続装置
JP2009130007A (ja) 半導体装置及びその製造方法
JP5145168B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant