CN204045563U - 功率半导体用新型金属-陶瓷绝缘基板 - Google Patents

功率半导体用新型金属-陶瓷绝缘基板 Download PDF

Info

Publication number
CN204045563U
CN204045563U CN201420046331.4U CN201420046331U CN204045563U CN 204045563 U CN204045563 U CN 204045563U CN 201420046331 U CN201420046331 U CN 201420046331U CN 204045563 U CN204045563 U CN 204045563U
Authority
CN
China
Prior art keywords
metal
layer
covers
ceramic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420046331.4U
Other languages
English (en)
Inventor
蒋静超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STARPOWER SEMICONDUCTOR Ltd
Original Assignee
STARPOWER SEMICONDUCTOR Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STARPOWER SEMICONDUCTOR Ltd filed Critical STARPOWER SEMICONDUCTOR Ltd
Priority to CN201420046331.4U priority Critical patent/CN204045563U/zh
Application granted granted Critical
Publication of CN204045563U publication Critical patent/CN204045563U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种功率半导体用新型金属-陶瓷绝缘基板,它主要由陶瓷基板、第一金属覆和层和第二金属覆和层组成,其中材料的热膨胀系数关系是:第一金属覆和层>第二金属覆和层>陶瓷基板;所述的第一金属覆和层选用金属铜,第二金属覆和层选用Ni/Cu合金,通过高温烧结等使金属与陶瓷基板间形成共价键;所述的第一金属覆和层在蚀刻后的热膨胀系数>第二金属覆和层,并使绝缘基板总体呈向第二金属覆和层一侧弯曲的状态;它可以克服普通绝缘基板在焊接半导体芯片后向上凸起而造成其整体再焊接到散热基体上焊接层不良的技术难点,从而更好的提高了此类产品的可靠性。

Description

功率半导体用新型金属-陶瓷绝缘基板
技术领域
本实用新型涉及的是一种功率半导体用新型金属-陶瓷绝缘基板,属于半导体功率模块封装技术领域。
背景技术
半导体功率模块封装过程中,由于电路分布的需要,第一金属覆和层会被蚀刻成各种沟槽致使上表面张力减小,普通绝缘基板会有一定程度的向上凸起,而在焊接了芯片后由于芯片(3.5~4.4×10-6/℃)和金属覆和层(15~23×10-6/℃)热膨胀系数的差别,焊料冷却凝固至室温时两者存在1500~4000PPM的收缩差异,造成上表面张力进一步小于下表面,最终使绝缘基板向芯片一侧凸起。在绝缘基板-散热基板焊接时,由于两者之间存在热膨胀系数的不匹配,为使焊接后整体保持平整,焊接前需对散热基板做向散热基板外观面一侧的下凹处理,以补偿热膨胀系数不匹配带来的弯曲,因此造成焊接前绝缘基板与散热基板间存在很大的间隙,此种间隙直接导致焊料受热不均,焊接后焊料层厚度的不均匀,且中央极易出现大的气孔等诸多问题。
功率电子模块工作时电流密度大,发热量大,模块温度升高,不工作时温度则下降。而芯片、绝缘基板、散热基板的制造材料的热膨胀系数往往有很大的差异。因此,在功率电子模块使用中,软钎焊层要承受温度循环过程中由热膨胀系数失配带来的应力,焊料经过反复疲劳后易产生裂纹,裂纹扩展导致导热面积减小,热阻增加,而焊料厚度小的位置收缩更快,热阻增加明显;另外焊料层如本身存在大的气孔将直接导致热阻大幅度增加,进而功率电子模块温度升高,最终缩短模块寿命甚至损坏模块。
发明内容
本实用新型的目的在于克服现有技术存在的不足,而提供一种通过改变绝缘基板上下金属覆和层性能,使在焊接了芯片后绝缘基板弯曲方向及幅度与散热基板保持相对一致,可有效控制焊料厚度、减小焊接气孔率,有效提高焊接可靠性的功率半导体用新型金属-陶瓷绝缘基板。
本实用新型的目的是通过如下技术方案来完成的,所述的功率半导体用新型金属-陶瓷绝缘基板,它主要由陶瓷基板、第一金属覆和层和第二金属覆和层组成,其中材料的热膨胀系数关系是:第一金属覆和层>第二金属覆和层>陶瓷基板。
所述的第一金属覆和层6a选用金属Cu,第二金属覆和层6c选用Ni/Cu合金,所述的第一金属覆和层6a在蚀刻后的热膨胀系数>第二金属覆和层6c,并使绝缘基板总体呈向第二金属覆和层6c一侧弯曲的状态。
所述的第一金属覆和层为金属Cu;所述第二金属覆和层为Ni/Cu合金;所述第一金属覆和层与第二金属覆和层是通过高温烧结使金属与陶瓷基板间形成共价键,上、下金属覆和层厚度为0.2~0.4mm。
所述陶瓷基板是Al2O3、AlN、BeO、ZnO、Si3N4其中之一,陶瓷基板为厚度0.2~0.7mm的均质材料;所述陶瓷基板是最大尺寸为56×56mm的矩形或四周带有圆角或倒角的矩形;所述第一金属覆和层各边尺寸小于陶瓷基板0.5~3.0mm,第二金属覆和层各边尺寸小于陶瓷基板0.5~1.0mm。
所述第一金属覆和层上通过蚀刻技术分割至陶瓷层而成为各种独立的图形分布以形成电流回路,其分割沟槽宽度为0.5mm~2.0mm。
所述的第一金属覆和层被分割后的独立图形区域上焊接有IGBT、MOSFET、Diode中的一种或几种半导体芯片及其他器件。
所述第一金属覆和层上连接半导体芯片是采用相对高温钎焊技术焊接,焊接温度应在240℃~320℃之间,其中焊料成分为Sn、Pb、Ag、Cu、Sb中的两种或两种以上元素组成。
所述第一金属覆和层上还通过钎焊或超声波焊接方法焊接有铜材的端子。
所述第一金属覆和层上还通过超声键合技术焊接纯铝线或铜线至芯片上并构成电路连接。
一种如上任一所述的功率半导体用新型金属-陶瓷绝缘基板,所述第一金属覆和层与第二金属覆和层是通过高温烧结使金属与陶瓷基板间形成共价键,其特征在于该制备方法依次包括如下步骤:金属和陶瓷片的清洗→烘干→预氧化→恒温烧结→降温→去氧化层→抛光→清洗→烘干,其中还可以包括化学沉积,电镀,检验。
本实用新型主要用于半导体功率模块的封装,是一种带有上下表面热膨胀系数不同的金属覆和层的绝缘基板,在其整体与散热基板焊接时间隙小,达到焊料厚度更均匀,气孔率更小的效果,从而提高功率模块的连接可靠性。
附图说明
图1示出了普通绝缘基板蚀刻前的横截面图;
图2示出了普通绝缘基板在蚀刻完电路布局后的凸起状态;
图3示出了普通绝缘基板在焊接完芯片后的凸起状态;
图4示出了散热基板预弯曲后的状态;
图5示出了普通绝缘基板完成芯片焊接后与散热基板焊接时的间隙;
图6 示出了新型绝缘基板在蚀刻完电路布局后的凸起状态;
图7 示出了新型绝缘基板在焊接完芯片后的凸起状态;
图8 示出了新型绝缘基板完成芯片焊接后与散热基板焊接时的状态。
具体实施方式
下面参照附图对本实用新型进行详细说明。
图1示出了普通绝缘基板蚀刻前的横截面图,1a为第一金属覆和层,1c为第二金属覆和层,两者一般为同种金属,1b为陶瓷基板,1a与1b、1a与1c之间通过高温烧结形成牢固的结合键成为一个整体101。此绝缘基板被广泛应用于半导体功率模块的封装及其他电子行业。
图2示出了由于电路分布的需求,1a金属层被蚀刻成各种图形后由于2a、2c与2b上下表面结合力的失衡造成普通绝缘基板201整体向2a层一侧凸起。
图3示出了普通绝缘基板201在焊接完芯片3d后由于3d及焊料3e的热膨胀系数<绝缘基板201的热膨胀系数,焊接冷却时201收缩量大于3d及3e的收缩量,从而加剧了201向3d一侧的凸起,成为301。
图4示出了301-散热基板4g焊接时,由于两者之间存在热膨胀系数的不匹配(前者<后者),为使焊接后整体保持平整,焊接前需对4g做向4g外观面一侧的下凹处理,以补偿热膨胀系数不匹配带来的弯曲。
图5示出了301-散热基板4g焊接时两者以相反的方向弯曲,中央存在不可避免的间隙。
图6示出了新型绝缘基板100上以Cu做为第一金属覆和层6a,以Ni/Cu合金做为第二金属覆和层6c,6a蚀刻后虽然结合力有所减小,但由于6a的热膨胀系数>6c,总体仍向6c一侧弯曲的状态。
图7示出了100在焊接了芯片7d后,由于7d和焊料7e焊接后的收缩抵消了100一部分弯曲后成为200,但200总体仍向7c方向凸出。
图8示出了200-散热基板焊接时两者弯曲方向和弧度基本保持一致,大幅减小了原301-散热基板焊接时的间隙,使焊料更为均匀,气孔率更低,有效提高了模块的使用可靠性。
本实用新型的技术效果是:
线性热膨胀系数以α表示,则α=ΔL/(L*ΔT).
第一金属覆和层的热膨胀系数以α表示,则α=ΔL/(L*ΔT);
第二金属覆和层的热膨胀系数以α表示,则α=ΔL/(L*ΔT);
而通常第一金属覆和层与第二金属覆和层尺寸是相同的,即L=L
在绝缘基板的制造过程中两种金属或合金冷却凝固时开始收缩,由于α>α,即α>0,则
ΔL/(L*ΔT)-ΔL/(L*ΔT)>0,即ΔL>ΔL
从而造成绝缘基板如附图6的整体向上凹陷,而在芯片焊接过程中,由于芯片尺寸小,厚度低(相较绝缘基板),虽其热膨胀系数小于整体绝缘基板,对已有弯曲的绝缘基板的凹向已构不成返转影响,因此整体绝缘基板还是以附图7的状态进行下一步与散热基板的焊接,其贴合性明显优于普通绝缘基板。
实施例:
本实用新型所述的功率半导体用新型金属-陶瓷绝缘基板,它主要由陶瓷基板、第一金属覆和层和第二金属覆和层组成,其特征在于其中材料的热膨胀系数关系是:第一金属覆和层>第二金属覆和层>陶瓷基板。
所述的第一金属覆和层6a选用金属Cu,第二金属覆和层6c选用Ni/Cu合金,所述的第一金属覆和层6a在蚀刻后的热膨胀系数>第二金属覆和层6c,并使绝缘基板总体呈向第二金属覆和层6c一侧弯曲的状态。
所述的第一金属覆和层为金属Cu;所述第二金属覆和层为Ni/Cu合金;所述第一金属覆和层与第二金属覆和层是通过高温烧结使金属与陶瓷基板间形成共价键,上、下金属覆和层厚度为0.2~0.4mm。
所述陶瓷基板是Al2O3、AlN、BeO、ZnO、Si3N4其中之一,陶瓷基板为厚度0.2~0.7mm的均质材料;所述陶瓷基板是最大尺寸为56×56mm的矩形或四周带有圆角或倒角的矩形;所述第一金属覆和层各边尺寸小于陶瓷基板0.5~3.0mm,第二金属覆和层各边尺寸小于陶瓷基板0.5~1.0mm。
所述第一金属覆和层上通过蚀刻技术分割至陶瓷层而成为各种独立的图形分布以形成电流回路,其分割沟槽宽度为0.5mm~2.0mm。
所述的第一金属覆和层被分割后的独立图形区域上焊接有IGBT、MOSFET、Diode中的一种或几种半导体芯片及其他器件。
所述第一金属覆和层上连接半导体芯片是采用相对高温钎焊技术焊接,焊接温度应在240℃~320℃之间,其中焊料成分为Sn、Pb、Ag、Cu、Sb中的两种或两种以上元素组成。
所述第一金属覆和层上还通过钎焊或超声波焊接方法焊接有铜材的端子。
所述第一金属覆和层上还通过超声键合技术焊接纯铝线或铜线至芯片上并构成电路连接。
一种如上任一所述的功率半导体用新型金属-陶瓷绝缘基板,所述第一金属覆和层与第二金属覆和层是通过高温烧结使金属与陶瓷基板间形成共价键,其特征在于该制备方法依次包括如下步骤:金属和陶瓷片的清洗→烘干→预氧化→恒温烧结→降温→去氧化层→抛光→清洗→烘干,其中还可以包括化学沉积,电镀,检验。

Claims (8)

1.一种功率半导体用新型金属-陶瓷绝缘基板,它主要由陶瓷基板、第一金属覆和层和第二金属覆和层组成,其特征在于其中材料的热膨胀系数关系是:第一金属覆和层>第二金属覆和层>陶瓷基板。
2.根据权利要求1所述的功率半导体用新型金属-陶瓷绝缘基板,其特征在于所述的第一金属覆和层(6a)选用金属Cu,第二金属覆和层(6c)选用Ni/Cu合金,所述的第一金属覆和层(6a)在蚀刻后的热膨胀系数>第二金属覆和层(6c),并使绝缘基板总体呈向第二金属覆和层(6c)一侧弯曲的状态。
3.根据权利要求1或2所述的功率半导体用新型金属-陶瓷绝缘基板,其特征是第一金属覆和层为金属Cu;第二金属覆和层为Ni/Cu合金;所述第一金属覆和层与第二金属覆和层是通过高温烧结使金属与陶瓷基板间形成共价键,上、下金属覆和层厚度为0.2~0.4mm。
4.根据权利要求3所述的功率半导体用新型金属-陶瓷绝缘基板,其特征在于所述陶瓷基板是Al2O3、AlN、BeO、ZnO、Si3N4其中之一,陶瓷基板为厚度0.2~0.7mm的均质材料;所述陶瓷基板是最大尺寸为56×56mm的矩形或四周带有圆角或倒角的矩形;所述第一金属覆和层各边尺寸小于陶瓷基板0.5~3.0mm,第二金属覆和层各边尺寸小于陶瓷基板0.5~1.0mm。
5.根据权利要求4所述的功率半导体用新型金属-陶瓷绝缘基板,其特征在于所述第一金属覆和层上通过蚀刻技术分割至陶瓷层而成为各种独立的图形分布以形成电流回路,其分割沟槽宽度为0.5mm~2.0mm。
6.根据权利要求5所述的功率半导体用新型金属-陶瓷绝缘基板,其特征在于所述的第一金属覆和层被分割后的独立图形区域上焊接有IGBT、MOSFET、Diode中的一种或几种半导体芯片。
7.根据权利要求6所述的功率半导体用新型金属-陶瓷绝缘基板,其特征在于所述第一金属覆和层上还通过钎焊或超声波焊接方法焊接有铜材的端子。
8.根据权利要求7所述的功率半导体用新型金属-陶瓷绝缘基板,其特征在于所述第一金属覆和层上还通过超声键合技术焊接纯铝线或铜线至芯片上并构成电路连接。 
CN201420046331.4U 2014-01-25 2014-01-25 功率半导体用新型金属-陶瓷绝缘基板 Expired - Lifetime CN204045563U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420046331.4U CN204045563U (zh) 2014-01-25 2014-01-25 功率半导体用新型金属-陶瓷绝缘基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420046331.4U CN204045563U (zh) 2014-01-25 2014-01-25 功率半导体用新型金属-陶瓷绝缘基板

Publications (1)

Publication Number Publication Date
CN204045563U true CN204045563U (zh) 2014-12-24

Family

ID=52246201

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420046331.4U Expired - Lifetime CN204045563U (zh) 2014-01-25 2014-01-25 功率半导体用新型金属-陶瓷绝缘基板

Country Status (1)

Country Link
CN (1) CN204045563U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794571A (zh) * 2014-01-25 2014-05-14 嘉兴斯达半导体股份有限公司 一种功率半导体用新型金属-陶瓷绝缘基板
CN105140193A (zh) * 2015-05-04 2015-12-09 嘉兴斯达半导体股份有限公司 一种覆铜陶瓷散热基板的功率模块焊接结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103794571A (zh) * 2014-01-25 2014-05-14 嘉兴斯达半导体股份有限公司 一种功率半导体用新型金属-陶瓷绝缘基板
CN103794571B (zh) * 2014-01-25 2017-01-04 嘉兴斯达半导体股份有限公司 一种功率半导体用新型金属-陶瓷绝缘基板
CN105140193A (zh) * 2015-05-04 2015-12-09 嘉兴斯达半导体股份有限公司 一种覆铜陶瓷散热基板的功率模块焊接结构

Similar Documents

Publication Publication Date Title
US9269644B2 (en) Method for producing semiconductor device
US10510640B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN102593081B (zh) 包括散热器的半导体器件
US20130249100A1 (en) Power semiconductor device module
JP7000545B2 (ja) 半導体モジュールの製造方法
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
JP6692299B2 (ja) 窒化珪素回路基板およびそれを用いた電子部品モジュール
CN103794571B (zh) 一种功率半导体用新型金属-陶瓷绝缘基板
JP2016018866A (ja) パワーモジュール
JP5262408B2 (ja) 位置決め治具および半導体装置の製造方法
JP7204962B2 (ja) セラミックス回路基板および半導体モジュール
JP6440794B1 (ja) 半導体装置
CN204045563U (zh) 功率半导体用新型金属-陶瓷绝缘基板
CN103057202B (zh) 层叠结构热沉材料及制备方法
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2004134746A (ja) 半導体装置
JP5866075B2 (ja) 接合材の製造方法、接合方法、および電力用半導体装置
JP2019510367A (ja) 回路キャリアの製造方法、回路キャリア、半導体モジュールの製造方法、及び半導体モジュール
JP6874645B2 (ja) 半導体装置の製造方法
JP6259625B2 (ja) 絶縁基板と冷却器の接合構造体、その製造方法、パワー半導体モジュール、及びその製造方法
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
CN111433910B (zh) 半导体装置以及半导体装置的制造方法
WO2022096226A3 (de) Halbleitermodul mit zumindest einem halbleiterelement und entsprechendes herstellungsverfahren
JP2017135374A (ja) 接合体、パワーモジュール用基板、パワーモジュール、接合体の製造方法及びパワーモジュール用基板の製造方法
JP6242328B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: Novel metal-ceramic insulating substrate for power semiconductor

Effective date of registration: 20151209

Granted publication date: 20141224

Pledgee: Agricultural Bank of China Limited by Share Ltd Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2015990001099

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20161212

Granted publication date: 20141224

Pledgee: Agricultural Bank of China Limited by Share Ltd Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2015990001099

PLDC Enforcement, change and cancellation of contracts on pledge of patent right or utility model
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of utility model: Novel metal-ceramic insulating substrate for power semiconductor

Effective date of registration: 20161216

Granted publication date: 20141224

Pledgee: Agricultural Bank of China Limited by Share Ltd Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2016330000098

PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20180904

Granted publication date: 20141224

Pledgee: Agricultural Bank of China Limited by Share Ltd Jiaxing science and Technology Branch

Pledgor: STARPOWER SEMICONDUCTOR LTD.

Registration number: 2016330000098

PC01 Cancellation of the registration of the contract for pledge of patent right