JPS62150750A - バンプ電極形成方法 - Google Patents
バンプ電極形成方法Info
- Publication number
- JPS62150750A JPS62150750A JP60291398A JP29139885A JPS62150750A JP S62150750 A JPS62150750 A JP S62150750A JP 60291398 A JP60291398 A JP 60291398A JP 29139885 A JP29139885 A JP 29139885A JP S62150750 A JPS62150750 A JP S62150750A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- reaction chamber
- bomb
- gas
- bump electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、半導体装置における半導体チップのワイヤレ
スボンディング法による実装のために、チップ上に異な
る導電材料からなる膜を積層して所定のパターンを有す
るバンブ電極を形成する方法に関する。
スボンディング法による実装のために、チップ上に異な
る導電材料からなる膜を積層して所定のパターンを有す
るバンブ電極を形成する方法に関する。
バンブ電極としてははんだバンプおよび金バンブが通常
用いられている。はんだバンブ電極としては、第２図に
示すようにシリコン基板１表面に酸化シリコン膜１１を
介して設けられたアルミニウム電極バッド１３の上に、
窒化シリコン膜１２の開口部で接触するアルミニウムと
の密着性のよいチタン膜２１．ろう付は性のよいｗ４１
１２２．バリア層としてのニッケル膜２３からなる積層
膜を中間層としてはんだバンプ１４を形成したものがよ
く知られている。金バンブ電極としては、第３図に示す
ようにシリコン基板１表面に設けられたアルミニウム電
極パッド１３の上に、窒化シリコン膜１２の開口部で接
触するチタン膜２１．バリア層としてのパラジウム膜２
４からなる積層膜を介して金バンブ１５を形成したもの
がよく知られている。このようなバンブ電極の中間層を
構成する金属よりなる導電膜の形成は、蒸着法やスパッ
タリング法で行われるのが−ｍ的であった。しかしスパ
ッタリング法はいうに及ばず、蒸着法でさえも導電膜の
構成原子がかなり大きな運動エネルギーをもって基体に
衝突するため、上層形成の場合にも基板に損傷を与える
という現象がある。そして半導体基板中に作り込まれて
いるデバイスの特性を劣化させるという問題がある・こ
のため蒸着あるいはス、＜−７タ１Ｊンク゛工程後に必
ずアニール工程を通さねばならなかった。また、蒸着あ
るいはスパッタリング工程の際にマスクを用いても、堆
積粒子のマスク側への廻り込みなどより一程度の微細な
パターンを堆積工程と同時に形成することは不可能であ
り、それらの工程後のりソゲラフイエ程が必須であった
。
用いられている。はんだバンブ電極としては、第２図に
示すようにシリコン基板１表面に酸化シリコン膜１１を
介して設けられたアルミニウム電極バッド１３の上に、
窒化シリコン膜１２の開口部で接触するアルミニウムと
の密着性のよいチタン膜２１．ろう付は性のよいｗ４１
１２２．バリア層としてのニッケル膜２３からなる積層
膜を中間層としてはんだバンプ１４を形成したものがよ
く知られている。金バンブ電極としては、第３図に示す
ようにシリコン基板１表面に設けられたアルミニウム電
極パッド１３の上に、窒化シリコン膜１２の開口部で接
触するチタン膜２１．バリア層としてのパラジウム膜２
４からなる積層膜を介して金バンブ１５を形成したもの
がよく知られている。このようなバンブ電極の中間層を
構成する金属よりなる導電膜の形成は、蒸着法やスパッ
タリング法で行われるのが−ｍ的であった。しかしスパ
ッタリング法はいうに及ばず、蒸着法でさえも導電膜の
構成原子がかなり大きな運動エネルギーをもって基体に
衝突するため、上層形成の場合にも基板に損傷を与える
という現象がある。そして半導体基板中に作り込まれて
いるデバイスの特性を劣化させるという問題がある・こ
のため蒸着あるいはス、＜−７タ１Ｊンク゛工程後に必
ずアニール工程を通さねばならなかった。また、蒸着あ
るいはスパッタリング工程の際にマスクを用いても、堆
積粒子のマスク側への廻り込みなどより一程度の微細な
パターンを堆積工程と同時に形成することは不可能であ
り、それらの工程後のりソゲラフイエ程が必須であった
。
本発明は、上述の問題を解決して半導体基体上に影響を
与えることなく、またリソグラフィ工程を必要とするこ
となくバンブ電極の中間層を所定のパターンに積層する
ことを目的とする。
与えることなく、またリソグラフィ工程を必要とするこ
となくバンブ電極の中間層を所定のパターンに積層する
ことを目的とする。
本発明によれば、同一反応室内に順次異なる金属の化合
物ガスを導入し、基板上の所期の形状レーザ光を走査す
ることにより、それぞれの反応ガスから順次異なる種類
の金属膜を基体上に所期の形状どうりに成長させ、積層
することによって上記の目的が達成される。照射される
光としては、必要な反応エネルギーに相当する波長より
も短波長で、かつ吸収が著しくなるほど短くない波長。 すなわち１０００〜６０００人の紫外ないし可視領域の
光を用いることが望ましい。
物ガスを導入し、基板上の所期の形状レーザ光を走査す
ることにより、それぞれの反応ガスから順次異なる種類
の金属膜を基体上に所期の形状どうりに成長させ、積層
することによって上記の目的が達成される。照射される
光としては、必要な反応エネルギーに相当する波長より
も短波長で、かつ吸収が著しくなるほど短くない波長。 すなわち１０００〜６０００人の紫外ないし可視領域の
光を用いることが望ましい。
以下図を引用して本発明の実施例について説明する。第
１図に示す装置の反応室２の底部に、第２図に示したよ
うに１ｐ厚さのアルミニウム電極パッド１３およびその
上に窒化シリコン１１１１２を形成したシリコン基板１
を置き、反応室２内を真空ポンプ３で排気し、他方から
マスフローメータ４により２００ｗ１７分に流量制御さ
れたＴｉＣｌ４ガスをボンベ８から、１０００＋ｓｌ
７分に流量制御されたＨ２をキャリアガスとしてボンベ
５から導入し、反応室内の圧力をｌ Ｔｏｒｒ前後に保
つ。そこへＡｒＦエキシマレーザの波長１９３０人の発
振光９を、平面鏡３１．レンズ３２を通じて基板ｌ上で
焦点を結ぶように入射させ、鏡３１を回転させて基板上
を所望のバンブ電極パターンどうりに走査してそのパタ
ーンのチタン膜を形成する０次にガスを切り換えて順次
ボンベ７からの流１１００ｓｌ／分のＣｕＣＩｇとボン
ベ５からのｌｏｏＯｍｌ ７分のｈガスとの組合わせ、
ボンベ６からの流１２５０ｍ１／分のＮ１（Ｃｏ）４ガ
スと５００１１１／分のＨ２ガスとの組合わせを反応室
２に導入し、チタンの場合と同様に＾ｒＦエキシマレー
ザ光を走査する。これにより、基板１上に堆積原子の衝
突による損傷を蒙むることなく、また”基板温度を３０
０℃以上高める必要がないので熱的影響を受けることも
なく、良好な付着性で密着したチタン膜のパターン上に
ｆＩＭ、ニッケル膜が堆積し、極めて低電気抵抗のはん
だバンプ電極中間層が得られる。 その上、各金属膜はレーザ光を走査した領域にのみ生成
されるので、フォトリソグラフィ工程が不要である。従
ってチタン膜２１のエツチングが行われないので、チタ
ンエツチング用の酸によって侵される酸化シリコン膜を
窒化シリコン膜の代わりにパッシベーション膜として用
いることができ、また安価なＰＳＧ膜の使用も可能とな
る。 第３図に示した金バンプ電極の場合には、ＴｉＣＩｎガ
スを用いてチタン膜２１の所望のパターンを形成後、Ｐ
ｄＣ１，ガスと１１□ガノの混合ガスからパラジウム膜
２４を積層し、さらに従来はめっきによって形成してい
た金バンプ１５もＡｕＣ１ｚガスとＨｚガスとを用いた
光化学的気相成長法によって形成することができる。 レーザ光の走査の場合、パターンによっては平面鏡３１
ばかりでなく、シャフタを用いて成膜しない領域では遮
光する方法をとるのも有効である。
１図に示す装置の反応室２の底部に、第２図に示したよ
うに１ｐ厚さのアルミニウム電極パッド１３およびその
上に窒化シリコン１１１１２を形成したシリコン基板１
を置き、反応室２内を真空ポンプ３で排気し、他方から
マスフローメータ４により２００ｗ１７分に流量制御さ
れたＴｉＣｌ４ガスをボンベ８から、１０００＋ｓｌ
７分に流量制御されたＨ２をキャリアガスとしてボンベ
５から導入し、反応室内の圧力をｌ Ｔｏｒｒ前後に保
つ。そこへＡｒＦエキシマレーザの波長１９３０人の発
振光９を、平面鏡３１．レンズ３２を通じて基板ｌ上で
焦点を結ぶように入射させ、鏡３１を回転させて基板上
を所望のバンブ電極パターンどうりに走査してそのパタ
ーンのチタン膜を形成する０次にガスを切り換えて順次
ボンベ７からの流１１００ｓｌ／分のＣｕＣＩｇとボン
ベ５からのｌｏｏＯｍｌ ７分のｈガスとの組合わせ、
ボンベ６からの流１２５０ｍ１／分のＮ１（Ｃｏ）４ガ
スと５００１１１／分のＨ２ガスとの組合わせを反応室
２に導入し、チタンの場合と同様に＾ｒＦエキシマレー
ザ光を走査する。これにより、基板１上に堆積原子の衝
突による損傷を蒙むることなく、また”基板温度を３０
０℃以上高める必要がないので熱的影響を受けることも
なく、良好な付着性で密着したチタン膜のパターン上に
ｆＩＭ、ニッケル膜が堆積し、極めて低電気抵抗のはん
だバンプ電極中間層が得られる。 その上、各金属膜はレーザ光を走査した領域にのみ生成
されるので、フォトリソグラフィ工程が不要である。従
ってチタン膜２１のエツチングが行われないので、チタ
ンエツチング用の酸によって侵される酸化シリコン膜を
窒化シリコン膜の代わりにパッシベーション膜として用
いることができ、また安価なＰＳＧ膜の使用も可能とな
る。 第３図に示した金バンプ電極の場合には、ＴｉＣＩｎガ
スを用いてチタン膜２１の所望のパターンを形成後、Ｐ
ｄＣ１，ガスと１１□ガノの混合ガスからパラジウム膜
２４を積層し、さらに従来はめっきによって形成してい
た金バンプ１５もＡｕＣ１ｚガスとＨｚガスとを用いた
光化学的気相成長法によって形成することができる。 レーザ光の走査の場合、パターンによっては平面鏡３１
ばかりでなく、シャフタを用いて成膜しない領域では遮
光する方法をとるのも有効である。
【発明の効果】
本発明は、半導体基体上のバンブ電極パターンの領域の
み光を走査しながら異なる種類の反応ガスを導入して光
ＣＶＤ法たより順次異なる導電膜を積層し、バンプ電極
中間層パターンあるいはバンブ電極のパターンも形成す
るもので、同一反応室内の連続工程のみで半導体基体へ
機械的あるいは熱的損傷を与えることなく、所望の形状
でバンブ電極パターンを得ることができ、特にＣ−４技
術を用いた高密度実装半導体集積回路のバンプ電極形成
にを効に適用できる。
み光を走査しながら異なる種類の反応ガスを導入して光
ＣＶＤ法たより順次異なる導電膜を積層し、バンプ電極
中間層パターンあるいはバンブ電極のパターンも形成す
るもので、同一反応室内の連続工程のみで半導体基体へ
機械的あるいは熱的損傷を与えることなく、所望の形状
でバンブ電極パターンを得ることができ、特にＣ−４技
術を用いた高密度実装半導体集積回路のバンプ電極形成
にを効に適用できる。
第１図は本発明の一実施例に用いる装置の断面図、第２
図は本発明によって形成されるはんだバンプ電極の断面
図、第３図は同しく金ハンプ電極の断面図である。 １：シリコンＷ ＋Ｆｉ−１２；反応室、５：Ｈ２ボン
へ、６ ： Ｎ１（Ｃｏ）ｓボンへ、７：ＣｕＣ１ｚボ
ンへ、８：ＴｉＣｌ４ボンベ、９：レーザ光、１４：は
んだバンプ、１５；金バンプ、２１：チタン１模、２２
：銅膜、２３：ニッケル膜、２４：パラジウム膜。 ′ノ；）。 第１図
図は本発明によって形成されるはんだバンプ電極の断面
図、第３図は同しく金ハンプ電極の断面図である。 １：シリコンＷ ＋Ｆｉ−１２；反応室、５：Ｈ２ボン
へ、６ ： Ｎ１（Ｃｏ）ｓボンへ、７：ＣｕＣ１ｚボ
ンへ、８：ＴｉＣｌ４ボンベ、９：レーザ光、１４：は
んだバンプ、１５；金バンプ、２１：チタン１模、２２
：銅膜、２３：ニッケル膜、２４：パラジウム膜。 ′ノ；）。 第１図
Claims (1)
- １）半導体基体上にはんだあるいは金からなるバンプを
異なる導電材料からなる膜を積層してなる所定の形状を
有する中間層を介して形成する際に、同一反応室内に順
次異なる金属の化合物ガスを導入し、基板上の所期の形
状の領域にレーザ光を走査することを特徴とするバンプ
電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291398A JPS62150750A (ja) | 1985-12-24 | 1985-12-24 | バンプ電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60291398A JPS62150750A (ja) | 1985-12-24 | 1985-12-24 | バンプ電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62150750A true JPS62150750A (ja) | 1987-07-04 |
Family
ID=17768382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60291398A Pending JPS62150750A (ja) | 1985-12-24 | 1985-12-24 | バンプ電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62150750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
-
1985
- 1985-12-24 JP JP60291398A patent/JPS62150750A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6369490B1 (en) * | 1999-04-28 | 2002-04-09 | Murata Manufacturing Co., Ltd | Surface acoustic wave device having bump electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6538323B1 (en) | Semiconductor device having an electrode structure comprising a conductive fine particle film | |
| JPH02323A (ja) | 集積回路製造における非耐熱性金属のレーザー平坦化処理 | |
| US5427983A (en) | Process for corrosion free multi-layer metal conductors | |
| JPH02167890A (ja) | ニッケル膜およびそれを形成するスパッタリング方法 | |
| JPH0316132A (ja) | アルミニウム配線及びその製造方法 | |
| JP2718842B2 (ja) | 半導体集積回路用配線金属膜の製造方法 | |
| EP0402061B1 (en) | Metallization process | |
| JPS63152147A (ja) | アルミニウム合金配線装置およびその製造方法 | |
| JPS62150750A (ja) | バンプ電極形成方法 | |
| JPS59130488A (ja) | 導電性金属を使用して平坦化非導電性層を製造する方法 | |
| JPS62150749A (ja) | バンプ電極の形成方法 | |
| JPH0193149A (ja) | 半導体装置 | |
| JP2002299553A (ja) | モジュール及びその製造方法 | |
| US20040060812A1 (en) | Method for modulating stress in films deposited using a physical vapor deposition (PVD) process | |
| JPH023930A (ja) | 半導体装置における多層電極の製造方法 | |
| US6119921A (en) | Bonding of aluminum oxide components to silicon substrates | |
| Lee et al. | Phase Array Ultrasonic Transducer Based on a Flip Chip Bonding with Indium Solder Bump | |
| JP2986948B2 (ja) | ＡｌＮ回路基板 | |
| JPH0316130A (ja) | レーザフロー技術を用いた電極配線の形成方法 | |
| JPS60211076A (ja) | 多層導電膜パタ−ンの形成方法 | |
| JPH01253257A (ja) | 半導体集積デバイス | |
| JPH08296039A (ja) | 表面にＡｌ薄膜をコーティングしたＦｅ−Ｎｉ合金薄板の製造方法 | |
| JPS60211860A (ja) | 多層導電膜パタ−ンの形成方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JPS63224344A (ja) | 半導体装置の製造方法 |