JP3565835B1 - 配線基板およびその製造方法ならびに半導体装置およびその製造方法 - Google Patents

配線基板およびその製造方法ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP3565835B1
JP3565835B1 JP2003124281A JP2003124281A JP3565835B1 JP 3565835 B1 JP3565835 B1 JP 3565835B1 JP 2003124281 A JP2003124281 A JP 2003124281A JP 2003124281 A JP2003124281 A JP 2003124281A JP 3565835 B1 JP3565835 B1 JP 3565835B1
Authority
JP
Japan
Prior art keywords
wiring
conductor
electrode
conductor wiring
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003124281A
Other languages
English (en)
Other versions
JP2004327936A (ja
Inventor
博之 今村
信之 幸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003124281A priority Critical patent/JP3565835B1/ja
Priority to TW094109385A priority patent/TWI320212B/zh
Priority to TW094109388A priority patent/TWI279865B/zh
Priority to TW093111330A priority patent/TWI246133B/zh
Priority to TW096112404A priority patent/TWI327347B/zh
Priority to US10/833,972 priority patent/US7285734B2/en
Priority to CNB2004100384652A priority patent/CN100456444C/zh
Priority to CNB200510065235XA priority patent/CN100437956C/zh
Priority to CNA2005100652345A priority patent/CN1707767A/zh
Priority to KR10-2004-0029474A priority patent/KR100499902B1/ko
Priority to CNA2008101902271A priority patent/CN101494211A/zh
Publication of JP3565835B1 publication Critical patent/JP3565835B1/ja
Application granted granted Critical
Publication of JP2004327936A publication Critical patent/JP2004327936A/ja
Priority to KR10-2005-0030342A priority patent/KR100527565B1/ko
Priority to KR10-2005-0030341A priority patent/KR100499899B1/ko
Priority to US11/146,610 priority patent/US7294532B2/en
Priority to US11/146,802 priority patent/US7288729B2/en
Priority to KR1020050074157A priority patent/KR100608938B1/ko
Priority to US11/901,371 priority patent/US20080173477A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/02—Closed containers for foodstuffs
    • A47J47/04—Closed containers for foodstuffs for granulated foodstuffs
    • A47J47/06—Closed containers for foodstuffs for granulated foodstuffs with arrangements for keeping fresh
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00—General constructional features
    • F25D23/12—Arrangements of compartments additional to cooling compartments; Combinations of refrigerators with other equipment, e.g. stove
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2317/00—Details or arrangements for circulating cooling fluids; Details or arrangements for circulating gas, e.g. air, within refrigerated spaces, not provided for in other groups of this subclass
    • F25D2317/04—Treating air flowing to refrigeration compartments
    • F25D2317/041—Treating air flowing to refrigeration compartments by purification
    • F25D2317/0411—Treating air flowing to refrigeration compartments by purification by dehumidification
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2700/00—Means for sensing or measuring; Sensors therefor
    • F25D2700/12—Sensors measuring the inside temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Food Science & Technology (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】導体配線上に形成された突起電極が、横方向に加わる力に対して実用的に十分な強さで保持される配線基板を提供する。
【解決手段】フィルム基材１と、フィルム基材上に整列して設けられた複数本の導体配線２と、各導体配線上に形成された突起電極３とを備える。突起電極は、導体配線を横切って導体配線の両側の領域に亘り、導体配線の幅方向における断面形状が、導体配線の上面および両側面に接合された形状である。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、チップオンフィルム（ＣＯＦ）に用いられるテープキャリア基板のような配線基板、特に配線基板の導体配線上に形成された突起電極の構造、およびその製造方法に関する。
【０００２】
【従来の技術】
フィルム基材を使用したパッケージモジュールの一種として、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）が知られている。図１４は、ＣＯＦの一例の一部を示す断面図である。ＣＯＦは、柔軟な絶縁性のテープキャリア基板２０の上に半導体素子２１が搭載され、封止樹脂２２により保護された構造を有し、フラットパネルディスプレイの駆動用ドライバーとして主に使用されている。テープキャリア基板２０は、主たる要素として、絶縁性のフィルム基材２３とその面上に形成された導体配線２４を含む。必要に応じて導体配線２４上には、金属めっき被膜２５および絶縁樹脂であるソルダーレジスト２６の層が形成される。一般的に、フィルム基材２３としてはポリイミドが、導体配線２４としては銅が使用される。
【０００３】
また、テープキャリア基板２０上の導体配線２４と半導体素子２１上の電極パッド２７は、突起電極２８を介して接続されている。この突起電極２８は、あらかじめテープキャリア基板２０上の導体配線２４に対して形成しておく方法と、半導体素子２１上の電極パッド２７に対して形成しておく方法のいずれかにより設けられる。
【０００４】
テープキャリア基板２０上の導体配線２４に対して突起電極２８を形成するためには、例えば特許文献１に記載されたような方法が用いられる。その製造方法の工程について、図１５を参照して説明する。図１５（ａ１）〜（ｆ１）は、従来例の製造工程におけるフィルム基材の一部を示す平面図である。図１５（ａ２）〜（ｆ２）は、各々図１５（ａ１）〜（ｆ１）に対応する断面図である。各断面図は、図１５（ａ１）のＣ−Ｃに対応する位置で示されている。この製造工程は、金属めっきにより突起電極を形成する場合の例である。
【０００５】
まず、導体配線２４が形成されたフィルム基材２３（図１５（ａ１））に対し、フォトレジスト２９を全面に形成する（図１５（ｂ１））。次に、突起電極形成用の露光マスク３０を用い、その光透過領域３０ａを通してフォトレジスト２９を露光する（図１５（ｃ１））。次に、フォトレジスト２９を現像して開口パターン２９ａを形成し（図１５（ｄ１））、開口パターン２９ａを通して金属めっきを施す（図１５（ｅ１））。フォトレジスト２９を剥離すれば、図１５（ｆ１）に示すように、導体配線２４に突起電極２８が形成されたテープキャリア基板２０が得られる。突起電極２８は、図１５（ｆ１）に示すように、長方形のフィルム基材１の４辺に沿って配置されているのが一般的であるが、各辺に対して一列ではなく、複数列に配列されている場合もある。
【０００６】
以上のようにテープキャリア基板２０の導体配線２４に突起電極２８を形成する場合、フィルム基材１の特性上、露光マスク３０の位置合わせが困難である。露光マスク３０の位置合わせにずれがあると良好な突起電極２８を形成することができないため、一般的には、半導体素子２１上の電極パッド２７に突起電極２８を形成する。一方、テープキャリア基板２０上の導体配線２４に突起電極２８を形成する方法は、半導体素子２１上の電極パッド２７に突起電極１８を形成する方法に比べ、工程数を低減し製造コストを低減できる利点がある。
【０００７】
【特許文献１】
特開２００１−１６８１２９号公報
【０００８】
【発明が解決しようとする課題】
しかしながら、上述のような従来例の方法により形成された突起電極２８は、その形状が良好ではなかった。図１６に、上述の製造工程により作製されたテープキャリア基板の断面図を示す。図１６（ａ）は、導体配線２４の長手方向の断面図であり、図１５（ｆ２）と同様の図である。図１６（ｂ）は、（ａ）のＤ−Ｄ断面、すなわち導体配線２４を横切る方向の断面を示す。
【０００９】
図１６に示されるように、突起電極２８は、導体配線２４の上面に接合された状態に形成される。したがって突起電極２８は、導体配線２４上面の微小な面積の接合のみにより保持されている。そのため、横方向の力が加わると、突起電極２８が導体配線２４の上面から剥離し易い。例えば、半導体素子２１上の電極パッド２７（図１４参照）と接続された状態で、半導体素子２１とテープキャリア基板２０との間に横方向の力が加わると、突起電極２８が導体配線２４から剥離する惧れがあり、半導体素子の実装後の接続状態の安定性に問題がある。
【００１０】
また、突起電極２８は、図１５（ｄ１）に示した微小な面積の開口パターン２９ａを通して、導体配線２４の上面のみにめっきにより形成されるので、突起電極２８の上面は平坦になる。突起電極２８の上面が平坦であると、以下のように、半導体素子２１上の電極パッド２７との接続を行う際に障害を生じる。
【００１１】
第１に、突起電極２８と電極パッド２７との位置合わせにずれがあると、突起電極２８は、接続されるべき電極パッド２７に隣接する電極パッド２７と位置が重なり易いことである。その結果、不適当な電極パッド２７と接続される惧れがある。
【００１２】
第２に、電極パッド２７との接続に際して、電極パッド２７の表面に形成されている自然酸化膜の破砕が困難なことである。通常、電極パッド２７の酸化膜を突起電極２８の当接により破砕して、酸化されていない金属部分との電気的接続を得るが、突起電極２８の上面が平坦であると、酸化膜の破砕が困難である。
【００１３】
第３に、図１７に示すように半導体素子２１とテープキャリア基板２０の間に樹脂層２２を介在させた状態で、突起電極２８と電極パッド２７とを接続する処理が困難なことである。すなわち、半導体素子２１の実装に際して、突起電極２８の頂面により樹脂層２２を排除して、突起電極２８と電極パッド２７を接触させるが、突起電極２８の上面が平坦であると、樹脂層２２を排除する作用が十分に働かない。
【００１４】
さらに、図１５に示した従来例の方法により突起電極２８を形成する場合、突起電極形成用の露光マスク３０と導体配線２４の位置合わせ精度が悪いと、フォトレジスト２９に形成された開口パターン２９ａが導体配線２４に重なり合う面積が小さくなる。その結果、図１８に示すように、導体配線２４上に形成された突起電極２８について、設計したサイズを確保することができない。このような突起電極２８のサイズ不良は、今後のＣＯＦの多出力化に伴う電極バッド２７の狭ピッチ化によって、さらに、深刻な問題となる。
【００１５】
なお、以上に説明した問題はテープキャリア基板の場合に顕著であるが、各種の配線基板に共通の問題である。
【００１６】
以上の問題を考慮して本発明は、導体配線上に形成された突起電極が、横方向に加わる力に対して実用的に十分な強さで保持され、半導体素子実装後に十分な接続の安定性が得られる配線基板を提供することを目的とする。
【００１７】
また、本発明は、半導体素子の電極パッドとの接続に好適な形状の突起電極を有する配線基板を提供することを目的とする。
【００１８】
さらに、本発明は、上述のような良好な状態の突起電極を容易に形成可能であり、また、フォトレジストに形成される開口パターンと導体配線の位置合わせの精度が低くとも、突起電極を導体配線上に十分な面積で確実に形成することが可能な、配線基板の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の配線基板は、絶縁性基材と、前記絶縁性基材上に整列して設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備える。前記突起電極は、前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成され、前記突起電極の、前記導体配線の幅方向の断面形状は、中央部が両側よりも高くなっている。
本発明の他の構成の配線基板は、絶縁性基材と、前記絶縁性基材上に整列して設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備え、前記突起電極は、前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成され、前記突起電極の上面は平坦である。
【００２０】
本発明の配線基板の製造方法は、複数本の導体配線を絶縁性基材上に整列して設ける工程と、前記絶縁性基材の前記導体配線が設けられた面にフォトレジストを形成する工程と、前記フォトレジストに、前記導体配線を横切って前記導体配線の両側の領域に広がる開口部を形成して、前記開口部中に前記導体配線の一部を露出させる工程と、前記露出した前記導体配線の一部に金属めっきを施して突起電極を形成する工程とを備える。
【００２１】
【発明の実施の形態】
本発明の配線基板は、導体配線上に形成された突起電極が、導体配線を横切って導体配線の両側の領域に亘り、導体配線の幅方向における断面形状が、導体配線の上面および両側面に形成された形状である。この構成によれば、突起電極が導体配線の上面だけではなく両側面にも接合されているので、突起電極に対して横方向に加わる力に抗する安定性が十分である。
【００２２】
上記の構成において、突起電極は、導体配線の両側部で絶縁性基材面に接していることが好ましい。また突起電極の導体配線の長手方向の縦断面形状は、実質的に長方形であることが好ましい。導体配線および突起電極は、それらを形成している金属とは異なる金属でめっきされていることが好ましい。突起電極の導体配線を横切る方向は、導体配線の長手方向に対して直交していることが好ましい。導体配線は、先端部に他の領域よりも幅の狭い領域を有し、その幅の狭い領域に突起電極が形成されていることが好ましい。
【００２３】
本発明の配線基板の製造方法によれば、複数本の導体配線が整列して設けられた絶縁性基材の全面にフォトレジストを形成し、整列している導体配線を横切って導体配線の両側の領域に広がる開口部をフォトレジストに形成する。その開口部中に露出した導体配線の一部に金属めっきを施して突起電極を形成する。
【００２４】
この方法によれば、上述のような良好な状態の突起電極を容易に形成可能であり、また、フォトレジストに形成される開口パターンと導体配線の位置合わせの精度が低くとも、突起電極を導体配線上に十分な面積で確実に形成することが可能である。
【００２５】
上述の製造方法において、開口部を、複数の導体配線に跨る孔として形成してもよい。また、フォトレジストに開口部を形成する工程において、光の透過する領域が複数の導体配線を跨って横切る部分を有する露光マスク、または光を遮断する領域が複数の導体配線を跨って横切る部分を有する露光マスクを用いて、フォトレジストの露光を行うことができる。露光マスクの光を透過する領域、または露光マスクの光を遮断する領域の長手方向は、導体配線の長手方向に対して直交していることが好ましい。金属めっきは、電解めっきにより施すことが好ましい。
【００２６】
上記の製造方法において好ましくは、絶縁性基材の半導体搭載部の短辺方向に配列された導体配線を、長辺方向に配列された導体配線よりも幅広に形成し、フォトレジストに形成する開口部を、絶縁性基材の長辺に対応する部分では連続した形状とし、短辺に対応する部分では個別の開口部が配置された形状とする。それにより、露光マスクの位置合わせの精度が低くとも、絶縁性基材の短辺方向に配列された導体配線に形成される突起電極と、長辺方向に配列された導体配線に形成される突起電極を、一定の位置関係で形成することが可能である。
【００２７】
また、絶縁性基材上の導体配線の先端部に他の領域よりも幅の狭い領域を設け、幅の狭い領域に突起電極を形成することが好ましい。
【００２８】
上記のいずれかの配線基板と、配線基板上に搭載された半導体素子とを備え、突起電極を介して、半導体素子の電極パッドと導体配線とが接続された半導体装置を構成することができる。また、半導体素子の電極パッドは、半導体素子の表面に形成された絶縁膜が開口された底部に位置する構成とすることができる。
【００２９】
また、上記のいずれかの配線基板を用い、配線基板上に半導体素子を載置し、半導体素子の電極パッドと前記突起電極とを接続することにより、突起電極を介して、半導体素子の電極パッドと導体配線とを接続して半導体装置を製造することができる。その場合に、半導体素子の電極パッドの表面の酸化膜を突起電極によって破砕して、突起電極と半導体素子の電極の内部の酸化されていない部分とを接続することができる。また、導体配線上の突起電極が形成された領域を覆うように封止樹脂を形成後、配線基板上に半導体素子を載置し、半導体素子の電極パッドと突起電極とを接続することが好ましい。また、半導体素子の電極パッドと突起電極とを接続する際に、両者を互いに当接させ押圧しながら、当接部に超音波を印加することが好ましい。
【００３０】
以下、本発明の実施の形態について、図面を参照して具体的に説明する。なお、以下の実施の形態ではテープキャリア基板の場合を例として説明するが、他の配線基板の場合にも同様に各実施の形態の思想を適用可能である。
【００３１】
（実施の形態１）
図１および図２を参照して、実施の形態１におけるテープキャリア基板の構造について説明する。図１は、テープキャリア基板の一部を示す斜視図である。図２（ａ）はテープキャリア基板の一部を示す平面図、（ｂ）は断面で示した正面図、（ｃ）は（ｂ）におけるＡ−Ａ断面図である。
【００３２】
図１に示すように、フィルム基材１の上には、複数本の導体配線２が整列して設けられ、各導体配線２上に突起電極３が形成されている。突起電極３の平面形状は、図２（ａ）に示すように、導体配線２を横切って導体配線２の両側の領域に亘っている。導体配線２の幅方向における突起電極３の断面形状は、図２（ｃ）に示すように、導体配線２の上面および両側面に接合され、中央部が両側よりも高くなった中高形状である。また突起電極３は、導体配線２の両側部でフィルム基材１の面に接するように形成されている。導体配線２の長さ方向における突起電極３の断面は、図２（ｂ）に示すように、実質的に長方形である。
【００３３】
突起電極３を上述のような形状とすることにより、突起電極３は、実用的に十分な強さで導体配線２上に保持される。すなわち、突起電極３は、導体配線２の上面だけではなく両側面にも接合されているので、横方向に加わる力に対する安定性が十分である。
【００３４】
また、突起電極３の上面が平坦ではなく中高であることにより、半導体素子の電極パッドとの接続に好適である。第１に、突起電極３と電極パッドとの位置合わせにずれがあっても、上面が平坦である場合と比べて、突起電極３は隣接する不適当な電極パッドと接続され難い。第２に、電極パッドとの接続に際して、電極パッドの表面に形成された酸化膜を、突起電極３の凸状の上面により容易に破砕することができ、酸化されていない内部と良好な電気的接続が得られる。第３に、半導体素子とテープキャリア基板の間に樹脂層を介在させた状態で、突起電極３と電極パッドとを接続する際に、突起電極３の頂面により樹脂層を容易に排除することができる。
【００３５】
なお、以上の効果を得るためには、突起電極３が導体配線２の両側部でフィルム基材１の面に接するように形成されていることは、必須ではない。但し、そのような構成を有する場合に、横方向に加わる力に対して最も安定して導体配線２に保持される。また、導体配線２の長さ方向における突起電極３の断面が実質的に長方形であることも必須ではないが、そのような構造は、半導体素子の電極パッドとの接続性能が最も良好であり、しかも製造が容易である。
【００３６】
図２（ｃ）に示すように、突起電極３の導体配線２の上面からの厚みは、導体配線２の側面からの横方向の厚みよりも大きい。このような形状は必須ではないが、テープキャリア基板６のうねり等による導体配線２と半導体素子２１との間のショートを抑制し、かつ、隣接する導体配線２上の突起電極３とのショートを回避するために効果的である。この形状は、後述のめっきを用いた製造方法により形成される。
【００３７】
フィルム基材１としては、一般的な材料であるポリイミドを用いることができる。他の条件に応じて、ＰＥＴ、ＰＥＩ等の絶縁フィルム材料を用いても良い。導体配線２は、通常、厚みが３〜２０μｍの範囲で、銅を用いて形成する。必要に応じて、フィルム基材１と導体配線２の間に、エポキシ系の接着剤を介在させてもよい。
【００３８】
突起電極３の厚みは通常、３〜２０μｍの範囲である。突起電極３の材料としては、例えば銅を用いることができる。銅を用いる場合、突起電極３と導体配線２に金属めっきを施すことが望ましい。例えばニッケルめっきを内層とし、金めっきを外層として施す。あるいは、錫、（ニッケル＋パラジウム）、ニッケルのみ、金のみのめっきを施す場合もある。突起電極３と導体配線２に金属めっきを施す場合、突起電極３と導体配線２の間にはめっきを施さない。突起電極３に金属めっきを施さない場合は、突起電極３として、例えば金、あるいはニッケルを用い、突起電極３と導体配線２の間にニッケルめっきを施す。
【００３９】
（実施の形態２）
図３を参照して、実施の形態２におけるテープキャリア基板の製造方法について説明する。図３（ａ１）〜（ｆ１）は、テープキャリア基板における突起電極を形成する製造工程を示し、半導体素子搭載部の平面図である。図３（ａ２）〜（ｆ２）は各々、図３（ａ１）〜（ｆ１）の拡大断面図である。各断面図は、図３（ａ１）におけるＢ−Ｂに相当する位置での断面を示す。
【００４０】
まず、図３（ａ１）に示すように、複数の導体配線２が表面に整列して形成されたフィルム基材１を用意する。このフィルム基材１の全面に、図３（ｂ１）に示すように、フォトレジスト４を形成する。次に図３（ｃ１）に示すように、フィルム基材１に形成されたフォトレジスト４の上部に、突起電極形成用の露光マスク５を対向させる。露光マスク５の光透過領域５ａは、複数の導体配線２の整列方向に、複数の導体配線２を横切るように連続した長孔形状を有する。
【００４１】
露光マスク５の光透過領域５ａを通して露光し、現像することにより、図３（ｄ１）に示すように、フォトレジスト４に、導体配線２を横切る長孔状パターン４ａが開口される。それにより長孔状パターン４ａ中に、導体配線２の一部が露出する。次に、フォトレジスト４の長孔状パターン４ａを通して、導体配線２の露出した部分に金属めっきを施して、図３（ｅ１）に示すように突起電極３を形成する。次に、フォトレジスト４を除去すれば、図３（ｆ１）に示すように、導体配線２に突起電極３が形成されたテープキャリア基板６が得られる。
【００４２】
以上のように、フォトレジスト４に形成された長孔状パターン４ａを通して導体配線２の露出した部分に金属めっきを施すことにより、図２に示したような形状の突起電極３を、容易に形成することができる。これは、図３（ｅ１）の工程で、導体配線２の上面のみでなく側面も露出しており、導体配線２の露出面全体に亘ってめっきが形成されるからである。
【００４３】
フォトレジスト４の長孔状パターン４ａは、図３（ｄ１）に示されるように複数本の導体配線２に跨って連続した形状でなくともよい。すなわち、少なくとも導体配線２の両側の所定範囲の領域を含む形状であれば、複数の導体配線２にそれぞれ対応する長孔が離散的に配置されたパターンを用いることもできる。但し、複数本の導体配線２に跨って連続した長孔状パターンであれば、露光マスク５の光透過領域５ａを、図３（ｃ１）に示したような連続した長孔とすることができるので、作成が容易である。長孔状パターン４ａは、各々の導体配線２の両側に亘る範囲に形成される限り、その長手方向が導体配線２に対して多少の角度を持っていても問題ないが、導体配線２の長手方向に対して直交していることが最も合理的である。
【００４４】
また、フォトレジスト４に長孔状パターン４ａを形成して金属めっきを施すことにより、導体配線２に対する突起電極３の位置精度を、容易に確保することができる。すなわち、導体配線２に対する長孔状パターン４ａの位置ずれが許容範囲内であれば、導体配線２と長孔状パターン４ａが必ず交わり、導体配線２が露出するからである。金属めっきは導体配線２の上面および側面に成長するので、長孔状パターン４ａの位置ずれにかかわらず、一定の形状・寸法に形成され、設計された条件を満足することができる。したがって、露光マスク５の位置合わせに厳密な精度を必要とせず、調整が容易である。
【００４５】
突起電極３を銅で形成する場合、金属めっきの一例としては、めっき液として硫酸銅を用い、０．３〜５Ａ／ｄｍ２の条件で電解めっきを行う。電解めっきは、突起電極３を図２（ｃ）に示したような断面形状で十分な厚みで形成するために好適である。
【００４６】
次に、本実施の形態の製造方法を実施する際に発生する、露光マスク５の位置ずれに起因する問題を解決する方法について説明する。まず、半導体素子の電極パッドとテープキャリア基板６の導体配線２の相互の配置関係について、図４〜図６を参照して説明する。
【００４７】
図４は、半導体素子の一例を示す平面図である。半導体素子２１の面に形成された電極パッドの配置が示される。半導体素子７の長辺方向に配列された電極パッドを８ａで示し、短辺方向に配列された電極パッドを８ｂで示す。電極パッド８ａは、電極パッド８ｂに比べて多数、高密度に配置されている。Ｃ１は、半導体素子７の中心（半導体素子中心と記す）を示す。Ｄは、電極パッド８ａの端縁とＣ１との間の距離である。Ｓ１は、電極パッド８ａの端縁と電極パッド８ｂの側縁の間の間隔である。Ｌ１は電極パッド８ａの長さ、Ｗ１は電極パッド８ａの幅である。
【００４８】
図５は、テープキャリア基板の製造に用いられる、導体配線２が形成されたフィルム基材１の一部を示す平面図である。Ｃ２は、半導体素子７が搭載されるべき領域の中心（半導体素子搭載部中心と記す）を示す。ｄは、導体配線２の端縁と半導体素子搭載部中心Ｃ２の間の距離である。
【００４９】
図６は、本実施の形態の製造方法により、導体配線２上に突起電極３が形成されたテープキャリア基板６の半導体搭載部を示す平面図である。この図における突起電極３は、図３（ｃ１）における露光マスク５が導体配線２に対して位置ずれの無い状態で形成された場合を示す。Ｌ２は突起電極３の長さ、Ｗ２は突起電極３の幅である。
【００５０】
導体配線２の長さ方向への露光マスク５の位置ずれを考慮すると、半導体素子中心Ｃ１から電極パッド８ａまでの距離Ｄよりも、半導体素子搭載部中心Ｃ２から導体配線２までの距離ｄを短くすることが望ましい。また、電極パッド８ａの長さＬ１よりも、突起電極３の長さＬ２を長くすることが望ましい。そうすれば、露光マスク５の位置ずれに起因して、形成された突起電極３の位置が導体配線２の長さ方向にずれても、電極パッド８ａと突起電極３が対向する面積を十分な大きさに確保可能である。
【００５１】
また、図７は、図６と同様、本実施の形態の製造方法により、導体配線２上に突起電極３が形成されたテープキャリア基板６の半導体搭載部を示す平面図である。この図における突起電極３は、図３（ｃ１）における露光マスク５が導体配線２に対してフィルム基材１の短辺方向に位置ずれした状態で形成された場合を示す。Ｓ２は、フィルム基材１の長辺方向に配列された導体配線２上の突起電極３の端縁と、短辺方向に配列された導体配線２の側縁の間の間隔である。
【００５２】
図７に示す状態の場合、突起電極３の大きさは全て設計した寸法を満足できるが、導体配線２と露光マスク５の位置ずれの方向に起因して、図４に示す間隔Ｓ１と図７に示す間隔Ｓ２に相違を生じている。つまり、露光マスク５がフィルム基材１の短辺方向に位置ずれした場合、フィルム基材１の長辺方向に配置された導体配線２上では、突起電極３の位置が導体配線２の長手方向に移動するのに対して、フィルム基材１の短辺方向に配置された導体配線２上では、突起電極３の位置が移動しないからである。この問題を解決する方法を図８および９に示す。
【００５３】
図８は、図３（ｃ１）の工程で用いる露光マスク５のパターンを変更した露光マスク９を示す。この露光マスク９は、フィルム基材１の長辺に対応する部分の光透過領域９ａが連続した長孔形状を有すのに対して、短辺に対応する部分の光透過領域９ｂは、個別の開口が配置された離散的形状を有する。併せて、図９に示すように導体配線１０ａ、１０ｂが形成されたフィルム基材１を用いる。この形態では、フィルム基材１の長辺方向に配列された導体配線１０ａに比べて、短辺方向に配列された導体配線１０ｂは幅が広い。
【００５４】
上述の露光マスク９を用いて、上述の導体配線１０ａ、１０ｂの上にフォトレジストの開口パターンを形成し金属めっきを施せば、設計したサイズの突起電極３が得られ、かつ図４に示す間隔Ｓ１と図７に示す間隔Ｓ２を同一にできる。すなわち、図８の露光マスク９がフィルム基材１の短辺方向に位置ずれした場合、図９のフィルム基材１の短辺方向に配置された導体配線１０ｂ上では、露光マスク９の光透過領域９ｂが幅方向に移動し、形成される突起電極３の位置が図９に示すように移動する。しかも、導体配線１０ｂが幅広に形成されているので、移動量が許容範囲内であれば、所定のサイズで突起電極３が形成される。その移動量は、フィルム基材１の長辺方向に配置された導体配線１０ａ上で、突起電極３の位置が導体配線１０ａの長手方向に移動する量と同等である。その結果、Ｓ１とＳ２が同一になる。
【００５５】
図１０は、図３（ｃ１）に示した工程に対応し、別の形態の露光マスク１１を用いる場合を示す。この形態では、露光マスク１１には、図３（ｃ１）における露光マスク５の光透過領域５ａに対応する位置に、光遮断領域１１ａが形成されている。この露光マスク１１は、フォトレジスト４がネガ型の場合に適用する。露光マスク１１に関する他の条件は、図３（ｃ１）の露光マスク５と同様である。
【００５６】
（実施の形態３）
図１１を参照して、実施の形態３におけるテープキャリア基板の構造およびその製造方法について説明する。本実施の形態では、フィルム基材１上に形成された導体配線１２は、先端部１２ａが他の基端部１２ｂよりも細くなった形状を有する。これは、以下の理由による。
【００５７】
すなわち、図３（ｅ）に示した電解金属めっきによる突起電極３の形成時には、導体配線２の幅方向にも銅めっき層が成長する。そのため、隣接する導体配線２から幅方向に成長する銅めっき層どうしが短絡する惧れがある。それを回避するために導体配線２の相互間隔を広くすれば、導体配線２の密度が低下し、半導体装置の小型化の障害となる。
【００５８】
そこで本実施の形態のように、導体配線１２の先端部１２ａを細くし、この細い部分に突起電極３を形成すれば、導体配線１２の幅方向に銅めっき層が成長した際に、隣接する銅めっき層間で短絡が発生する惧れが軽減される。
【００５９】
（実施の形態４）
図１２を参照して、実施の形態４における半導体装置およびその製造方法について説明する。テープキャリア基板８は、上述の実施の形態に記載されたように、フィルム基材１の上に配置された複数本の導体配線２に各々突起電極３が形成され、突起電極３は図２に示したような形状を有する。すなわち、導体配線２を横切って導体配線２の両側の領域に亘り、導体配線２の幅方向における断面形状が、導体配線２の上面および両側面に接合された形状である。また、導体配線２の幅方向における断面形状は、中央部が両側よりも高くなった中高である。テープキャリア基板８上に実装された半導体素子２１は、その電極パッド２７に突起電極３が接続され、テープキャリア基板８と半導体素子２１の間には、封止樹脂２２が充填されている。
【００６０】
この半導体装置の製造に際しては、上述の実施の形態における製造方法により作製されたテープキャリア基板８上に半導体素子２１を搭載し、ボンディングツール１３により押圧する。その際、ボンディングツール１３を介して超音波を印加することが望ましい。それにより、突起電極３の凸状に形成された先端が、電極パッド２７の表面層の酸化膜に当接して振動するための、酸化膜を破砕する効果が顕著になる。
【００６１】
また、図１３に示すような方法により、半導体素子２１をテープキャリア基板８上に実装することもできる。すなわち図１３（ａ）に示すように、テープキャリア基板８の突起電極３が形成された領域を覆って封止樹脂１４を充填する。次に、半導体素子２１とテープキャリア基板８を対向させ、両者を互いに向かって押圧して、図１３（ｂ）に示すように、電極パッド２７に突起電極３を当接させる。その際、中高で凸状である突起電極３の上面により、封止樹脂１４が両脇に効果的に排除されて、突起電極３と電極パッド２７を容易に当接させることができる。
【００６２】
【発明の効果】
本発明のテープキャリア基板によれば、導体配線上に形成された突起電極が、横方向に加わる力に対して実用的に十分な強さで保持され、半導体素子実装後に十分な接続の安定性が得られる。また、突起電極の形状が、半導体素子の電極パッドとの接続に好適である。
【００６３】
本発明のテープキャリア基板の製造方法は、上述のような良好な状態の突起電極を容易に形成可能であり、また、フォトレジストに形成される開口パターンと導体配線の位置合わせの精度が低くとも、突起電極を、導体配線上に十分な面積で確実に形成することが可能である。
【図面の簡単な説明】
【図１】実施の形態１におけるテープキャリア基板の一部を示す斜視図
【図２】（ａ）は同テープキャリア基板の一部を示す平面図、（ｂ）は断面で示した正面図、（ｃ）は（ｂ）におけるＡ−Ａ断面図
【図３】実施の形態２におけるテープキャリア基板の製造方法を示し、（ａ１）〜（ｆ１）は、突起電極を形成する製造工程における、フィルム基材上の半導体素子搭載部の平面図、（ａ２）〜（ｆ２）は各々、（ａ１）〜（ｆ１）の拡大断面図
【図４】半導体素子の一例を示す平面図
【図５】テープキャリア基板の製造に用いられる、導体配線が形成されたフィルム基材を示す平面図
【図６】実施の形態２の製造方法により製造されたテープキャリア基板の一例の半導体搭載部を示す平面図
【図７】実施の形態２の製造方法により製造されたテープキャリア基板の他の例の半導体搭載部を示す平面図
【図８】実施の形態２における露光マスクの一例を示す平面図
【図９】実施の形態２における変形例の導体配線が設けられたテープキャリア基板を示す平面図
【図１０】実施の形態２における他の例の露光マスクを用いる露光工程を示し、（ａ）は平面図、（ｂ）は拡大断面図
【図１１】実施の形態３におけるテープキャリア基板を示す平面図
【図１２】実施の形態４における半導体装置を示す断面図
【図１３】実施の形態４における半導体装置の製造方法の他の例を示す断面図
【図１４】従来例のＣＯＦの一部を示す断面図
【図１５】従来例のテープキャリア基板の製造工程を説明するための図であり、（ａ１）〜（ｆ１）はフィルム基材の一部を示す平面図、（ａ２）〜（ｆ２）は各々その断面図
【図１６】図１５の製造工程により作製されたテープキャリア基板の一部を示す断面図
【図１７】図１６のテープキャリア基板に半導体素子を実装する様子を示す断面図
【図１８】図１５の製造工程の課題を説明するためにテープキャリア基板の一部を示す平面図
【符号の説明】
１、２３ フィルム基材
２、１２、２４ 導体配線
３、２８ 突起電極
４、２９ フォトレジスト
４ａ 長孔状パターン
５、９、１１、３０ 露光マスク
５ａ、９ａ、１１ａ、３０ａ 光透過領域
６、２０ テープキャリア基板
７、２１ 半導体素子
８ａ、８ｂ 電極パッド
１０ａ、１０ｂ 導体配線
１２ａ 先端部
１２ｂ 基端部
１３ ボンディングツール
１４、２２ 封止樹脂
２５ 金属めっき被膜
２６ ソルダーレジスト
２７ 電極パッド
２９ａ 開口パターン

Claims (20)

  1. 絶縁性基材と、前記絶縁性基材上に整列して設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備えた配線基板において、
    前記突起電極は、前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成され、前記突起電極の、前記導体配線の幅方向の断面形状は、中央部が両側よりも高くなっていることを特徴とする配線基板。
  2. 絶縁性基材と、前記絶縁性基材上に整列して設けられた複数本の導体配線と、前記各導体配線に形成された突起電極とを備えた配線基板において、
    前記突起電極は、前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成され、前記突起電極の上面は平坦であることを特徴とする配線基板。
  3. 前記突起電極は、前記導体配線の両側部で前記絶縁性基材面に接している請求項１または請求項２に記載の配線基板。
  4. 前記突起電極の前記導体配線の長手方向の縦断面形状は、実質的に長方形である請求項１〜請求項３のいずれか１項に記載の配線基板。
  5. 前記導体配線および前記突起電極が、それらを形成している金属とは異なる金属でめっきされている請求項１〜請求項４のいずれか１項に記載の配線基板。
  6. 前記突起電極の前記導体配線を横切る方向は、前記導体配線の長手方向に対して直交している請求項１〜請求項５のいずれか１項に記載の配線基板。
  7. 前記導体配線は、先端部に他の領域よりも幅の狭い領域を有し、前記幅の狭い領域に前記突起電極が形成されている請求項１〜請求項６のいずれか１項に記載の配線基板。
  8. 複数本の導体配線を絶縁性基材上に整列して設ける工程と、
    前記絶縁性基材の前記導体配線が設けられた面にフォトレジストを形成する工程と、
    前記フォトレジストに、前記導体配線を横切って前記導体配線の両側の領域に広がる開口部を形成して、前記開口部中に前記導体配線の一部を露出させる工程と、
    前記露出した前記導体配線の一部に金属めっきを施して突起電極を形成する工程とを備えたことを特徴とする配線基板の製造方法。
  9. 前記開口部を、複数の前記導体配線に跨る孔として形成する請求項８に記載の配線基板の製造方法。
  10. 前記フォトレジストに前記開口部を形成する工程において、光の透過する領域が前記複数の導体配線を跨って横切る部分を有する露光マスク、または光を遮断する領域が前記複数の導体配線を跨って横切る部分を有する露光マスクを用いて、前記フォトレジストの露光を行う請求項９に記載の配線基板の製造方法。
  11. 前記露光マスクの光を透過する領域、または前記露光マスクの光を遮断する領域の長手方向は、前記導体配線の長手方向に対して直交している請求項１０に記載の配線基板の製造方法。
  12. 前記めっきを電解めっきにより施す請求項８〜請求項１１のいずれか１項に記載の配線基板の製造方法。
  13. 前記絶縁性基材の半導体搭載部の短辺方向に配列された前記導体配線を、長辺方向に配列された前記導体配線よりも幅広に形成し、前記フォトレジストに形成する開口部を、前記絶縁性基材の長辺に対応する部分では連続した形状とし、短辺に対応する部分では個別の開口部が配置された請求項８〜請求項１２のいずれか１項に記載の配線基板の製造方法。
  14. 前記絶縁性基材上の導体配線の先端部に他の領域よりも幅の狭い領域を設け、前記幅の狭い領域に前記突起電極を形成する請求項８〜請求項１４のいずれか１項に記載の配線基板の製造方法。
  15. 請求項１〜７のいずれか１項に記載の配線基板と、前記配線基板上に搭載された半導体素子とを備え、前記突起電極を介して、前記半導体素子の電極パッドと前記導体配線とが接続された半導体装置。
  16. 前記半導体素子の電極パッドは、前記半導体素子の表面に形成された絶縁膜が開口された底部に位置する請求項１５に記載の半導体装置。
  17. 請求項１〜７のいずれか１項に記載の配線基板を用い、前記配線基板上に半導体素子を載置し、前記半導体素子の電極パッドと前記突起電極とを接続することにより、前記突起電極を介して、前記半導体素子の電極パッドと前記導体配線とを接続する半導体装置の製造方法。
  18. 前記半導体素子の電極パッドの表面の酸化膜を前記突起電極によって破砕して、前記突起電極と前記半導体素子の電極の内部の酸化されていない部分とを接続する請求項１７に記載の半導体装置の製造方法。
  19. 前記導体配線上の前記突起電極が形成された領域を覆うように封止樹脂を形成後、前記配線基板上に前記半導体素子を載置し、前記半導体素子の電極パッドと前記突起電極とを接続する請求項１７または請求項１８に記載の半導体装置の製造方法。
  20. 前記半導体素子の電極パッドと前記突起電極とを接続する際に、両者を互いに当接させ押圧しながら、当接部に超音波を印加する請求項１７〜請求項１９のいずれか１項に記載の半導体装置の製造方法。
JP2003124281A 2003-04-28 2003-04-28 配線基板およびその製造方法ならびに半導体装置およびその製造方法 Expired - Fee Related JP3565835B1 (ja)

Priority Applications (17)

Application Number Priority Date Filing Date Title
JP2003124281A JP3565835B1 (ja) 2003-04-28 2003-04-28 配線基板およびその製造方法ならびに半導体装置およびその製造方法
TW094109385A TWI320212B (en) 2003-04-28 2004-04-23 Method for manufacturing semiconductor device
TW094109388A TWI279865B (en) 2003-04-28 2004-04-23 Circuit board and method for manufacturing the same
TW093111330A TWI246133B (en) 2003-04-28 2004-04-23 Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
TW096112404A TWI327347B (en) 2003-04-28 2004-04-23 Circuit board
US10/833,972 US7285734B2 (en) 2003-04-28 2004-04-27 Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
CNA2008101902271A CN101494211A (zh) 2003-04-28 2004-04-28 半导体器件和布线基板
CNB200510065235XA CN100437956C (zh) 2003-04-28 2004-04-28 半导体器件的制造方法
CNB2004100384652A CN100456444C (zh) 2003-04-28 2004-04-28 布线基板及其制造方法和半导体器件及其制造方法
CNA2005100652345A CN1707767A (zh) 2003-04-28 2004-04-28 布线基板及其制造方法
KR10-2004-0029474A KR100499902B1 (ko) 2003-04-28 2004-04-28 반도체 장치
KR10-2005-0030341A KR100499899B1 (ko) 2003-04-28 2005-04-12 반도체 장치의 제조 방법
KR10-2005-0030342A KR100527565B1 (ko) 2003-04-28 2005-04-12 배선 기판 및 그 제조 방법
US11/146,802 US7288729B2 (en) 2003-04-28 2005-06-07 Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same
US11/146,610 US7294532B2 (en) 2003-04-28 2005-06-07 Method for manufacturing semiconductor device
KR1020050074157A KR100608938B1 (ko) 2003-04-28 2005-08-12 배선 기판
US11/901,371 US20080173477A1 (en) 2003-04-28 2007-09-17 Circuit board and method for manufacturing the same and semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003124281A JP3565835B1 (ja) 2003-04-28 2003-04-28 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004136009A Division JP4108641B2 (ja) 2004-04-30 2004-04-30 配線基板の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP3565835B1 true JP3565835B1 (ja) 2004-09-15
JP2004327936A JP2004327936A (ja) 2004-11-18

Family

ID=33028300

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003124281A Expired - Fee Related JP3565835B1 (ja) 2003-04-28 2003-04-28 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Country Status (5)

Country Link
US (4) US7285734B2 (ja)
JP (1) JP3565835B1 (ja)
KR (4) KR100499902B1 (ja)
CN (4) CN100437956C (ja)
TW (4) TWI246133B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317740A (ja) * 2006-05-23 2007-12-06 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US20060157534A1 (en) * 2004-08-06 2006-07-20 Tessera, Inc. Components with solder masks
TWI246383B (en) * 2004-09-21 2005-12-21 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
JP4171492B2 (ja) 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
WO2006134220A1 (en) * 2005-06-16 2006-12-21 Imbera Electronics Oy Method for manufacturing a circuit board structure, and a circuit board structure
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
JP4786976B2 (ja) 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4740708B2 (ja) 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
JP4305667B2 (ja) * 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4728782B2 (ja) 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
JP4717604B2 (ja) 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
JP4773864B2 (ja) 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP2009117721A (ja) * 2007-11-08 2009-05-28 Mitsui Mining & Smelting Co Ltd 配線基板、回路基板、これらの製造方法
JP2009147019A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
JP5513417B2 (ja) * 2010-01-20 2014-06-04 コネクテックジャパン株式会社 実装基板、その製造方法、電子部品およびその製造方法
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP7140481B2 (ja) 2017-09-25 2022-09-21 日東電工株式会社 インダクタおよびその製造方法
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59130434A (ja) 1983-12-20 1984-07-27 Matsushita Electric Ind Co Ltd 半導体装置
JPH0642500B2 (ja) 1986-12-24 1994-06-01 株式会社精工舎 Ｉｃチップのボンディング構造
JPS63193536A (ja) 1987-02-06 1988-08-10 Sony Corp 部品実装時の位置決め方法
JPH05206204A (ja) 1991-04-17 1993-08-13 Oki Electric Ind Co Ltd 導電粒子を用いた基板への電子部品の実装方法
US5660177A (en) * 1991-11-04 1997-08-26 Biofield Corp. D.C. biopotential sensing electrode assemblies for apparatus for disease, injury and bodily condition screening or sensing
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
JPH05243332A (ja) 1992-03-03 1993-09-21 Ricoh Co Ltd 電極接続構造およびその製造方法
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH065778A (ja) 1992-06-19 1994-01-14 Fujitsu Ltd 半導体装置
JPH0893701A (ja) 1994-09-28 1996-04-09 Sunstar Eng Inc 乾燥圧縮空気供給装置
JPH0897301A (ja) 1994-09-29 1996-04-12 Nkk Corp 半導体装置の製造方法
KR0138305B1 (ko) 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
JP3270278B2 (ja) 1994-12-15 2002-04-02 東芝電子エンジニアリング株式会社 半導体装置及びその製造方法
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
JPH0982747A (ja) 1995-09-12 1997-03-28 Seiko Epson Corp 半導体装置のパッド電極構造及びその製造方法
US5768300A (en) * 1996-02-22 1998-06-16 Fujitsu Limited Interconnect fault detection and localization method and apparatus
JP3409957B2 (ja) 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
EP0948250B1 (en) * 1996-12-13 2006-02-08 Matsushita Electric Industrial Co., Ltd. Electronic component and mounting method and device therefor
JPH10233571A (ja) 1997-02-18 1998-09-02 Sony Corp 配線基板の製造方法及び製造装置
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
JP3794792B2 (ja) 1997-07-22 2006-07-12 Ｔｄｋ株式会社 回路基板
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
FR2767674B1 (fr) * 1997-08-29 1999-12-31 Vecteur Orthopedic Prothese de l'extremite superieure de l'humerus
US6042999A (en) 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
JP3351402B2 (ja) * 1999-04-28 2002-11-25 株式会社村田製作所 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP3216130B2 (ja) 1999-12-10 2001-10-09 ソニーケミカル株式会社 接続構造体の製造方法
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP3842548B2 (ja) 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
TW492051B (en) 2000-12-20 2002-06-21 Lg Chemical Ltd Magazine for semiconductor package
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317740A (ja) * 2006-05-23 2007-12-06 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
US7288729B2 (en) 2007-10-30
TWI279865B (en) 2007-04-21
TW200524058A (en) 2005-07-16
KR20040093454A (ko) 2004-11-05
TWI327347B (en) 2010-07-11
CN1783446A (zh) 2006-06-07
TW200503132A (en) 2005-01-16
CN1707767A (zh) 2005-12-14
US20040212969A1 (en) 2004-10-28
KR20050040896A (ko) 2005-05-03
TWI320212B (en) 2010-02-01
KR20050083059A (ko) 2005-08-24
CN1542935A (zh) 2004-11-03
TW200746329A (en) 2007-12-16
KR100499899B1 (ko) 2005-07-07
TWI246133B (en) 2005-12-21
US20080173477A1 (en) 2008-07-24
CN100437956C (zh) 2008-11-26
CN101494211A (zh) 2009-07-29
KR20050040897A (ko) 2005-05-03
TW200527568A (en) 2005-08-16
US20050218485A1 (en) 2005-10-06
KR100608938B1 (ko) 2006-08-03
US20050218496A1 (en) 2005-10-06
US7285734B2 (en) 2007-10-23
KR100499902B1 (ko) 2005-07-05
US7294532B2 (en) 2007-11-13
CN100456444C (zh) 2009-01-28
KR100527565B1 (ko) 2005-11-09
JP2004327936A (ja) 2004-11-18

Similar Documents

Publication Publication Date Title
JP3565835B1 (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
KR20060048212A (ko) 전해 도금을 이용한 배선 기판의 제조 방법
JP3886513B2 (ja) フィルム基板およびその製造方法
JP4171492B2 (ja) 半導体装置およびその製造方法
JP4728828B2 (ja) 配線基板の製造方法
JP4108641B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP4068575B2 (ja) 配線基板の製造方法ならびに半導体装置の製造方法
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP2008072148A (ja) 半導体装置
US6693359B1 (en) High density wire bonding pads for semiconductor package
JP2007067022A (ja) 配線基板、半導体装置、およびその製造方法
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置
JP2008112838A (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2008091712A (ja) 配線基板及びそれを用いた半導体装置ならびにその製造方法
JP2008072144A (ja) 配線基板
JP2006303256A (ja) 配線基板、及びその製造方法、並びに半導体装置
JP2007116061A (ja) テープ配線基板とその製造方法
JP2000252377A (ja) 半導体チップ搭載基板
JP2006269700A (ja) 配線基板の製造方法、及び配線基板、並びに半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040608

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080618

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090618

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100618

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120618

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees