JP2007317740A - 配線基板及びその製造方法ならびに半導体装置 - Google Patents

配線基板及びその製造方法ならびに半導体装置 Download PDF

Info

Publication number
JP2007317740A
JP2007317740A JP2006143172A JP2006143172A JP2007317740A JP 2007317740 A JP2007317740 A JP 2007317740A JP 2006143172 A JP2006143172 A JP 2006143172A JP 2006143172 A JP2006143172 A JP 2006143172A JP 2007317740 A JP2007317740 A JP 2007317740A
Authority
JP
Japan
Prior art keywords
protruding electrode
adhesive layer
conductor wiring
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006143172A
Other languages
English (en)
Other versions
JP4813255B2 (ja
Inventor
Nozomi Shimoishizaka
望 下石坂
Yoshifumi Nakamura
嘉文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006143172A priority Critical patent/JP4813255B2/ja
Priority to TW096113411A priority patent/TW200802633A/zh
Priority to US11/742,159 priority patent/US7847198B2/en
Priority to KR1020070047484A priority patent/KR20070113112A/ko
Priority to CNA2007101041992A priority patent/CN101079407A/zh
Publication of JP2007317740A publication Critical patent/JP2007317740A/ja
Application granted granted Critical
Publication of JP4813255B2 publication Critical patent/JP4813255B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/0502Disposition
    • H01L2224/05022Disposition the internal layer being at least partially embedded in the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81203Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81201Compression bonding
    • H01L2224/81205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/244Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】導体配線の配線幅が減少しても導体配線を配線基板に強固に接着することのできる配線基板を提供する。
【解決手段】絶縁性基材2と、絶縁性基材の表面に形成された接着層3と、接着層の表面に形成された導体配線4と、導体配線の長手方向を横切って導体配線の両側の接着層上の領域に亘り形成された突起電極5とを備える。突起電極が表面に形成された領域の導体配線の裏面と、突起電極における導体配線の両側の接着層上に形成された領域の裏面および側面の一部が、接着層の表面から内部に向かって沈み込み接着層と接着されている。
【選択図】図2

Description

本発明は、突起電極を形成した配線基板とその製造方法、ならびにその配線基板を用いた半導体装置に関するものである。
液晶用等の半導体装置に多用されているTAB(Tape Automated Bonding)工法により、突起電極を有する配線基板を用い、配線基板上に半導体素子をフェイスダウン実装し、配線基板の突起電極と半導体素子上の電極パッドとを接合した半導体装置が知られている(例えば特許文献1参照)。
以下、従来例の突起電極を有する配線基板と、配線基板を用いた半導体装置について、図面を参照しながら説明する。図12は従来の配線基板21を示す平面図、図13は図12のB−B’断面図である。
図12、図13において、22は絶縁性基材、23は絶縁性基材22の表面に形成された導体配線である。導体配線23の先端部上には突起電極24が形成されている。25は導体配線23と突起電極24の表面を被覆する第1の導電層であり、電解Auめっきや電解Ni/Auめっき、もしくは無電解Snめっき等で形成される。
TAB工法に用いるパッケージに用いる配線基板は、絶縁性基材等に可とう性を備える材料や構造を用い、配線基板の供給、配線基板への半導体素子の実装、半導体素子実装後の検査工程等を、リール・ツー・リール方式により連続して行う。配線基板に可とう性を備えるために、絶縁性基材22としては厚み12μmから40μm程度のポリイミド等からなるフレキシブルテープを用いる。絶縁性基材22上の導体配線23は厚み9μm〜18μm程度のCu箔をウエットエッチングによりパターンニングして形成する。ウエットエッチングにより導体配線23を形成した場合、導体配線23の上部から下方及び横方向に向かってエッチングが進行するため、導体配線23の断面形状は図13に示すようにテーパー形状となる。例えば導体配線23のピッチが40μmの場合、厚み9μmのCu箔を用いて導体配線23の下部の幅が15μmになるようにウエットエッチングした場合、導体配線23の上部の幅はおよそ8μm程度になる。突起電極24は、導体配線23の長手方向を横切って導体配線23の両側の領域に亘り、電解銅めっきにより厚み8μm、幅20μm程度に形成する。
図14は、上記従来例の配線基板21に、半導体素子26を加熱加圧しながらフェイスダウン実装した半導体装置を示す断面図である。半導体素子26上には電極パッド27及び電極パッド27の表面を被覆する第2の導電層28が形成され、配線基板21の突起電極24と第1の導電層25を介して接合されている。第2の導電層28は、電解Auめっきや無電解Ni/Auめっき等により形成する。
特許第3565835号公報
近年、TAB工法を用いた液晶用の半導体素子は、液晶パネルの大型化、高精細度化による多ピン化が進行しており、用途によっては20mm×1mm程度の大きさの半導体チップに1000パッドを越える電極パッドを備えたものも出現している。このため、電極パッドの狭ピッチ化が進行しており、40μm以下にすることが求められている。
しかしながら、図14に示す上記従来の配線基板21を用いた半導体装置では、導体配線23の底面のみが絶縁性基材22の表面と接着し、一方、突起電極25の底面は、電解めっきにより絶縁性基材22の表面に接して成長はするが接着はしていない。そのため、電極パッド27の狭ピッチ化に対応させて導体配線23の配線幅を減少させると、導体配線23と絶縁性基材22の接着強度が低下し、半導体素子26をフェイスダウン実装した後の熱的な応力や、TAB工法の特徴であるリール・ツー・リール搬送時の配線基板21の曲げ等による機械的な応力により、導体配線23が絶縁性基材22から剥離するという課題があった。
本発明は、上記従来の課題を解決するものであり、導体配線の配線幅が減少しても導体配線を配線基板に強固に接着することのできる配線基板を提供することを目的とする。
上記目的を達成するために、本発明の第1の構成の配線基板は、絶縁性基材と、前記絶縁性基材の表面に形成された接着層と、前記接着層の表面に形成された導体配線と、前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り形成された突起電極とを備え、前記突起電極が表面に形成された領域の前記導体配線の裏面と、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面および側面の一部が、前記接着層の表面から内部に向かって沈み込み前記接着層と接着されている。
また、本発明の第2の構成の配線基板は、少なくとも表面が接着性を有する絶縁性基材と、前記絶縁性基材の表面に形成された導体配線と、前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成された突起電極とを備え、前記突起電極が表面に形成された領域の前記導体配線の裏面と、前記突起電極における前記導体配線の両側の前記絶縁性基材上に形成された領域の裏面および側面の一部が、前記絶縁性基材の表面から内部に向かって沈み込み前記絶縁性基材と接着されている。
本発明の配線基板の製造方法は、絶縁性基材上に接着層を備え、前記接着層上に導体層が積層されている積層基材を準備する工程と、前記積層基材の表面の前記導体層をパターンニングして導体配線を形成する工程と、前記導体配線を陰極とする電解めっきにより前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り突起電極を形成する工程と、前記突起電極を上面から加熱加圧し、前記突起電極の下の前記導体配線の裏面と前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面と側面の一部を、前記接着層の表面から内部に向かって沈み込ませ前記接着層と接着する工程とを備える。
本発明の半導体装置の製造方法は、絶縁性基材上に接着層を備え、前記接着層上に導体層が積層されている積層基材を準備する工程と、前記積層基材の表面の前記導体層をパターンニングして導体配線を形成する工程と、前記導体配線を陰極とする電解めっきにより前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り、前記導体配線を陰極とする電解めっきにより突起電極を形成する工程と、前記突起電極の表面及び前記突起電極における前記導体配線の両側の前記接着層上に形成された領域を、前記突起電極とは異なる材質からなる導電層で被覆する工程と、前記突起電極と相対する位置に電極パッドを備えた半導体チップを準備する工程と、前記半導体チップの前記電極パッドと前記突起電極とを相対させ載置し、前記半導体チップの裏面から加熱加圧して前記電極パッドと前記突起電極の表面の導電層とを加熱圧着させると同時に、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面と側面の一部を、前記接着層の表面から内部に向かって沈み込ませ前記導電層を介して前記接着層と接着する工程とを備える。
本発明の配線基板によれば、導体配線の長手方向を横切って導体配線の両側の接着層上あるいは接着性を有する絶縁性基材上の領域に亘り形成した突起電極が、接着層あるいは絶縁性基材の表面から内部に向かって沈み込んだ構造を持ち、導体配線の裏面に加え突起電極の裏面と側面の一部も接着層あるいは絶縁性基材に接着されることで、導体配線の配線幅が減少しても配線基板に強固に接着することができる。
また、本発明の配線基板の製造方法、あるいは半導体装置の製造方法によれば、導体配線を陰極とする電解めっきにより突起電極を形成することで、突起電極の幅が導体配線の裏面の幅よりも広く、かつ突起電極の側面と導体配線の裏面とが突起電極の裏面を経由して凸形状に滑らかに接続された形状をもたせることができ、突起電極と接着層との接着面積を拡大して配線基板に強固に接着させることができる。
上記構成の本発明の第1の構成の配線基板において、前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り形成された突起電極の幅が前記導体配線の裏面の幅よりも広く、かつ前記突起電極の側面と前記導体配線の裏面とが前記突起電極の裏面を経由して凸形状に滑らかに接続された形状を有することが好ましい。
また、前記絶縁性基材の表面に形成された接着層の厚みが、前記突起電極が表面に形成された前記導体配線の裏面と、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面および側面の一部が、前記接着層の表面から内部に向かって沈み込みこむ距離よりも厚いことが好ましい。
また、前記突起電極における前記突起電極の表面及び前記導体配線の両側の前記接着層上に形成された領域が、前記突起電極とは異なる一つ以上の材質から構成された第1の導電層で被覆されていることが好ましい。
また、前記突起電極における前記接着層の表面から内部に向かって沈み込んだ領域の側面が、前記第1の導電層を介して前記接着層と接着されていることが好ましい。
上記構成の本発明の第2の構成の配線基板において、前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成された突起電極の幅が前記導体配線の裏面の幅よりも広く、かつ前記突起電極の側面と前記導体配線の裏面とが前記突起電極の裏面を経由して凸形状に滑らかに接続された形状を有することが好ましい。
また、前記突起電極における前記突起電極の表面及び前記導体配線の両側の前記絶縁性基材上に形成された領域が、前記突起電極とは異なる一つ以上の材質から構成された第1の導電層で被覆されていることが好ましい。
また、前記突起電極における前記絶縁性基材の表面から内部に向かって沈み込んだ領域の側面が、前記第1の導電層を介して前記絶縁性基材と接着されていることが好ましい。
本発明の半導体装置は、上記いずれかの構成の配線基板と、前記配線基板上に搭載された半導体チップとを備え、前記半導体チップの電極パッドと前記配線基板に形成された突起電極とが電気的に接続されている。
この構成において、前記電極パッドの表面に前記電極パッドとは異なる一つ以上の材質から構成される第2の導電層を備えることが好ましい。
上記構成の本発明の配線基板の製造方法において、前記導体配線を陰極とする電解めっきにより前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り突起電極を形成する工程の後に、前記突起電極の表面及び前記突起電極における前記導体配線の両側の前記接着層上に形成された領域を、前記突起電極とは異なる一つ以上の材質から構成される導電層で被覆する工程を備え、前記導電層で被覆した突起電極を上面から加熱加圧し、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面と側面の一部を、前記接着層の表面から内部に向かって沈み込ませ前記導電層を介して前記接着層と接着することが好ましい。
上記構成の本発明の半導体装置の製造方法において、前記半導体チップの裏面から加熱加圧する工程と同時に超音波振動を加えることが好ましい。
以下、本発明の実施形態について図面を参照しながら説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態における配線基板1を示す平面図であり、図2は図1のA−A’断面図である。
図1、図2において、2は絶縁性基材、3は絶縁性基材2の表面に形成された接着層、4は接着層3上に形成された導体配線である。導体配線4の先端部の長手方向を横切って、導体配線4の両側の接着層3上の領域に亘り突起電極5が形成されている。突起電極5が表面に形成された領域の導体配線4の裏面と、突起電極5における導体配線4の両側の接着層3上に形成された領域の裏面および側面の一部が、接着層3の表面から内部に向かって沈み込み接着層3と接着されている。
ここで、絶縁性基材2としては厚み12μmから40μm程度のポリイミド等からなるフレキシブルテープを用いる。絶縁性基材2上の接着層3はエポキシ等からなり、厚み3μm〜10μm程度である。導体配線4は、厚み9μm〜18μm程度のCu箔をウエットエッチングによりパターンニングして形成する。ウエットエッチングにより導体配線4を形成した場合、導体配線4の上部から下方及び横方向に向かってエッチングが進行するため、導体配線4の断面形状は図2に示すようにテーパー形状となる。突起電極5は電解Cuめっきにて形成し、導体配線4と突起電極5の幅と高さは絶縁性と加工精度、機械的強度から決定する。例えば導体配線4のピッチが40μmの場合、厚み9μmのCu箔を用いて導体配線4の下部の幅が15μmになるようにウエットエッチングする。この場合、導体配線4の上部の幅はおよそ8μm程度になる。突起電極5は、導体配線4上に電解銅めっきにより厚み8μm、幅20μm程度に形成する。
絶縁性基材2の表面に形成された接着層3の厚みは、突起電極5が表面に形成された導体配線4の裏面と、突起電極5における導体配線4の両側の接着層3上に形成された領域の裏面および側面の一部が、接着層3の表面から内部に向かって沈み込みこむ距離よりも厚く形成することが望ましい。
なお、ここでは突起電極5の材料としてCuを用いているが、導電性を持つ材料として、AuやNi、In等を用いても良い。
また、絶縁性基材2の表面に接着層3が形成されている構成に代えて、絶縁性基材2の少なくとも表面が接着性を備えている構成とすることもできる。以下の実施形態においても同様である。
以上のように、本発明の第1の実施形態によれば、突起電極5が表面に形成された領域の導体配線4の裏面と、突起電極5における導体配線4の両側の接着層3上に形成された領域の裏面および側面の一部が、接着層3の表面から内部に向かって沈み込み接着層3と接着されているため、導体配線4の裏面のみが接着層3に接着している場合よりも導体配線4と接着層3との接着強度を向上することができる。
(第2の実施形態)
本発明の第2の実施形態における配線基板の一例は、上述の図2の断面図に示した構成を有する。
図2の断面図において、導体配線4の長手方向を横切って導体配線4の両側の接着層3上の領域に亘り形成された突起電極5の幅が導体配線の裏面の幅4よりも広く、かつ突起電極5の側面と導体配線4の裏面とが突起電極5の裏面を経由して凸形状に滑らかに接続された形状を有している。突起電極5の裏面と側面の一部は、接着層3の表面から内部に向かって沈み込み接着層3と接着されている。
この第2の実施形態によれば、突起電極5の側面と接着層3の間に間隙を生じずに、突起電極5の裏面と側面が連続して接着層3に密着しているため、突起電極5と接着層3の接着強度を向上させることができる。
(第3の実施形態)
図3は、本発明の第3の実施形態における配線基板1を示す断面図である。図3において、2は絶縁性基材、3は接着層、4は導体配線、5は突起電極であり、これらは第1の実施形態と同一である。6は突起電極5を被覆する第1の導電層であり、第1の導電層6を介して、突起電極5の裏面及び側面と接着層3とが接着されている。
ここで第1の導電層6として、例えばAuを電解めっきにより0.3μm〜2μm程度の厚みに形成する。また、第1の導電層6のバリア性や材料を勘案し、Auを0.5μm程度の厚みに形成する。また、第1の導電層6は複数の材料からなる構成でも良く、例えば下層を1μm程度のNi、表層を0.5μm程度のAuとしても良い。また、電解めっきの替わりに無電解めっきによって第1の導電層6を形成しても良い。
この第3の実施形態によれば、第1の導電層6を介して、突起電極5の裏面及び側面と接着層3が接着されているため、第1の導電層6がバリアとなり、突起電極5の材料が接着層3へ拡散することが防止され、配線基板1の絶縁信頼性を向上することができる。
(第4の実施形態)
図4は、本発明の第4の実施形態による半導体装置を示す断面図である。図4において、配線基板1は第3の実施形態と同一であり、絶縁性基材2、接着層3、導体配線4、突起電極5、および第1の導電層6から構成されている。7は配線基板1にフェイスダウン実装された半導体素子であり、半導体素子7上には電極パッド8及び電極パッドの表面を被覆する第2の導電層9が形成されており突起電極5と第1の導電層6を介して接合されている。
電極パッド8の表面を被覆する第2の導電層9は、例えば電解Auめっきや無電解Ni/Auめっき等により形成する。一実施例としては、無電解Niめっきを4μm形成した上に、無電解Auめっきを0.1μm程度形成した。
この本発明の第4の実施形態によれば、突起電極5が表面に形成された領域の導体配線4の裏面と、突起電極5における導体配線4の両側の接着層3上に形成された領域の裏面と側面の一部が、接着層3の表面から内部に向かって沈み込み接着層3と接着されているため、導体配線4の裏面のみが接着層3に接着している場合に比べて、導体配線4と接着層3との接着強度が向上する。そのため、半導体素子7をフェイスダウン実装した後の熱的な応力やTAB工法の特徴であるリール・ツー・リール搬送時の配線基板1の曲げ等による機械的な応力により、導体配線4や突起電極5が配線基板1から剥離することが抑制される。
(第5の実施形態)
本発明の第5の実施形態における配線基板の製造方法について、図面を参照しながら説明する。図5〜図9は、図1〜図3に示した配線基板1を製造する工程を工程順に示す。
図1〜図3に示した配線基板1と同一の構成要素については同一の参照番号を付して説明の繰返しを省略する。
図5は、配線基板1を製造する工程の途中における図1のA−A’線に沿った断面図であり、接着層3と接着されたCu箔10が示される。図6は平面図であり、11は配線基板1上の全面に形成されたレジスト、12はレジスト11の開口部を示す。開口部12は、複数の導体配線4にまたがって開口している。図7(a)〜(c)、および図8は、図5と同様の位置における断面図である。図9も同様の位置における製造途中の配線基板を示す断面図であるが、図9には、加熱ツール13、およびステージ14も示される。
まず図5(a)に示すように、絶縁性基材2とCu箔10が接着層3により接着された積層基材を準備する。
次に図5(b)に示すように、Cu箔10をウエットエッチングして導体配線4を形成する。このとき、導体配線4の上部から下方及び横方向に向かってエッチングが進行するため、導体配線4の断面形状は図示されるようにテーパー形状となる。
次に図6に示すように、導体配線4を形成した配線基板1上の全面にレジスト11を形成し、レジスト11をパターンニングして複数の導体配線4にまたがる開口部12を設ける。導体配線4を陰極とする電解Cuめっき行うことで、開口部12から露出する導体配線4にCuめっきが析出し、図7に示すように突起電極5が形成される。
図7は、導体配線4を陰極として電解Cuめっきを行った場合に導体配線4の周囲にめっきが析出する状態を、時間経過に沿って(a)、(b)、(c)の順に示し、それぞれの突起電極の形状を5a、5b、5で示す。
電解Cuめっきプロセスにおいては、めっき液中のCuイオンが陰極である導体配線4から供給される電子と結合し、導体配線4の表面にめっきが析出する。このとき導体配線4の上部でCuイオンが消費されるため、導体配線4の下部ではめっき液中のCuイオン濃度が減少するため、導体配線4の上部のめっき厚が厚く、導体配線4の下部のめっき厚は薄く析出する。このため、導体配線4の断面形状がテーパー状であっても、図7(a)、(b)、(c)に示すように、導体配線4の周囲に析出する突起電極5は、突起電極5の側面と導体配線4の裏面とが突起電極5の裏面を経由して凸形状に滑らかに接続された形状に形成される。
次に図8に示すように、突起電極5の表面を突起電極5とは異なる金属により被覆し、第1の導電層6を形成する。
次に図9に示すように、ステージ14上に配線基板1を載置し、加熱ツール13によって突起電極5の表面を上面から加熱加圧し、導体配線4の裏面と突起電極5の裏面および側面の一部を、接着層3の表面から内部に向かって沈み込ませることで接着層3を溶融させて、第1の導電層6を介して突起電極5と接着させる。接着層3がエポキシ系の場合、加熱ツール13の温度は200℃〜300℃とする。この際ステージ14も加熱することで、短期間に接着層3を溶融接着させることができる。
この本発明の第5の実施形態によれば、導体配線4を陰極とする電解めっきにより導体配線4の周囲に突起電極を形成するため、導体配線4の断面形状がテーパー状であっても、導体配線4の周囲に析出する突起電極5は、突起電極5の側面と導体配線4の裏面とが突起電極5の裏面を経由して凸形状に滑らかに接続された形状に形成される。このため、突起電極5の裏面と側面の一部を接着層3の表面から内部に向かって沈み込ませて接着層3と接着する際に、突起電極5の側面と接着層3の間に間隙を生じずに突起電極5の裏面と側面が連続して接着層3に密着し、突起電極5と接着層3の接着強度を向上させることができる。
また、突起電極5の表面に第1の導電層6を形成した後に、突起電極5の表面を上面から加熱加圧し突起電極5の裏面と側面の一部を第1の導電層6を介して接着層3の表面から内部に向かって沈み込ませ接着するため、第1の導電層6がバリアとなり、突起電極5の材料が接着層3へ拡散することが防止され、配線基板1の絶縁信頼性を向上することができる。
(第6の実施形態)
本発明の第6の実施形態における半導体装置の製造方法について、図面を参照しながら説明する。
まず図10に示す配線基板1を準備する。図10に示す配線基板1は図8と同一であり、上述の第5の実施形態における配線基板の製造方法により図5〜図7の工程を経て製造する。
次に図11に示すように、ステージ14上に配線基板1を載置し、配線基板1の上に、電極パッド8、及び電極パッド8の表面を被覆する第2の導電層9が形成された半導体素子7を載置する。次に、加熱ツール13によって半導体素子7の裏面を上面から加熱加圧し、電極パッド8上の第2の導電層9と突起電極5上の第1の導電層6とを接合すると同時に、導体配線4の裏面と突起電極5の裏面と側面の一部を接着層3の表面から内部に向かって沈み込ませることで、接着層3を溶融させて第1の導電層6を介して突起電極5と接着する。
なお、半導体チップの裏面から加熱加圧すると同時に超音波振幅を加えることで、第1の導電層6と第2の導電層9を短時間に接合することができる。
この本発明の第6の実施形態によれば、半導体素子7をフェイスダウン実装すると同時に、突起電極5の裏面と側面の一部を接着層3の表面から内部に向かって沈み込ませ接着層3と接着することで、半導体装置の製造時間を短縮することができる。
本発明の配線基板は、導体配線の配線ピッチが狭くなっても導体配線と接着層との密着強度を確保することができるため、例えばTAB用途などの半導体装置に用いる配線基板として有用である。
本発明の第1および第2の実施形態における配線基板を示す平面図 同配線基板のA−A’断面を示す断面図 本発明の第3の実施形態における配線基板を示す断面図 本発明の第4の実施形態における半導体装置を示す断面図 本発明の第5の実施形態における配線基板の製造方法を示す断面図 同製造方法を示す平面図 同製造方法を示す断面図 同製造方法を示す断面図 同製造方法を示す断面図 本発明の第6の実施形態における半導体装置の製造方法を示す断面図 同製造方法を示す断面図 従来例の配線基板を示す平面図 同配線基板のB−B’断面を示す断面図 従来例の配線基板を用いた半導体装置を示す断面図
符号の説明
1、21 配線基板
2、22 絶縁性基材
3 接着層
4、23 導体配線
5、5a、5b、24 突起電極
6、25 第1の導電層
7、26 半導体素子
8、27 電極パッド
9、28 第2の導電層
10 Cu箔
11 レジスト
12 開口部
13 加熱ツール
14 ステージ

Claims (15)

  1. 絶縁性基材と、
    前記絶縁性基材の表面に形成された接着層と、
    前記接着層の表面に形成された導体配線と、
    前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り形成された突起電極とを備えた配線基板において、
    前記突起電極が表面に形成された領域の前記導体配線の裏面と、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面および側面の一部が、前記接着層の表面から内部に向かって沈み込み前記接着層と接着されていることを特徴とする配線基板。
  2. 前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り形成された突起電極の幅が前記導体配線の裏面の幅よりも広く、かつ前記突起電極の側面と前記導体配線の裏面とが前記突起電極の裏面を経由して凸形状に滑らかに接続された形状を有する請求項1に記載の配線基板。
  3. 前記絶縁性基材の表面に形成された接着層の厚みが、前記突起電極が表面に形成された前記導体配線の裏面と、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面および側面の一部が、前記接着層の表面から内部に向かって沈み込みこむ距離よりも厚い請求項1または2に記載の配線基板。
  4. 前記突起電極における前記突起電極の表面及び前記導体配線の両側の前記接着層上に形成された領域が、前記突起電極とは異なる一つ以上の材質から構成された第1の導電層で被覆されている請求項1〜3のいずれか1項に記載の配線基板。
  5. 前記突起電極における前記接着層の表面から内部に向かって沈み込んだ領域の側面が、前記第1の導電層を介して前記接着層と接着されている請求項4に記載の配線基板。
  6. 少なくとも表面が接着性を有する絶縁性基材と、
    前記絶縁性基材の表面に形成された導体配線と、
    前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成された突起電極とを備えた配線基板において、
    前記突起電極が表面に形成された領域の前記導体配線の裏面と、前記突起電極における前記導体配線の両側の前記絶縁性基材上に形成された領域の裏面および側面の一部が、前記絶縁性基材の表面から内部に向かって沈み込み前記絶縁性基材と接着されていることを特徴とする配線基板。
  7. 前記導体配線の長手方向を横切って前記導体配線の両側の前記絶縁性基材上の領域に亘り形成された突起電極の幅が前記導体配線の裏面の幅よりも広く、かつ前記突起電極の側面と前記導体配線の裏面とが前記突起電極の裏面を経由して凸形状に滑らかに接続された形状を有する請求項6に記載の配線基板。
  8. 前記突起電極における前記突起電極の表面及び前記導体配線の両側の前記絶縁性基材上に形成された領域が、前記突起電極とは異なる一つ以上の材質から構成された第1の導電層で被覆されている請求項6または7に記載の配線基板。
  9. 前記突起電極における前記絶縁性基材の表面から内部に向かって沈み込んだ領域の側面が、前記第1の導電層を介して前記絶縁性基材と接着されている請求項8に記載の配線基板。
  10. 請求項1〜9のいずれか1項に記載の配線基板と、前記配線基板上に搭載された半導体チップとを備え、前記半導体チップの電極パッドと前記配線基板に形成された突起電極とが電気的に接続された半導体装置。
  11. 前記電極パッドの表面に前記電極パッドとは異なる一つ以上の材質から構成される第2の導電層を備えた請求項10に記載の半導体装置。
  12. 絶縁性基材上に接着層を備え、前記接着層上に導体層が積層されている積層基材を準備する工程と、
    前記積層基材の表面の前記導体層をパターンニングして導体配線を形成する工程と、
    前記導体配線を陰極とする電解めっきにより前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り突起電極を形成する工程と、
    前記突起電極を上面から加熱加圧し、前記突起電極の下の前記導体配線の裏面と前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面と側面の一部を、前記接着層の表面から内部に向かって沈み込ませ前記接着層と接着する工程とを備えた配線基板の製造方法。
  13. 前記導体配線を陰極とする電解めっきにより前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り突起電極を形成する工程の後に、
    前記突起電極の表面及び前記突起電極における前記導体配線の両側の前記接着層上に形成された領域を、前記突起電極とは異なる一つ以上の材質から構成される導電層で被覆する工程を備え、
    前記導電層で被覆した突起電極を上面から加熱加圧し、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面と側面の一部を、前記接着層の表面から内部に向かって沈み込ませ前記導電層を介して前記接着層と接着する請求項12に記載の配線基板の製造方法。
  14. 絶縁性基材上に接着層を備え、前記接着層上に導体層が積層されている積層基材を準備する工程と、
    前記積層基材の表面の前記導体層をパターンニングして導体配線を形成する工程と、
    前記導体配線を陰極とする電解めっきにより前記導体配線の長手方向を横切って前記導体配線の両側の前記接着層上の領域に亘り、前記導体配線を陰極とする電解めっきにより突起電極を形成する工程と、
    前記突起電極の表面及び前記突起電極における前記導体配線の両側の前記接着層上に形成された領域を、前記突起電極とは異なる材質からなる導電層で被覆する工程と、
    前記突起電極と相対する位置に電極パッドを備えた半導体チップを準備する工程と、
    前記半導体チップの前記電極パッドと前記突起電極とを相対させ載置し、前記半導体チップの裏面から加熱加圧して前記電極パッドと前記突起電極の表面の導電層とを加熱圧着させると同時に、前記突起電極における前記導体配線の両側の前記接着層上に形成された領域の裏面と側面の一部を、前記接着層の表面から内部に向かって沈み込ませ前記導電層を介して前記接着層と接着する工程とを備えた半導体装置の製造方法。
  15. 前記半導体チップの裏面から加熱加圧する工程と同時に超音波振動を加える請求項14記載の半導体装置の製造方法。
JP2006143172A 2006-05-23 2006-05-23 配線基板及びその製造方法ならびに半導体装置 Expired - Fee Related JP4813255B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006143172A JP4813255B2 (ja) 2006-05-23 2006-05-23 配線基板及びその製造方法ならびに半導体装置
TW096113411A TW200802633A (en) 2006-05-23 2007-04-17 Wiring board and method for manufacturing the same, and semiconductor device
US11/742,159 US7847198B2 (en) 2006-05-23 2007-04-30 Wiring board and method for manufacturing the same, and semiconductor device
KR1020070047484A KR20070113112A (ko) 2006-05-23 2007-05-16 배선 기판, 그 제조 방법 및 반도체 장치
CNA2007101041992A CN101079407A (zh) 2006-05-23 2007-05-23 布线基板及其制造方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006143172A JP4813255B2 (ja) 2006-05-23 2006-05-23 配線基板及びその製造方法ならびに半導体装置

Publications (2)

Publication Number Publication Date
JP2007317740A true JP2007317740A (ja) 2007-12-06
JP4813255B2 JP4813255B2 (ja) 2011-11-09

Family

ID=38821062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006143172A Expired - Fee Related JP4813255B2 (ja) 2006-05-23 2006-05-23 配線基板及びその製造方法ならびに半導体装置

Country Status (5)

Country Link
US (1) US7847198B2 (ja)
JP (1) JP4813255B2 (ja)
KR (1) KR20070113112A (ja)
CN (1) CN101079407A (ja)
TW (1) TW200802633A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065115A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001875B1 (ko) * 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재
JP2012049504A (ja) * 2010-07-30 2012-03-08 Toyota Industries Corp 配線基板
US9627347B2 (en) * 2012-09-24 2017-04-18 National Institute Of Advanced Industrial Science And Technology Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus
JP5913063B2 (ja) * 2012-11-27 2016-04-27 日本特殊陶業株式会社 配線基板
TWI528517B (zh) * 2013-03-26 2016-04-01 威盛電子股份有限公司 線路基板、半導體封裝結構及線路基板製程
TWI488198B (zh) 2013-08-02 2015-06-11 Cyntec Co Ltd 多層線圈之製造方法
KR102040605B1 (ko) * 2015-07-15 2019-12-05 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9929115B2 (en) * 2016-02-05 2018-03-27 Taiwan Semiconductor Manufacturing Company Ltd. Device with optimized thermal characteristics
KR101818170B1 (ko) 2016-03-17 2018-01-12 주식회사 모다이노칩 코일 패턴 및 그 형성 방법, 이를 구비하는 칩 소자
DE102018114013A1 (de) * 2018-06-12 2019-12-12 Osram Opto Semiconductors Gmbh Verfahren zum fixieren eines halbleiterchips auf einer oberfläche, verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
KR102320158B1 (ko) * 2020-04-29 2021-11-01 엘지이노텍 주식회사 회로기판
KR102175534B1 (ko) * 2020-04-29 2020-11-06 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP2022133504A (ja) * 2021-03-02 2022-09-14 イビデン株式会社 プリント配線板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628090A (ja) * 1992-07-10 1994-02-04 Takaoka Electric Mfg Co Ltd Cpu入力装置
JPH06151505A (ja) * 1992-11-04 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH11340357A (ja) * 1998-05-28 1999-12-10 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2002043506A (ja) * 2000-07-31 2002-02-08 North:Kk 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2003249522A (ja) * 2003-03-27 2003-09-05 Hitachi Ltd 電子装置の製造方法
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2006128345A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296649A (en) * 1991-03-26 1994-03-22 The Furukawa Electric Co., Ltd. Solder-coated printed circuit board and method of manufacturing the same
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Necエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US6768064B2 (en) * 2001-07-10 2004-07-27 Fujikura Ltd. Multilayer wiring board assembly, multilayer wiring board assembly component and method of manufacture thereof
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
JP2003243455A (ja) 2002-02-20 2003-08-29 Seiko Epson Corp テープ、その製造方法、半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628090A (ja) * 1992-07-10 1994-02-04 Takaoka Electric Mfg Co Ltd Cpu入力装置
JPH06151505A (ja) * 1992-11-04 1994-05-31 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JPH11340357A (ja) * 1998-05-28 1999-12-10 Sumitomo Bakelite Co Ltd 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JP2002043506A (ja) * 2000-07-31 2002-02-08 North:Kk 配線回路基板とその製造方法と半導体集積回路装置とその製造方法
JP2003249522A (ja) * 2003-03-27 2003-09-05 Hitachi Ltd 電子装置の製造方法
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2006128345A (ja) * 2004-10-28 2006-05-18 Matsushita Electric Ind Co Ltd 多層フレキシブルプリント配線板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009065115A (ja) * 2008-05-12 2009-03-26 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
JP4696140B2 (ja) * 2008-05-12 2011-06-08 新光電気工業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
US7847198B2 (en) 2010-12-07
JP4813255B2 (ja) 2011-11-09
TW200802633A (en) 2008-01-01
US20070284738A1 (en) 2007-12-13
KR20070113112A (ko) 2007-11-28
CN101079407A (zh) 2007-11-28

Similar Documents

Publication Publication Date Title
JP4813255B2 (ja) 配線基板及びその製造方法ならびに半導体装置
JP5347222B2 (ja) 半導体装置の製造方法
US8797757B2 (en) Wiring substrate and manufacturing method thereof
JP4551321B2 (ja) 電子部品実装構造及びその製造方法
TWI401001B (zh) 電子元件嵌入式電路板的製造方法
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
JP4498378B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP3687610B2 (ja) 半導体装置、回路基板及び電子機器
JP2000068328A (ja) フリップチップ実装用配線基板
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP5705565B2 (ja) 実装構造体
JPH11135567A (ja) 異方性導電膜、半導体装置の製造方法
TWI624924B (zh) 具有嵌埋式元件及加強層之線路板及其製法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2000294675A (ja) チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP4619104B2 (ja) 半導体装置
JPH09246416A (ja) 半導体装置
US20080210457A1 (en) Tape carrier for semiconductor device and method for making same
JP5121857B2 (ja) 基板およびその製造方法、回路装置およびその製造方法
JP2015015265A (ja) 発光装置およびその製造方法
JP2001053116A (ja) 2層配線tabテープ及びその製造方法
JP2012204732A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110824

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140902

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees