JPH11340357A - 半導体搭載用基板とその製造方法及び半導体チップの実装方法 - Google Patents
半導体搭載用基板とその製造方法及び半導体チップの実装方法Info
- Publication number
- JPH11340357A JPH11340357A JP14795498A JP14795498A JPH11340357A JP H11340357 A JPH11340357 A JP H11340357A JP 14795498 A JP14795498 A JP 14795498A JP 14795498 A JP14795498 A JP 14795498A JP H11340357 A JPH11340357 A JP H11340357A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- insulating resin
- bump
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップをフリップチップ実装する半導
体搭載用基板において、電気的及び機械的な接続機構を
有する半導体搭載用基板を低コストで製造する方法並び
にその実装方法を提供する。 【解決手段】 縁層が加熱により軟化し接着性を発現す
る接着性絶縁樹脂から成り、前記絶縁層の半導体チップ
を実装する側の面に半導体チップと接続するバンプが形
成され、前記と反対側の面にはバンプ直下から外部接続
端子までを結ぶ配線パターンが形成された構造の半導体
搭載用基板であって、半導体チップを加熱加圧し半導体
搭載用基板に押し付けることで接着性絶縁樹脂が軟化し
導体端子が埋没貫通して電気的接続を果たすと伴に、接
着性絶縁樹脂により半導体チップは半導体搭載用基板に
固着し機械的接続を果たすことができる。
体搭載用基板において、電気的及び機械的な接続機構を
有する半導体搭載用基板を低コストで製造する方法並び
にその実装方法を提供する。 【解決手段】 縁層が加熱により軟化し接着性を発現す
る接着性絶縁樹脂から成り、前記絶縁層の半導体チップ
を実装する側の面に半導体チップと接続するバンプが形
成され、前記と反対側の面にはバンプ直下から外部接続
端子までを結ぶ配線パターンが形成された構造の半導体
搭載用基板であって、半導体チップを加熱加圧し半導体
搭載用基板に押し付けることで接着性絶縁樹脂が軟化し
導体端子が埋没貫通して電気的接続を果たすと伴に、接
着性絶縁樹脂により半導体チップは半導体搭載用基板に
固着し機械的接続を果たすことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップをフ
リップチップ接続により搭載する半導体搭載用基板及び
その製造方法、さらには半導体チップの実装方法に関す
るものである。
リップチップ接続により搭載する半導体搭載用基板及び
その製造方法、さらには半導体チップの実装方法に関す
るものである。
【０００２】
【従来の技術】近年の電子機器の高機能化並びに軽薄短
小化の要求に伴い、電子部品の高密度集積化さらには高
密度実装化が進んできており、これらの電子機器に使用
される半導体パッケージは従来にも増して益々小型化か
つ多ピン化が進んできている。
小化の要求に伴い、電子部品の高密度集積化さらには高
密度実装化が進んできており、これらの電子機器に使用
される半導体パッケージは従来にも増して益々小型化か
つ多ピン化が進んできている。
【０００３】半導体パッケージはその小型化に伴って、
従来のようなリードフレームを使用した形態のパッケー
ジでは小型化に限界がきているため、最近では回路基板
上にチップを実装したものとしてＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ
Ｐａｃｋａｇｅ）といったエリア実装型の新しいパッ
ケージ方式が提案されている。これらの半導体パッケー
ジにおいて、半導体チップの電極と従来型半導体パッケ
ージのリードフレームの機能を有する半導体搭載用基板
と呼ばれるプラスチックやセラミックス等各種絶縁材料
と導体配線で構成される基板の端子との電気的接続方法
として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらに
はＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られている
が、最近では半導体パッケージの小型化、薄型化に最も
適する構造としてポリイミドを絶縁樹脂に用いた半導体
搭載用基板にＦＣ接続方式で半導体チップを搭載したＢ
ＧＡやＣＳＰが盛んに提案されている。
従来のようなリードフレームを使用した形態のパッケー
ジでは小型化に限界がきているため、最近では回路基板
上にチップを実装したものとしてＢＧＡ（Ｂａｌｌ Ｇ
ｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ
Ｐａｃｋａｇｅ）といったエリア実装型の新しいパッ
ケージ方式が提案されている。これらの半導体パッケー
ジにおいて、半導体チップの電極と従来型半導体パッケ
ージのリードフレームの機能を有する半導体搭載用基板
と呼ばれるプラスチックやセラミックス等各種絶縁材料
と導体配線で構成される基板の端子との電気的接続方法
として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらに
はＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られている
が、最近では半導体パッケージの小型化、薄型化に最も
適する構造としてポリイミドを絶縁樹脂に用いた半導体
搭載用基板にＦＣ接続方式で半導体チップを搭載したＢ
ＧＡやＣＳＰが盛んに提案されている。
【０００４】これらのパッケージ構造の代表的な例を図
３及び図４に示す。まず、図３の構造のパッケージは、
通常、両面銅張り板をエッチングして表裏に配線パター
ン３５を形成し、レーザで絶縁樹脂３４に微小な貫通穴
を形成しこの穴にメッキを施すことで表裏を導通させた
構造の半導体搭載用基板に、予めバンプ３２が形成して
ある半導体チップ３１を実装した後、基板とチップの間
隙にアンダーフィル３３を充填し硬化して、さらに半田
ボール３７を実装して成る。また、図４の構造のパッケ
ージは、通常、片面銅張り板をエッチングして配線パタ
ーン４５を形成し、レーザもしくはケミカルエッチング
で絶縁樹脂４４に配線パターン４５が露出するように開
口部を形成することで表裏を導通させた構造の半導体搭
載用基板に、予めバンプが形成してある半導体チップ４
１を実装した後、基板とチップの間隙にアンダーフィル
４３を充填し硬化して、さらに半田ボールを実装して成
る。
３及び図４に示す。まず、図３の構造のパッケージは、
通常、両面銅張り板をエッチングして表裏に配線パター
ン３５を形成し、レーザで絶縁樹脂３４に微小な貫通穴
を形成しこの穴にメッキを施すことで表裏を導通させた
構造の半導体搭載用基板に、予めバンプ３２が形成して
ある半導体チップ３１を実装した後、基板とチップの間
隙にアンダーフィル３３を充填し硬化して、さらに半田
ボール３７を実装して成る。また、図４の構造のパッケ
ージは、通常、片面銅張り板をエッチングして配線パタ
ーン４５を形成し、レーザもしくはケミカルエッチング
で絶縁樹脂４４に配線パターン４５が露出するように開
口部を形成することで表裏を導通させた構造の半導体搭
載用基板に、予めバンプが形成してある半導体チップ４
１を実装した後、基板とチップの間隙にアンダーフィル
４３を充填し硬化して、さらに半田ボールを実装して成
る。
【０００５】これらに代表される構造のパッケージに共
通して、バンプ接続部分の耐湿信頼性を得るために半導
体チップと基板との間隙にアンダーフィルと呼ばれる絶
縁樹脂を充填してバンプ接続部分を封止する必要があ
り、このアンダーフィルを充填し硬化させる工程が複雑
で製造コストが高くなる問題がある。また、半導体搭載
用基板の表裏を電気的に導通させる必要から、絶縁樹脂
層を貫通する穴を形成しなければならず、これをレーザ
加工で行う場合はスループットが低いといったレーザの
欠点から製造コストが高くなる問題があり、またケミカ
ルエッチングで行う場合は薬液管理が難しく穴径安定性
に劣るといった品質面での問題とエッチング液の環境問
題がある。さらには、半導体チップの電極にメッキバン
プやスタッドバンプを形成する工程が複雑で生産性が低
く製造コストが高くなる問題もある。
通して、バンプ接続部分の耐湿信頼性を得るために半導
体チップと基板との間隙にアンダーフィルと呼ばれる絶
縁樹脂を充填してバンプ接続部分を封止する必要があ
り、このアンダーフィルを充填し硬化させる工程が複雑
で製造コストが高くなる問題がある。また、半導体搭載
用基板の表裏を電気的に導通させる必要から、絶縁樹脂
層を貫通する穴を形成しなければならず、これをレーザ
加工で行う場合はスループットが低いといったレーザの
欠点から製造コストが高くなる問題があり、またケミカ
ルエッチングで行う場合は薬液管理が難しく穴径安定性
に劣るといった品質面での問題とエッチング液の環境問
題がある。さらには、半導体チップの電極にメッキバン
プやスタッドバンプを形成する工程が複雑で生産性が低
く製造コストが高くなる問題もある。
【０００６】
【発明が解決しようとする課題】そこで本発明は、従来
のＦＣ接続方式で半導体チップを実装するＢＧＡやＣＳ
Ｐが有する上記の種々の問題を鑑みて鋭意研究をした結
果なされたものであり、半導体搭載用基板の製造コスト
の低減と半導体チップの実装コストの低減を同時に達成
することができる半導体搭載用基板の構造とその製造方
法並びに半導体チップの実装方法を提供することを目的
とする。
のＦＣ接続方式で半導体チップを実装するＢＧＡやＣＳ
Ｐが有する上記の種々の問題を鑑みて鋭意研究をした結
果なされたものであり、半導体搭載用基板の製造コスト
の低減と半導体チップの実装コストの低減を同時に達成
することができる半導体搭載用基板の構造とその製造方
法並びに半導体チップの実装方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体搭載用基板の構成は、半導体チッ
プをＦＣ接続方式で搭載する半導体搭載用基板におい
て、絶縁層が加熱により軟化し接着性を発現する接着性
絶縁樹脂から成り、前記絶縁層の半導体チップを実装す
る側の面に半導体チップと接続するバンプが形成され、
前記と反対側の面にはバンプ直下から外部接続端子まで
を結ぶ配線パターンが形成された構造となっている。
めに、本発明の半導体搭載用基板の構成は、半導体チッ
プをＦＣ接続方式で搭載する半導体搭載用基板におい
て、絶縁層が加熱により軟化し接着性を発現する接着性
絶縁樹脂から成り、前記絶縁層の半導体チップを実装す
る側の面に半導体チップと接続するバンプが形成され、
前記と反対側の面にはバンプ直下から外部接続端子まで
を結ぶ配線パターンが形成された構造となっている。
【０００８】また本発明の半導体搭載用基板の製造方法
は、加熱により軟化し接着性を発現する接着性絶縁樹脂
フィルムを形成する工程と、前記接着性絶縁樹脂フィル
ムの表面にバンプ及び配線パターンをアディティブ法に
より形成する工程と、少なくともバンプ表面にＡｕ、Ｎ
ｉ、Ａｕ／Ｎｉ、Ｓｎ、Ｐｂ−Ｓｎ、Ｉｎのいずれかを
無電解メッキにより形成する工程から成っている。
は、加熱により軟化し接着性を発現する接着性絶縁樹脂
フィルムを形成する工程と、前記接着性絶縁樹脂フィル
ムの表面にバンプ及び配線パターンをアディティブ法に
より形成する工程と、少なくともバンプ表面にＡｕ、Ｎ
ｉ、Ａｕ／Ｎｉ、Ｓｎ、Ｐｂ−Ｓｎ、Ｉｎのいずれかを
無電解メッキにより形成する工程から成っている。
【０００９】さらに、本発明の半導体搭載用基板に半導
体チップを実装する方法にあっては、半導体搭載用基板
のバンプと半導体チップの電極とを対向して位置合わせ
する工程と、半導体チップだけをその裏面から加熱しな
がら半導体搭載用基板に平行に押し付けバンプを接着性
絶縁樹脂に垂直に埋没貫通させバンプを介してチップ電
極と配線パターンを電気的に接続させると同時に半導体
チップを半導体搭載用基板に接着封止する工程から成っ
ている。
体チップを実装する方法にあっては、半導体搭載用基板
のバンプと半導体チップの電極とを対向して位置合わせ
する工程と、半導体チップだけをその裏面から加熱しな
がら半導体搭載用基板に平行に押し付けバンプを接着性
絶縁樹脂に垂直に埋没貫通させバンプを介してチップ電
極と配線パターンを電気的に接続させると同時に半導体
チップを半導体搭載用基板に接着封止する工程から成っ
ている。
【００１０】
【発明の実施の形態】以下に本発明を図面に基づき説明
する。図１の（ａ）から（ｄ）は本発明の半導体搭載用
基板を得るための製造方法の一例である。
する。図１の（ａ）から（ｄ）は本発明の半導体搭載用
基板を得るための製造方法の一例である。
【００１１】まず、接着性絶縁樹脂フィルム１１を形成
する。接着性絶縁樹脂フィルム１１は、例えば、キャリ
アフィルムに液状の接着性絶縁樹脂を均一に塗布し加熱
硬化させた後キャリアフィルムを剥離して得ることが出
来る（図１（ａ））。前記接着性絶縁樹脂フィルム１１
は半導体搭載用基板の製造工程で受ける各種低温の熱処
理においては軟化及び接着性を発現せず、半導体チップ
実装時の高温加熱で軟化して接着性を発現するものであ
って、熱可塑性樹脂、熱硬化性樹脂またはこれらを混合
した樹脂のいずれかから成る。具体的にはエポキシ系樹
脂、ポリアミド系樹脂、ポリイミド系樹脂、マレイミド
系樹脂、フッ素系樹脂、シリコーン系樹脂などの樹脂を
１種または複数種混合したものに、硬化剤や無機充填
剤、各種カップリング剤などを添加して成る。
する。接着性絶縁樹脂フィルム１１は、例えば、キャリ
アフィルムに液状の接着性絶縁樹脂を均一に塗布し加熱
硬化させた後キャリアフィルムを剥離して得ることが出
来る（図１（ａ））。前記接着性絶縁樹脂フィルム１１
は半導体搭載用基板の製造工程で受ける各種低温の熱処
理においては軟化及び接着性を発現せず、半導体チップ
実装時の高温加熱で軟化して接着性を発現するものであ
って、熱可塑性樹脂、熱硬化性樹脂またはこれらを混合
した樹脂のいずれかから成る。具体的にはエポキシ系樹
脂、ポリアミド系樹脂、ポリイミド系樹脂、マレイミド
系樹脂、フッ素系樹脂、シリコーン系樹脂などの樹脂を
１種または複数種混合したものに、硬化剤や無機充填
剤、各種カップリング剤などを添加して成る。
【００１２】次いで接着性絶縁樹脂フィルム１１の表面
にアディティブ法を用いて、無電解銅メッキで片面にバ
ンプ１４を形成し、反対面には配線パターン１５を形成
する（図１（ｂ））。バンプ１４は半導体チップの電極
に対向する位置に形成し、配線パターン１５は少なくと
も前記バンプ１４の直下にバンプ１４が接続するランド
を含んだ形状で形成する。また、バンプ１４の高さは接
着性絶縁樹脂フィルム１１の厚さの０．７〜１．５倍の
範囲になるよう形成することが好ましい。バンプ１４の
高さが接着性絶縁樹脂フィルム１１の厚さの０．７倍よ
りも低いと、半導体チップを加熱圧着により実装する時
にバンプ１４が接着性絶縁樹脂フィルム１１を貫通する
ことが難しくなり、配線パターン１５との導通が得られ
なくなる。また、１．５倍よりも高いと、半導体チップ
を加熱圧着により実装する時にバンプが柱となって半導
体チップと接着性絶縁樹脂フィルム１１に間隙ができ易
くなり半導体チップを十分に接着封止することができず
耐湿性に劣り電気的信頼性が低下する。また前述の関係
が１．５倍より大きいと同じく後述の半導体チップの実
装においてバンプ１４が接着性絶縁樹脂フィルム１１を
貫通しきれず導通が得られないといった問題を生じ易く
なる。
にアディティブ法を用いて、無電解銅メッキで片面にバ
ンプ１４を形成し、反対面には配線パターン１５を形成
する（図１（ｂ））。バンプ１４は半導体チップの電極
に対向する位置に形成し、配線パターン１５は少なくと
も前記バンプ１４の直下にバンプ１４が接続するランド
を含んだ形状で形成する。また、バンプ１４の高さは接
着性絶縁樹脂フィルム１１の厚さの０．７〜１．５倍の
範囲になるよう形成することが好ましい。バンプ１４の
高さが接着性絶縁樹脂フィルム１１の厚さの０．７倍よ
りも低いと、半導体チップを加熱圧着により実装する時
にバンプ１４が接着性絶縁樹脂フィルム１１を貫通する
ことが難しくなり、配線パターン１５との導通が得られ
なくなる。また、１．５倍よりも高いと、半導体チップ
を加熱圧着により実装する時にバンプが柱となって半導
体チップと接着性絶縁樹脂フィルム１１に間隙ができ易
くなり半導体チップを十分に接着封止することができず
耐湿性に劣り電気的信頼性が低下する。また前述の関係
が１．５倍より大きいと同じく後述の半導体チップの実
装においてバンプ１４が接着性絶縁樹脂フィルム１１を
貫通しきれず導通が得られないといった問題を生じ易く
なる。
【００１３】次いでメッキレジスト１３を剥離して、配
線パターン１５が形成されている面にソルダーレジスト
１７を施し、パッド露出部１６を形成する（図１
（ｃ））。通常、ソルダーレジストは液状のポリイミド
系樹脂やエポキシ系樹脂を使用し、これらをコーティン
グやスクリーン印刷で基板表面に塗布し硬化してレジス
ト層を形成する。また、パッド露出部はレジストが非感
光性タイプの場合はレーザまたはケミカルエッチングに
よりレジストを除去して形成するが、品質及び作業環境
の点でレーザを用いたほうが好ましい。また、レジスト
が感光性タイプの場合はレジスト塗布後にプリキュア、
露光、レジスト現像、ポストキュアの工程を経て形成す
る。
線パターン１５が形成されている面にソルダーレジスト
１７を施し、パッド露出部１６を形成する（図１
（ｃ））。通常、ソルダーレジストは液状のポリイミド
系樹脂やエポキシ系樹脂を使用し、これらをコーティン
グやスクリーン印刷で基板表面に塗布し硬化してレジス
ト層を形成する。また、パッド露出部はレジストが非感
光性タイプの場合はレーザまたはケミカルエッチングに
よりレジストを除去して形成するが、品質及び作業環境
の点でレーザを用いたほうが好ましい。また、レジスト
が感光性タイプの場合はレジスト塗布後にプリキュア、
露光、レジスト現像、ポストキュアの工程を経て形成す
る。
【００１４】次いでバンプ１４並びにパッド露出部１６
に電気的接続性能を高める目的で表面処理１８を施す
（図１（ｄ））。通常はＡｕ、Ｎｉ、Ｐｄ、Ｐｂ、Ｓ
ｎ、Ｉｎなどの金属及び合金をメッキする。製造コスト
面からは両面同時に無電解メッキを行うことが望ましい
が、目的によっては片面ずつ異なるメッキを施しても良
い。以上のようにして、本発明の半導体搭載用基板を得
ることができる。
に電気的接続性能を高める目的で表面処理１８を施す
（図１（ｄ））。通常はＡｕ、Ｎｉ、Ｐｄ、Ｐｂ、Ｓ
ｎ、Ｉｎなどの金属及び合金をメッキする。製造コスト
面からは両面同時に無電解メッキを行うことが望ましい
が、目的によっては片面ずつ異なるメッキを施しても良
い。以上のようにして、本発明の半導体搭載用基板を得
ることができる。
【００１５】図２の（ａ）、（ｂ）は本発明の半導体搭
載用基板に半導体チップを実装する方法の一例である。
載用基板に半導体チップを実装する方法の一例である。
【００１６】まず本発明による半導体搭載用基板２１を
ボンディング装置の基板受け台２７の所定の位置に置
く。次いでチップ吸着機構を有した加熱加圧ツール２６
に半導体チップ２４を吸着し、半導体搭載用基板２１と
半導体チップ２４に予め形成されてある位置決めマーク
を画像認識装置により読み取り、バンプ２３と電極２５
を対向させ正確に位置合わせする。前記位置合わせと同
時に半導体チップ２４を加熱加圧ツール２６を介し所定
の温度に加熱する（図３（ａ））。必要であれば基板受
け台２７にヒーターを内蔵させ半導体搭載用基板２１を
加熱しておいて接着性絶縁樹脂２２を予め軟化させてお
いてもよい。さらに、バンプ２３と電極２５の表面処理
材料の組み合わせによっては超音波を併用しより高い電
気的接続性を得ることも可能である。
ボンディング装置の基板受け台２７の所定の位置に置
く。次いでチップ吸着機構を有した加熱加圧ツール２６
に半導体チップ２４を吸着し、半導体搭載用基板２１と
半導体チップ２４に予め形成されてある位置決めマーク
を画像認識装置により読み取り、バンプ２３と電極２５
を対向させ正確に位置合わせする。前記位置合わせと同
時に半導体チップ２４を加熱加圧ツール２６を介し所定
の温度に加熱する（図３（ａ））。必要であれば基板受
け台２７にヒーターを内蔵させ半導体搭載用基板２１を
加熱しておいて接着性絶縁樹脂２２を予め軟化させてお
いてもよい。さらに、バンプ２３と電極２５の表面処理
材料の組み合わせによっては超音波を併用しより高い電
気的接続性を得ることも可能である。
【００１７】次いで加熱加圧ツール２６を降下させ半導
体チップ２４を半導体搭載用基板２１に所定の圧力で平
行に押し付ける。バンプ２３と電極２５が接触した時点
で半導体チップ２４の熱がバンプ２３を介して接着性絶
縁樹脂２２に伝達しこれを軟化すると同時に、バンプ２
３は接着性絶縁樹脂２２に埋没貫通し、その底部が半導
体搭載用基板２１の配線パターンに接続される。さらに
所定の時間だけ加熱加圧を維持することで半導体チップ
２４と半導体搭載用基板２１は接着性絶縁樹脂２２によ
って接着封止される（図３（ｂ））。以上のようにし
て、半導体チップ２４は半導体搭載用基板２２に電気的
かつ機械的に実装される。
体チップ２４を半導体搭載用基板２１に所定の圧力で平
行に押し付ける。バンプ２３と電極２５が接触した時点
で半導体チップ２４の熱がバンプ２３を介して接着性絶
縁樹脂２２に伝達しこれを軟化すると同時に、バンプ２
３は接着性絶縁樹脂２２に埋没貫通し、その底部が半導
体搭載用基板２１の配線パターンに接続される。さらに
所定の時間だけ加熱加圧を維持することで半導体チップ
２４と半導体搭載用基板２１は接着性絶縁樹脂２２によ
って接着封止される（図３（ｂ））。以上のようにし
て、半導体チップ２４は半導体搭載用基板２２に電気的
かつ機械的に実装される。
【００１８】上記で半導体チップ２４を実装した後、半
田ボールを実装して本発明による半導体パッケージを得
ることができる。（図３（ｃ））。
田ボールを実装して本発明による半導体パッケージを得
ることができる。（図３（ｃ））。
【００１９】
【実施例】（実施例１）表面に離型処理が施されている
厚さ１８０μｍのＰＥＴフィルムをキャリアフィルムに
用い、前記キャリアフィルム上にガラス転移点温度が１
５０度の熱可塑性のシリコーン変成ポリイミド樹脂を連
続して均一に流延塗布し乾燥した後、キャリアフィルム
を剥離して厚さ２５μｍの接着性絶縁樹脂フィルムを得
た。
厚さ１８０μｍのＰＥＴフィルムをキャリアフィルムに
用い、前記キャリアフィルム上にガラス転移点温度が１
５０度の熱可塑性のシリコーン変成ポリイミド樹脂を連
続して均一に流延塗布し乾燥した後、キャリアフィルム
を剥離して厚さ２５μｍの接着性絶縁樹脂フィルムを得
た。
【００２０】前記接着性絶縁樹脂フィルムに、メッキ触
媒付与、感光性メッキレジストを形成し、マスク露光、
メッキレジスト現像、無電解銅メッキ、メッキレジスト
剥離の工程を経て、片面に半導体チップの電極と対向す
るように径６０μｍで高さ２５μｍのバンプを形成し、
反対面には前記バンプの直下から半田ボール実装位置ま
での配線パターンを形成した。なお、配線パターン配線
パターンのバンプと接続する部分は位置ズレを考慮して
径８０μｍで形成した。次いで配線パターン上にソルダ
ーレジストとして熱硬化性ポリイミド樹脂（自社製）を
塗布乾燥し配線パターン上で厚さ５μｍのレジスト膜を
得た。半田ボール実装用のパッドは炭酸ガスレーザによ
り上記ポリイミド樹脂層を除去して形成した。最後に無
電解Ｎｉメッキと続けて無電解Ａｕメッキを両面同時に
行い、バンプとパッドのそれぞれにＮｉ１μｍ、Ａｕ
０．５μｍを形成し、本発明の半導体搭載用基板を得
た。
媒付与、感光性メッキレジストを形成し、マスク露光、
メッキレジスト現像、無電解銅メッキ、メッキレジスト
剥離の工程を経て、片面に半導体チップの電極と対向す
るように径６０μｍで高さ２５μｍのバンプを形成し、
反対面には前記バンプの直下から半田ボール実装位置ま
での配線パターンを形成した。なお、配線パターン配線
パターンのバンプと接続する部分は位置ズレを考慮して
径８０μｍで形成した。次いで配線パターン上にソルダ
ーレジストとして熱硬化性ポリイミド樹脂（自社製）を
塗布乾燥し配線パターン上で厚さ５μｍのレジスト膜を
得た。半田ボール実装用のパッドは炭酸ガスレーザによ
り上記ポリイミド樹脂層を除去して形成した。最後に無
電解Ｎｉメッキと続けて無電解Ａｕメッキを両面同時に
行い、バンプとパッドのそれぞれにＮｉ１μｍ、Ａｕ
０．５μｍを形成し、本発明の半導体搭載用基板を得
た。
【００２１】次に、加熱加圧ツールに半導体チップを吸
着させ、上記の半導体搭載用基板のバンプと半導体チッ
プの電極が対向するように位置決めし、半導体チップを
２６０度に加熱しながら１０kgf/cm2 の圧力で加圧して
バンプを接着性絶縁樹脂層に埋没貫通させ、半導体チッ
プが接着性絶縁樹脂層に接した後も２０秒間加熱加圧を
維持した。
着させ、上記の半導体搭載用基板のバンプと半導体チッ
プの電極が対向するように位置決めし、半導体チップを
２６０度に加熱しながら１０kgf/cm2 の圧力で加圧して
バンプを接着性絶縁樹脂層に埋没貫通させ、半導体チッ
プが接着性絶縁樹脂層に接した後も２０秒間加熱加圧を
維持した。
【００２２】上記で実装された半導体チップの電極と半
導体搭載用基板の配線パターン間は接着性絶縁樹脂によ
り機械的にバンプを介して接続され導通抵抗は１０Ω以
下であった。また、半導体チップと接着性絶縁樹脂との
接着強度は１kgf/cm2以上であった。
導体搭載用基板の配線パターン間は接着性絶縁樹脂によ
り機械的にバンプを介して接続され導通抵抗は１０Ω以
下であった。また、半導体チップと接着性絶縁樹脂との
接着強度は１kgf/cm2以上であった。
【００２３】（実施例２）表面に離型処理が施されてい
る厚さ１００μｍのＰＥＴフィルムをキャリアフィルム
に用い、前記キャリアフィルムにガラス転移点温度が１
４０度の熱可塑性のシリコーン変成ポリイミド樹脂を連
続して均一に流延塗布し乾燥した後、キャリアフィルム
を剥離して厚さ１８μｍの接着性絶縁樹脂フィルムを得
た。
る厚さ１００μｍのＰＥＴフィルムをキャリアフィルム
に用い、前記キャリアフィルムにガラス転移点温度が１
４０度の熱可塑性のシリコーン変成ポリイミド樹脂を連
続して均一に流延塗布し乾燥した後、キャリアフィルム
を剥離して厚さ１８μｍの接着性絶縁樹脂フィルムを得
た。
【００２４】前記接着性絶縁樹脂フィルムに、メッキ触
媒付与、感光性メッキレジストを形成し、マスク露光、
メッキレジスト現像、無電解銅メッキ、メッキレジスト
剥離の工程を経て、片面に半導体チップの電極と対向す
るように径８０μｍで高さ２５μｍのバンプを形成し、
反対面には前記バンプの直下から半田ボール実装位置ま
での配線パターンを形成した。なお、配線パターンのバ
ンプと接続する部分は位置ズレを考慮してφ１００μｍ
で形成した。次いで配線パターン上にソルダーレジスト
として感光性レジスト（太陽インキ製ＰＳＲ９０００）
をスクリーン印刷、プリキュア、半田ボール実装用パッ
ドのマスク露光、レジスト現像、ポストキュアの工程を
経て配線パターン上で厚さ５μｍのレジスト膜を形成し
た。次いで、配線パターン側の面にメッキマスクを施
し、バンプに無電解半田メッキを行い共晶半田１０μｍ
を形成した。次いで、バンプ側の面にメッキマスクを施
し、パッドに無電解Ｎｉメッキと続けて無電解Ａｕメッ
キを行いＮｉ１μｍ、Ａｕ０．５μｍを形成し、本発明
の半導体搭載用基板を得た。
媒付与、感光性メッキレジストを形成し、マスク露光、
メッキレジスト現像、無電解銅メッキ、メッキレジスト
剥離の工程を経て、片面に半導体チップの電極と対向す
るように径８０μｍで高さ２５μｍのバンプを形成し、
反対面には前記バンプの直下から半田ボール実装位置ま
での配線パターンを形成した。なお、配線パターンのバ
ンプと接続する部分は位置ズレを考慮してφ１００μｍ
で形成した。次いで配線パターン上にソルダーレジスト
として感光性レジスト（太陽インキ製ＰＳＲ９０００）
をスクリーン印刷、プリキュア、半田ボール実装用パッ
ドのマスク露光、レジスト現像、ポストキュアの工程を
経て配線パターン上で厚さ５μｍのレジスト膜を形成し
た。次いで、配線パターン側の面にメッキマスクを施
し、バンプに無電解半田メッキを行い共晶半田１０μｍ
を形成した。次いで、バンプ側の面にメッキマスクを施
し、パッドに無電解Ｎｉメッキと続けて無電解Ａｕメッ
キを行いＮｉ１μｍ、Ａｕ０．５μｍを形成し、本発明
の半導体搭載用基板を得た。
【００２５】次に、加熱加圧ツールに半導体チップを吸
着させ、上記の半導体搭載用基板のバンプと半導体チッ
プの電極が対向するように位置決めし、半導体チップを
２４０度に加熱しながら５kgf/cm2 の圧力で加圧してバ
ンプを接着性絶縁樹脂層に埋没貫通させ、半導体チップ
が接着性絶縁樹脂層に接した後も３０秒間加熱加圧を維
持した。
着させ、上記の半導体搭載用基板のバンプと半導体チッ
プの電極が対向するように位置決めし、半導体チップを
２４０度に加熱しながら５kgf/cm2 の圧力で加圧してバ
ンプを接着性絶縁樹脂層に埋没貫通させ、半導体チップ
が接着性絶縁樹脂層に接した後も３０秒間加熱加圧を維
持した。
【００２６】上記で実装された半導体チップの電極と半
導体搭載用基板の配線パターン間は接着性絶縁樹脂によ
り機械的にバンプを介して接続されるとともにバンプ表
面の半田が溶融し電極なびに配線パターンと接合され導
通抵抗は１Ω以下であった。また、半導体チップと接着
性絶縁樹脂との接着強度は１kgf/cm2以上であった。
導体搭載用基板の配線パターン間は接着性絶縁樹脂によ
り機械的にバンプを介して接続されるとともにバンプ表
面の半田が溶融し電極なびに配線パターンと接合され導
通抵抗は１Ω以下であった。また、半導体チップと接着
性絶縁樹脂との接着強度は１kgf/cm2以上であった。
【００２７】
【発明の効果】以上詳述したように、本発明によれば、
従来の半導体搭載用基板に行われていたレーザ、プラズ
マおよびケミカルエッチングを用いた表裏導通のための
穴加工がいらない半導体搭載用基板と、半導体チップ上
へのバンプ形成および実装後のアンダーフィル形成の必
要が無い実装方法により、低コストでＦＣ接続方式のＢ
ＧＡやＣＳＰを製造することができる。
従来の半導体搭載用基板に行われていたレーザ、プラズ
マおよびケミカルエッチングを用いた表裏導通のための
穴加工がいらない半導体搭載用基板と、半導体チップ上
へのバンプ形成および実装後のアンダーフィル形成の必
要が無い実装方法により、低コストでＦＣ接続方式のＢ
ＧＡやＣＳＰを製造することができる。
【図１】本発明による半導体搭載用基板の製造方法の一
例
例
【図２】本発明による半導体搭載用基板を用いた実装方
法の一例
法の一例
【図３】従来の半導体パッケージ構造の一例
【図４】従来の半導体パッケージ構造の一例
１１：接着性絶縁樹脂フィルム １２：キャリアフィルム １３：メッキレジスト １４、２３、３２、４２：バンプ １５、３５、４５：配線パターン １６：パッド露出部 １７、３６、４６：ソルダーレジスト １８：表面処理 ２１：半導体搭載用基板 ２４、３１、４１：半導体チップ ２５：電極 ２６：加熱加圧ツール ２７：基板受け台 ２８、３７、４７：半田ボール ３３、４３：アンダーフィル ３４、４４：絶縁樹脂
Claims (4)
- 【請求項１】 半導体チップをフリップチップ接続で搭
載する半導体搭載用基板において、絶縁層が加熱により
軟化し接着性を発現する接着性絶縁樹脂から成り、前記
絶縁層の半導体チップを実装する側の面に半導体チップ
と接続するバンプが形成され、前記と反対側の面にはバ
ンプ直下から外部接続端子までを結ぶ配線パターンが形
成されていることを特徴とする半導体搭載用基板。 - 【請求項２】 バンプの高さが接着性絶縁樹脂の０．７
〜１．５倍の範囲であることを特徴とする請求項１記載
の半導体搭載用基板。 - 【請求項３】 加熱により軟化し接着性を発現する接着
性絶縁樹脂フィルムを形成する工程と、前記接着性絶縁
樹脂フィルムの表面にバンプ及び配線パターンをアディ
ティブ法により形成する工程と、バンプ表面にＡｕ、Ｎ
ｉ、Ａｕ／Ｎｉ、Ｓｎ、Ｐｂ−Ｓｎ、Ｉｎのいずれかを
無電解メッキにより形成する工程を有することを特徴と
する半導体搭載用基板の製造方法。 - 【請求項４】 請求項１記載の半導体搭載用基板のバン
プと半導体チップの電極とを対向して位置合わせする工
程と、半導体チップだけをその裏面から加熱しながら半
導体搭載用基板に平行に押し付けバンプを接着性絶縁樹
脂に垂直に埋没貫通させバンプを介してチップ電極と配
線パターンを電気的に接続させると同時に半導体チップ
を半導体搭載用基板に接着封止する工程を有する半導体
チップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14795498A JPH11340357A (ja) | 1998-05-28 | 1998-05-28 | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14795498A JPH11340357A (ja) | 1998-05-28 | 1998-05-28 | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11340357A true JPH11340357A (ja) | 1999-12-10 |
Family
ID=15441849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14795498A Pending JPH11340357A (ja) | 1998-05-28 | 1998-05-28 | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11340357A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007317740A (ja) * | 2006-05-23 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法ならびに半導体装置 |
| KR100891652B1 (ko) * | 2002-10-17 | 2009-04-02 | 삼성테크윈 주식회사 | 반도체 칩 실장용 기판 |
-
1998
- 1998-05-28 JP JP14795498A patent/JPH11340357A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891652B1 (ko) * | 2002-10-17 | 2009-04-02 | 삼성테크윈 주식회사 | 반도체 칩 실장용 기판 |
| JP2007317740A (ja) * | 2006-05-23 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 配線基板及びその製造方法ならびに半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7449363B2 (en) | Semiconductor package substrate with embedded chip and fabrication method thereof | |
| US9196581B2 (en) | Flow underfill for microelectronic packages | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| JP4145730B2 (ja) | 半導体内蔵モジュール | |
| JP4541753B2 (ja) | 電子部品実装構造の製造方法 | |
| KR100466680B1 (ko) | 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착 | |
| US6909181B2 (en) | Light signal processing system | |
| US7211889B2 (en) | Semiconductor package and method for manufacturing the same | |
| JP3310617B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| JP2002198395A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP2003007918A (ja) | 回路装置の製造方法 | |
| JP2003007916A (ja) | 回路装置の製造方法 | |
| JP2003007917A (ja) | 回路装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP2000174050A (ja) | 半導体チップ及び半導体チップの製造方法 | |
| JPH11260961A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JPH11340357A (ja) | 半導体搭載用基板とその製造方法及び半導体チップの実装方法 | |
| JP3539528B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0964244A (ja) | 半導体装置およびその製造方法 | |
| JP2000058597A (ja) | 電子部品実装方法 | |
| JP2001284400A (ja) | フリップチップ実装部品 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP3500378B2 (ja) | 半導体装置およびその製造方法 |