JP3794792B2 - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP3794792B2
JP3794792B2 JP21021597A JP21021597A JP3794792B2 JP 3794792 B2 JP3794792 B2 JP 3794792B2 JP 21021597 A JP21021597 A JP 21021597A JP 21021597 A JP21021597 A JP 21021597A JP 3794792 B2 JP3794792 B2 JP 3794792B2
Authority
JP
Japan
Prior art keywords
bonding
pattern portion
circuit board
conductor
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21021597A
Other languages
English (en)
Other versions
JPH1140942A (ja
Inventor
真史 後藤
実雄 金沢
賢司 本田
修一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP21021597A priority Critical patent/JP3794792B2/ja
Priority to US09/119,626 priority patent/US6730858B2/en
Priority to EP98113678A priority patent/EP0893946B1/en
Priority to DE69834774T priority patent/DE69834774T2/de
Publication of JPH1140942A publication Critical patent/JPH1140942A/ja
Application granted granted Critical
Publication of JP3794792B2 publication Critical patent/JP3794792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、基板上の導体層をパターン形成して導体パターン部とした回路基板に係り、特に、導体パターン部にボンディングエリアを定め、超音波ボンディング方法を用いて基板上に実装する部品のバンプを接合する回路基板に関するものである。
【０００２】
【従来の技術】
基板上に銅箔等の導体層を接着して積層し、導体層を所望のパターン形状に形成して配線接続を実現する回路基板は、大型な電子装置に用いられるカード型のプリント基板としてだけでなく、最近では、マルチチップ実装やベアチップ実装等の高密度実装方法が普及したことにより、大小さまざまな回路基板が多様に使われている。例えば、チップ部品を回路基板に直接にフェースダウンボンディングする回路基板や、バンプやタブを直接に回路基板上に超音波ボンディングすることができる回路基板、あるいは、配線基板であると同時に部品の容器をも兼ねて電子部品に使われる回路基板等にもその例を見ることができる。
【０００３】
以下、従来技術を総合的に駆使して高密度実装化に対応する最近の回路基板の１例として、チップ型表面弾性波素子に用いられる回路基板を例に取り、図１１乃至図１２を参照して説明する。
【０００４】
図１１は従来の表面弾性波素子の構造を分解図として示す斜視図である。ニオブ酸リチウム結晶等の表面弾性波チップ（以下、チップという）２１の片面（図１１においては裏面）には、信号入出力用、グランド接続用、あるいは、必要により電源接続用等の目的で、高さが数十ミクロン程度の複数の電極バンプ（以下、バンプという）２２が８カ所に取り付けられている。チップ２１が搭載される回路基板２３には、導体パターン部２４が導体層にパターン形成されており、導体パターン部２４には、バンプ２２が超音波ボンディングされて固着される所定の領域として、ボンディングエリア２５が定められている。ここで、ボンディングエリア２５は、バンプ２２が直接当たるボンディング位置と超音波ボンディングにより当該バンプが広がって溶着、接合した部分とを包含するエリアである。そして、前記チップ２１が超音波ボンディングで装着されたのち、回路基板２３は容器２６に収納されて蓋２７により封止される。このような従来技術の例は、特開平４−６５９０９号公報にも見ることができる。
【０００５】
回路基板２３は、一般に厚さ０．２〜２．５ミリ程度の樹脂やセラミックス等の絶縁基材上に厚さ数十ミクロン程度の接着層を介して厚さ１２〜７５ミクロン程度の銅等の金属箔が導体層として積層され、導体層が所望のパターン形状にエッチングされ、導体パターン部２４による平面状の回路を構成している。なお、最近の回路基板では、導体層が数百ミクロン程度の幅やスペースでエッチングされ、高精度な導体パターン部を形成している。
【０００６】
上記の回路基板にバンプ付きの部品を実装する超音波ボンディングについて、図１２を参照して以下に説明する。まず、超音波ボンダー２８のヘッド部２９の先端でバンプ２２を下面にしてチップ２１を吸着し、次いで、複数のバンプ２２のそれぞれを回路基板２３上の導体パターン部２４のボンディングエリア中心（ボンディング位置）に位置合わせし、ヘッド部２９を下ろしてバンプ２２を導体パターン部２４の表面に押し付けるとともに、ヘッド部２９からチップ２１経由で超音波をバンプ２２に加え、超音波のエネルギーを利用してバンプ２２と導体パターン部２４を接合させ、回路基板２３にチップ２１を固着させる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上記の従来の技術によると、次のような種々の未解決な課題が残されていた。
【０００８】
すなわち、複数のバンプを備えた部品を回路基板上に超音波ボンディングする場合、全てのバンプに同程度のボンディング強度を持たせることが難しく、バンプ毎のボンディング強度にバラツキが生じてしまう。
【０００９】
バンプをボンディングエリアに超音波ボンディングする場合には、本来はバンプの形状やボンディングエリアを含めた導体パターン部の形状等に応じて、最適な超音波の接合エネルギーをバンプに加えることが望ましい。例えば、図１１の導体パターン部２４のうち導体ランド２４ａに示すように三方向がパターンの境界で仕切られた比較的に幅の狭い導体ランド部分のボンディングエリアに対してバンプを超音波ボンディングする場合には、バンプには比較的強い超音波エネルギーを時間も長く加え、チップに加える荷重も大きくしてボンディングエリアにボンディングすることが望ましい。
【００１０】
また、図１１の導体パターン部２４のうち導体ランド２４ｂに示すような比較的に幅の広い導体ランド部分のボンディングエリアにバンプを超音波ボンディングする場合には、上記のような強い超音波エネルギーや荷重をバンプに加える必要はなく、反対に、あまり強い超音波エネルギーをバンプに加えると、かえって回路基板やチップにクラックを生じる等、破損してしまう等の問題が起きる。
【００１１】
しかしながら、一方では、回路基板に形成した導体パターン部の形状や面積は、電気信号の種類や電流容量、あるいは、パターンの用途等によって多様に異なるのが通常であるのにも拘わらず、他方では、超音波ボンダーのヘッド部からチップに加わる超音波エネルギーは、チップが導体パターン部に押し当てられることによって各バンプに機械的に単純に配分されるに過ぎない。
【００１２】
その結果、それぞれのボンディングエリアに対して組合わされる個々のバンプには、それぞれに適した超音波エネルギーを各別に加えることが望ましいものの、実際には接合エネルギーの調整が不可能であり、結果として、複数のバンプが付いたチップを回路基板に超音波ボンディングする場合には、バンプとボンディングエリアの接合に働く接合エネルギーに過不足が生じ、超音波ボンディングの不良率が高く、接合部の信頼性にも欠けるものであった。
【００１３】
さらに、最近の傾向であるフレキシブルマニュファクチャリングシステムやロボット化した自動実装装置を例にとれば、一台の超音波ボンダーを用いて、多種類の回路基板に対して、バンプ付きのチップを超音波ボンディングする場合や、大型回路基板の各所に多種類のバンプ付き部品を超音波ボンディングするマルチチップ実装等の場合には、回路基板の種類が変わる毎に、あるいは、導体パターン部の形状が異なる毎に、さらには、部品のバンプ数が異なる毎に、その都度、最適なボンディング条件になるように超音波ボンダーの動作条件を調整し直さなければならず、実質的に生産性が極端に低下するので実用性に欠けるという重大な欠点があった。
【００１４】
結果的に、バンプ付きのチップを回路基板に実装する場合には、超音波ボンディングは汎用性に欠け、生産性に乏しく、しかも、接合後の信頼性にも欠けるという課題を有していた。
【００１５】
本発明は、上記の課題に鑑みてなされたものであり、回路基板の導体パターン部のボンディングエリアにバンプ付きのチップをバラツキが少なく、高いボンディング強度で固着することができる回路基板を提供することを目的とする。
【００１６】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る第１の回路基板は、基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置を含むボンディングエリアが前記導体パターン部に２つ以上設定される場合において、
前記ボンディングエリアが２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、前記ボンディングエリアに加わる接合エネルギーを揃えるように孤立した切欠部又は凹部が形成されていることを特徴としている。
【００１８】
また、本発明に係る第２の回路基板は、基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置を含むボンディングエリアが前記導体パターン部に２つ以上設定される場合において、
前記ボンディングエリアが２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、前記ボンディングエリアに加わる接合エネルギーを揃えるように前記導体パターン部の縁から内側に延びてボンディング位置近傍に至る切欠部又は凹部が形成されていることを特徴としている。
【００１９】
前記第１又は第２の回路基板において、前記切欠部又は凹部が前記超音波ボンディングの超音波振動の方向を横切る方向に延びて形成されているとよい。
【００２０】
本発明に係る第３の回路基板は、基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置が前記導体パターン部に２つ以上設定される場合において、
前記ボンディング位置が２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、孤立した切欠部又は凹部が形成されており、前記切欠部又は凹部が前記超音波ボンディングの超音波振動の方向を横切る方向に延びて形成されていることを特徴としている。
本発明に係る第４の回路基板は、基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置が前記導体パターン部に２つ以上設定される場合において、
前記ボンディング位置が２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、前記導体パターン部の縁から内側に延びてボンディング位置近傍に至る切欠部又は凹部が形成されており、前記切欠部又は凹部が前記超音波ボンディングの超音波振動の方向を横切る方向に延びて形成されていることを特徴としている。
また、前記回路基板において、前記切欠部又は凹部が前記導体パターン部を部分的に狭隘にして狭隘パターン部を形成するものであってもよい。
【００２１】
【発明の実施の形態】
以下、本発明に係る回路基板の実施の形態を図面に従って説明する。
【００２２】
図１は本発明に係る回路基板の第１の実施の形態を示す平面図、図２は正断面図である。これらの図に示すように、回路基板１は、基板本体２上に導体層３を積層し、導体層３に所望の形状のパターンを形成した導体パターン部４を構成したものである。回路基板１上にフェースダウン実装される図２の仮想線で示す部品２０は、１つのチップ２１に複数のバンプ２２が設けられており（例えば図１１に示したチップと同様のもの）、導体パターン部４には、バンプが超音波ボンディング方法により固着される領域として複数のボンディングエリア５ａ，５ｂ，５ｃが定められている。ここで、ボンディングエリアは、バンプ２２が直接当たるボンディング位置と超音波ボンディングにより当該バンプが広がって溶着した部分とを包含するエリアである。
【００２３】
ボンディングエリア５ａは、導体パターン部４のうち、信号授受のための比較的導体パターン幅が狭い導体ランド４ａにあり、ボンディングエリア５ｂ，５ｃはグランドや電源となる比較的導体パターン幅が広い導体ランド４ｂにある。ボンディングエリア５ａ，５ｂ，５ｃの中央部は、バンプが導体層３に押し付けられるボンディング位置６ａ，６ｂ，６ｃである。さらに、導体パターン部４の導体ランド４ａ，４ｂが延びて回路基板１の縁には、回路基板と外部を接続する端子部７が設けられている。
【００２４】
前記基板本体２を形成する材料は十分な強度を有する材料であればよく、絶縁性のエポシキ樹脂やセラミックス、あるいは、金属板上に絶縁層を積層したメタル基板等でもよい。また、導体層は、電気信号を伝送できる導電性材料であればよく、銅や金、ニッケル等の金属箔や焼成厚膜導体層等の導体であればよい。また、これらの導体の表面にニッケルや金等メッキ層が施されることによりボンディング性を良くすることもできる。
【００２５】
本発明の第１の実施の形態の要部として、導体パターン部４に含まれるボンディングエリア５ａ，５ｂ，５ｃの縁にあたる導体層部分（ボンディングエリア５ａ，５ｂ，５ｃの内又は近傍、つまりボンディング位置６ａ，６ｂ，６ｃの近傍）には、超音波ボンディングを良好に行えるように、切欠部８ａ，８ｂが設けられている。これらの切欠部８ａ，８ｂは電気接続のためには必要とされないものである。また、それらの切欠部８ａと切欠部８ｂは、共に設けられる必要はない。ここで、切欠部８ａは、ボンディングエリア５ｃのある導体層３の周囲の三方を囲み、一端がボンディングエリア５ｃの縁又は近傍に達した所で止まり、他端が導体パターン部４の縁に達するまで長く延びた導体層が欠落した空白パターンである。図１の平面図によれば、切欠部８ａは、導体パターン部４の縁から導体パターン部４の内側に延びてボンディングエリア５ｃの縁に達する帯状のスリットとして形成されている。また、切欠部８ｂは、導体パターン部４の縁から隔たった導体パターン部４の内側に孤立する空白パターンであり、導体パターン部の縁に対して不連続な島状のスリットとして形成されている。なお、切欠部８ａ，８ｂは、導体層３が基板本体２に当初から被着されていない空白パターン、あるいは、基板本体２上に被着された導体層３が所定の幅で除去された空白パターンとして形成される。
【００２６】
なお、図１中、超音波ボンディングの際に印加される超音波振動は矢印Ｘ方向であり、前記切欠部８ａ，８ｂは超音波振動の方向（Ｘ方向）を横切る向きの空白パターン部分を少なくとも有している。
【００２７】
また、切欠部８ａ，８ｂは、実質的に各ボンディングエリアに加わる接合エネルギーが揃うように、回路基板１上のボンディングエリアに対する相対的な位置や形状を設定する。
【００２８】
そして、この第１の実施の形態によれば、導体パターン部４のうち導体ランド４ｂに、超音波振動の方向（Ｘ方向）を横切る向きの切欠部８ａ，８ｂが設けられことにより、導体ランド４ｂのボンディングエリア５ｂ，５ｃは、ボンディングエリア５ｂ，５ｃに広がる導体層のＸ方向の領域が物理的に限定され、ボンディングエリア５ｂ，５ｃにつながる導体ランド４ｂの導体層の幅は切欠部８ａ，８ｂによって狭く絞られた狭隘パターン部となるので、ボンディングエリア５ａのある幅の狭い導体ランド４ａの領域と近似する。つまり、超音波ボンディングの条件が相互に近似することになる。その結果、ボンディングエリア５ａ，５ｂ，５ｃを含めた導体パターン部４に広狭があっても、どのボンディングエリアにも一様な超音波エネルギーが加わることになり、超音波ボンディングの際のチップ２１側のバンプ２２とボンディングエリアの導体層とに加わる接合エネルギーを揃えることができる。従って、バンプとボンディングエリアの接合に働く接合エネルギーに過不足が発生することを防止でき、接合不良の発生を防ぐことができる。なお、切欠部８ａ，８ｂが超音波振動の方向（Ｘ方向）を横切る向きの空白パターン部分を有するようにしたのは、ボンディングエリア５ａ，５ｂ，５ｃの周囲の超音波振動方向（Ｘ方向）の導体層幅が超音波ボンディングの接合条件に大いに影響するからである。
【００２９】
なお、この第１の実施の形態では、基板本体２として厚さ０．５ミリ、一辺が７５ミリ四方のビスマレイミドトリアジン樹脂の積層基板を用い、導体層３としては、基板に積層した厚さ１８ミクロンの銅箔上に厚さが１０ミクロンの銅メッキ層と、厚さが５〜１０ミクロンのニッケルメッキ層、厚さが０．５〜１ミクロンの金メッキ層を被覆して用いている。なお、回路基板１は、チップ実装後に数ミリ角にダイシングによってカットされ、最終的には図示の形状に分離される。回路基板上にフェースダウン実装する部品としては、ニオブ酸リチウム単結晶の表面弾性波チップ素子（図１１で説明したチップ２１と同様のもの）を用い、その片面には、径が２５ミクロンの金バンプが８個所に設けられている。そして、ボンディングエリア５ａ，５ｂ，５ｃの周りには、導体層をエッチングすることにより幅が５０〜１５０ミクロンの細長いスリット状の空白パターンとなる切欠部を形成した。
【００３０】
本実施の形態において、図２の仮想線に示したチップ２１を図１２に図示した如き超音波ボンダーのヘッド部に吸引させ、回路基板１のボンディングエリア５ａ，５ｂ，５ｃに各バンプ２２を位置合わせして１００℃に加熱した条件下で押圧７００ｇでバンプを導体層に押し付けながら、周波数６０ｋＨｚ、超音波出力１．５Ｗの超音波を０．５秒間、加えて超音波ボンディングを行った。
【００３１】
図４は、本実施の形態によって得られた超音波ボンディングの接合強度とバラツキを、せん断方向に応力を加えて測定し、従来技術による接合強度と比較したグラフを示している。超音波ボンディングを良好にするための切欠部を導体パターン部に有しない従来の回路基板では、平均の接合強度が５００ｇであり、最大強度が７００ｇ、最低強度が３００ｇであったのに比較し、この実施の形態によれば、平均の接合強度が７６０ｇに顕著に強化され、最大強度も９００ｇ、最低強度でも６００ｇであった。
【００３２】
さらに、注目すべきことに、破壊試験の結果によると、従来例によれば、バンプと基板上の金メッキの間で剥離する破壊モードが１５％も生じているのに対して、本実施の形態の場合には、このような剥離モードが皆無であり、全てが素子の破壊か、あるいは、素子の電極自体の破壊等による破壊モードを示している。
【００３３】
この第１の実施の形態によれば、搭載部品側のバンプとボンディングエリア５ａ、５ｂ、５ｃに加わる超音波エネルギーは、導体パターン部４に切欠部８ａ，８ｂが設けられていることにより、各ボンディングエリア周囲の条件が揃えられ、過不足無く、有効に接合エネルギーとなって各バンプに作用し、強固でバラツキの少ないバンプのボンディングを実現することができるという著しい効果がある。この傾向は、特に樹脂基板を基板本体２に用いた場合には顕著である。
【００３４】
なお、上記の第１の実施の形態の説明では、切欠部８ａ，８ｂについて、導体層３をスリット状にエッチングする例を挙げたが、厚膜導体層を形成する場合には、スクリーンでマスキングを行い、厚膜導体が基板本体上に被着しないようにすることによって切欠部を形成することもできる。もちろん、切欠部８ａ，８ｂをレーザ加工等により形成し、導体層３に後加工でスリットを切り込むこともできる。これによれば、試験的に回路基板上に部品を実際に取り付け、超音波ボンディングの接合強度のバラツキを計測し、その結果によって量産時の回路基板の切欠部を後加工する際の位置や長さ、形状を設定することができるという効果がある。
【００３５】
上記第１の実施の形態では、導体パターン部４に、基板本体２に至るまでの導体層３を厚み方向の全てにわたり除去した切欠部８ａ，８ｂを設けた場合を例示したが、必ずしも基板本体２に至るまでの導体層３の厚み方向全部を除去する必要はなく、超音波ボンディングの伝搬条件を実質的に揃えることができる程度に導体層の肉厚を薄くするように凹部を形成してもよく、この場合を本発明の第２の実施の形態として図３に示す。
【００３６】
図３の第２の実施の形態では、第１の実施の形態の切欠部８ａ，８ｂの代わりに導体層３の肉厚を薄くして導体層３の厚みを一部残した凹部８ａ’，８ｂ’を基板本体２上の導体パターン部４に形成している。その他の構成部分は前述の第１の実施の形態と同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【００３７】
この第２の実施の形態の場合も、各ボンディングエリア５ａ、５ｂ、５ｃ周囲の導体パターン部４の超音波ボンディングの条件を揃えることで、搭載部品側のバンプ２２及びボンディングエリア５ａ、５ｂ、５ｃに過不足無く超音波エネルギーを与えて、強固なバンプのボンディングを実現することができる。この第２の実施の形態は、レーザ加工等の後加工で凹部８ａ’，８ｂ’を形成するのに好都合である。
【００３８】
以上の本発明の第１及び第２の実施の形態では、１個の部品を回路基板上にフェースダウンボンディングすることを前提として説明したが、マルチチップ実装の場合にも、本質的に本発明は適用できるものであり、この場合を本発明の第３の実施の形態として図５で説明する。すなわち、図５に示すように、回路基板１０上には、導体層３にパターンが形成された導体パターン部４が設けられており、回路基板１０上には、バンプ数が異なる部品Ａ、Ｂ、Ｃを搭載するために、それぞれの部品に備わる複数のバンプが超音波ボンディングされる領域として導体パターン部４にボンディングエリア５ａ，５ｂが設定されている。しかも、少なくとも１つのボンディングエリアの内または近傍（換言すれば、少なくとも１つのボンディング位置６ａ，６ｂの近傍）の導体層には空白パターンである切欠部８ａ，８ｂが設けられている。そして、部品Ａ、Ｂ、Ｃに対応して、ボンディングエリアの内又は近傍の導体層に設けられる切欠部８ａ，８ｂは、それぞれの部品に対応して形状と配置が異なっている。特に、各部品Ａ、Ｂ、Ｃが有するバンプの数（６個、８個、２個）に応じて切欠部８ａ，８ｂの位置や形状が異なって形成される点が先の第１の実施の形態とは異なる。その他の構成部分は前述の第１の実施の形態と同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【００３９】
この第３の実施の形態によれば、超音波ボンダーのヘッド部から部品に加わる超音波エネルギーや荷重が同じであっても、バンプの数に対応させて導体パターン部４に形成される切欠部８ａ，８ｂの形状あるいは位置がそれぞれの部品に適合するように設定されているので、バンプの数が異なる異種の部品を同一の回路基板に実装する場合にも、それぞれのバンプとボンディングエリアに加わる超音波の接合エネルギーを揃えることができる。とりわけ、超音波出力をプログラム設定することができない簡易な超音波ボンダーを用いることによっても、マルチチップ実装を実現できるという特別な効果がある。
【００４０】
なお、第３の実施の形態において、切欠部８ａ，８ｂの代わりに導体層３の厚みの一部を残した凹部を形成するようにしても同様の効果が得られる。
【００４１】
図６乃至図１０は、超音波ボンディングを良好に行うために、ボンディングエリア５の内又は近傍、換言すればボンディング位置６の近傍に形成した切欠部８又は凹部８’の変形例をそれぞれ示す。ここで、切欠部８は導体層３の厚み方向全てを除去した空白パターン、凹部８’は導体層３の厚みの一部を残したものである。切欠部又は凹部は直線状又は矩形状のスリットに限らず、図６の円弧状切欠部８又は凹部８’、図７のＬ字状（鉤状）切欠部８又は凹部８’、図８の円形状（点状）切欠部８又は凹部８’であってもよく、ボンディング位置６を囲むように複数個設けるとよい。また、図９のように導体パターン部４の縁から斜めに傾斜させて導体層３に切欠部８又は凹部８’を形成してもよく、図１０のように導体パターン部４の縁から二股に分岐させて導体層３に切欠部８又は凹部８’を形成してもよい。
【００４２】
さらに、図示はしないが、切欠部又は凹部をくさび形、ジグザグ形状等、状況に応じて最適な形状に設定することも本発明に含まれる。特に、十文字型のスリット形状とすれば、ボンディング時の位置決めの目標になり、コーナーマークやオリエンテーションマーク、極性マーク等としても利用できるという効果がある。
【００４３】
いずれにしても、導体パターン部のボンディングエリアにバンプから加わる超音波エネルギーは、幅広な導体ランドに切欠部や凹部がない場合に比べて、ボンディング位置の近傍の導体層に切欠部又は凹部が設けられることによって、幅の狭い導体ランドと同様の伝搬条件で加わることになる。その結果、幅狭な導体パターン部のボンディングエリアにバンプを超音波ボンディングする場合と同等のボンディング条件で過不足の無い超音波エネルギーでボンディングできるという効果がある。
【００４４】
上記の切欠部又は凹部の形成は、導体パターン部の複数の導体ランドのうち、幅が比較的に狭い入出力信号用の導体ランドよりも、幅が比較的に広い導体ランドとなる部分、例えばグランドパターンやシールドパターン、あるいは、電源パターンや補強用の捨てパターン等に適用すると、格別の効果がある。
【００４５】
なお、本発明による切欠部又は凹部は、回路基板上の全ての導体ランドに設ける必要がないことはもちろんである。
【００４６】
以上、本発明の実施形態について説明して来たが、本発明は、これに限定されることなく、本発明の技術的思想の範囲内において、各種の改変が可能なことは自明である。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置が前記導体パターン部に２つ以上設定される回路基板において、前記ボンディング位置が２つ以上設定された前記導体パターン部における、少なくとも１つのボンディング位置の近傍の導体層に、孤立した切欠部又は凹部、あるいは前記導体パターン部の縁から内側に延びてボンディング位置近傍に至る切欠部又は凹部が形成されているので、それぞれのボンディング位置を含むボンディングエリアにおいて実質的にボンディングエリアに加わる接合エネルギーを揃えることが可能となる。この結果、複数のバンプが付いたチップを回路基板に超音波ボンディングする場合にも、バンプとボンディングエリアの接合に働く接合エネルギーに過不足が生じることなく、超音波ボンディングの接合強度を高めてバラツキを減少させ、超音波ボンディングの不良率を著しく低下させ、信頼性の優れた超音波ボンディングを実現できる回路基板を提供できるという優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る回路基板の第１の実施の形態を示す平面図である。
【図２】同断面図である。
【図３】本発明の第２の実施の形態を示す断面図である。
【図４】本発明の第１の実施の形態の場合の回路基板の強度試験結果を従来の場合と比較して示す説明図である。
【図５】本発明の第３の実施の形態を示す平面図である。
【図６】本発明に係る切欠部又は凹部の変形例であって円弧状の場合の平面図である。
【図７】本発明に係る切欠部又は凹部の変形例であってＬ字状の場合の平面図である。
【図８】本発明に係る切欠部又は凹部の変形例であって円形状の場合の平面図である。
【図９】本発明に係る切欠部又は凹部の変形例であって導体パターン部の縁から斜めに形成されたスリットの場合の平面図である。
【図１０】本発明に係る切欠部又は凹部の変形例であって導体パターン部の縁から２股状に形成されたスリットの場合の平面図である。
【図１１】従来技術を説明する分解斜視図である。
【図１２】超音波ボンディングを説明する説明図である。
【符号の説明】
１，１０，２３ 回路基板
２ 基板本体
３ 導体層
４，２４ 導体パターン部
４ａ，４ｂ 導体ランド
５，５ａ，５ｂ，５ｃ ボンディングエリア
６，６ａ，６ｂ，６ｃ ボンディング位置
７ 端子部
８，８ａ，８ｂ 切欠部
８’，８ａ’，８ｂ’ 凹部

Claims (6)

  1. 基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置を含むボンディングエリアが前記導体パターン部に２つ以上設定される回路基板において、
    前記ボンディングエリアが２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、前記ボンディングエリアに加わる接合エネルギーを揃えるように孤立した切欠部又は凹部が形成されていることを特徴とする回路基板。
  2. 基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置を含むボンディングエリアが前記導体パターン部に２つ以上設定される回路基板において、
    前記ボンディングエリアが２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、前記ボンディングエリアに加わる接合エネルギーを揃えるように前記導体パターン部の縁から内側に延びてボンディング位置近傍に至る切欠部又は凹部が形成されていることを特徴とする回路基板。
  3. 前記切欠部又は凹部が前記超音波ボンディングの超音波振動の方向を横切る方向に延びて形成されている請求項１又は２記載の回路基板。
  4. 基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置が前記導体パターン部に２つ以上設定される回路基板において、
    前記ボンディング位置が２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、孤立した切欠部又は凹部が形成されており、前記切欠部又は凹部が前記超音波ボンディングの超音波振動の方向を横切る方向に延びて形成されていることを特徴とする回路基板。
  5. 基板本体上に設けられた導体層にパターンが形成された導体パターン部を有し、超音波ボンディングで搭載される部品のバンプが当たるボンディング位置が前記導体パターン部に２つ以上設定される回路基板において、
    前記ボンディング位置が２つ以上設定された前記導体パターン部における、前記部品に備わる複数のバンプが超音波ボンディングされる少なくとも１つのボンディング位置の近傍の導体層に、前記導体パターン部の縁から内側に延びてボンディング位置近傍に至る切欠部又は凹部が形成されており、前記切欠部又は凹部が前記超音波ボンディングの超音波振動の方向を横切る方向に延びて形成されていることを特徴とする回路基板。
  6. 前記切欠部又は凹部が前記導体パターン部を部分的に狭隘にして狭隘パターン部を形成するものである請求項１，２，３，４又は５記載の回路基板。
JP21021597A 1997-07-22 1997-07-22 回路基板 Expired - Fee Related JP3794792B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP21021597A JP3794792B2 (ja) 1997-07-22 1997-07-22 回路基板
US09/119,626 US6730858B2 (en) 1997-07-22 1998-07-21 Circuit board having bonding areas to be joined with bumps by ultrasonic bonding
EP98113678A EP0893946B1 (en) 1997-07-22 1998-07-22 Circuit board having bonding areas to be joined with bumps by ultrasonic bonding
DE69834774T DE69834774T2 (de) 1997-07-22 1998-07-22 Leiterplatte mit Anschlussstellen zur Verbindung mit Höckern durch Ultraschallschweißen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21021597A JP3794792B2 (ja) 1997-07-22 1997-07-22 回路基板

Publications (2)

Publication Number Publication Date
JPH1140942A JPH1140942A (ja) 1999-02-12
JP3794792B2 true JP3794792B2 (ja) 2006-07-12

Family

ID=16585701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21021597A Expired - Fee Related JP3794792B2 (ja) 1997-07-22 1997-07-22 回路基板

Country Status (4)

Country Link
US (1) US6730858B2 (ja)
EP (1) EP0893946B1 (ja)
JP (1) JP3794792B2 (ja)
DE (1) DE69834774T2 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000306957A (ja) 1999-04-21 2000-11-02 Tdk Corp 超音波ボンディング実装方法及び超音波ボンディング装置
JP3587748B2 (ja) * 1999-10-18 2004-11-10 ソニーケミカル株式会社 多層フレキシブル配線板及び多層フレキシブル配線板製造方法
CN1219355C (zh) 2000-05-11 2005-09-14 株式会社东芝 弹性表面波装置的制造方法以及弹性表面波装置
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
JP4317697B2 (ja) * 2003-01-30 2009-08-19 パナソニック株式会社 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP4351129B2 (ja) * 2004-09-01 2009-10-28 日東電工株式会社 配線回路基板
US7268302B1 (en) * 2005-01-18 2007-09-11 Sun Microsystems, Inc. Low inductance mount for decoupling capacitors
US7588567B2 (en) * 2005-04-22 2009-09-15 Abl Technologies, Llc Method and system of stopping energy delivery of an ablation procedure with a computer based device for increasing safety of ablation procedures
JP2007006149A (ja) * 2005-06-23 2007-01-11 Hosiden Corp 電子部品
JP2008010501A (ja) * 2006-06-27 2008-01-17 Mitsumi Electric Co Ltd 回路基板装置
US20120012376A1 (en) * 2010-07-14 2012-01-19 Research In Motion Limited Assembly, and associated method, for forming a solder connection
US9635759B2 (en) 2013-08-16 2017-04-25 Osram Sylvania Inc. Conductor pad for flexible circuits and flexible circuit incorporating the same
CN206042553U (zh) * 2014-09-03 2017-03-22 株式会社村田制作所 模块器件
WO2022149446A1 (ja) * 2021-01-06 2022-07-14 株式会社村田製作所 回路基板、および、回路モジュール
WO2022163409A1 (ja) * 2021-01-29 2022-08-04 株式会社村田製作所 高周波モジュール及び通信装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3893223A (en) * 1973-11-29 1975-07-08 Branson Instr High frequency vibratory spot welding of sheet metal
US3908185A (en) * 1974-03-06 1975-09-23 Rca Corp High frequency semiconductor device having improved metallized patterns
JPS5483374A (en) 1977-12-16 1979-07-03 Hitachi Ltd Chip bonding process
JP2673993B2 (ja) 1990-07-02 1997-11-05 日本無線株式会社 表面弾性波装置
US5446244A (en) 1990-07-19 1995-08-29 Toyo Communication Equipment Co., Ltd. Printed wiring pattern
JPH07263849A (ja) 1994-03-24 1995-10-13 Mitsubishi Electric Corp 印刷回路基板
JP2755239B2 (ja) 1995-11-25 1998-05-20 日本電気株式会社 半導体装置用パッケージ
US5764485A (en) * 1996-04-19 1998-06-09 Lebaschi; Ali Multi-layer PCB blockade-via pad-connection

Also Published As

Publication number Publication date
US20010018982A1 (en) 2001-09-06
EP0893946A3 (en) 2000-11-15
EP0893946B1 (en) 2006-06-07
DE69834774D1 (de) 2006-07-20
US6730858B2 (en) 2004-05-04
DE69834774T2 (de) 2006-10-12
JPH1140942A (ja) 1999-02-12
EP0893946A2 (en) 1999-01-27

Similar Documents

Publication Publication Date Title
JP3794792B2 (ja) 回路基板
US6218214B1 (en) Integrated circuit package for flip chip and method of forming same
US6627480B2 (en) Stacked semiconductor package and fabricating method thereof
JP3678148B2 (ja) 圧電デバイス
EP1041715B1 (en) Electronic component
US7019404B2 (en) Multilayered circuit substrate, semiconductor device and method of producing same
CN1312764C (zh) 电子元件装置及其制造方法
JP3907845B2 (ja) 半導体装置
JPH09162230A (ja) 電子回路装置及びその製造方法
JPWO2000026959A1 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2001007252A (ja) 半導体装置およびその製造方法
JP3119739B2 (ja) 半導体装置用電極の形成方法ならびに実装体
JP3594771B2 (ja) 半導体装置の実装構造
JP3063713B2 (ja) 半導体装置
JP2532126B2 (ja) 導波路形フィルムキャリアおよびその端子接続方法
JPH0547836A (ja) 半導体装置の実装構造
JP4203193B2 (ja) 半導体素子の実装方法
JPH10189655A (ja) 配線基板、半導体装置及び電子部品の実装方法
JP3446608B2 (ja) 半導体ユニット
JP4127589B2 (ja) 高周波半導体装置用パッケージおよび高周波半導体装置
JP2762705B2 (ja) 半導体装置実装用回路基板の構造
JPH10173301A (ja) 回路基板、配線基板及び回路基板の製造方法
JPH0982752A (ja) 半導体装置
JPH04359457A (ja) 半導体装置およびその製造方法
JP3274452B2 (ja) 高周波回路用パッケージ及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060411

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090421

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100421

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110421

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120421

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130421

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140421

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees