JP2755239B2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージInfo
- Publication number
- JP2755239B2 JP2755239B2 JP7329816A JP32981695A JP2755239B2 JP 2755239 B2 JP2755239 B2 JP 2755239B2 JP 7329816 A JP7329816 A JP 7329816A JP 32981695 A JP32981695 A JP 32981695A JP 2755239 B2 JP2755239 B2 JP 2755239B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- semiconductor device
- notch
- external lead
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/923—Active solid-state devices, e.g. transistors, solid-state diodes with means to optimize electrical conductor current carrying capacity, e.g. particular conductor aspect ratio
Description
【0001】
【発明の属する技術分野】本発明はピングリッドアレイ
(PGA)等の半導体装置用パッケージ、特に、電源導
体層、接地導電層(メタライズ層)の改良に関する。
(PGA)等の半導体装置用パッケージ、特に、電源導
体層、接地導電層(メタライズ層)の改良に関する。
【0002】
【従来の技術】従来のPGAを図8を参照して説明す
る。図8において、1はセラミック製もしくはガラスエ
ポキシ樹脂等のプラスチック製の積層構造基板であっ
て、その中に共通内部配線として電源導電層(メタライ
ズ層)(図示せず)、接地導電層(斜線図示)2が設け
られている。電源導電層には、複数の電源ピン3がスル
ーホールTH1を介して接続され、また、接地導電層2
には、複数の接地ピン4がスルーホールTH2を介して
箇所Xにて接続されている。また、接地導電層2上には
半導体チップ5が装着されている。半導体チップ5はボ
ンディングワイヤ6によって積層構造基板1に設けられ
たボンディングステッチ7に接続される。ボンディング
ステッチ7は積層構造基板1の電源ピン3、接地ピン4
を含むピンに接続されており、電源ピン3、接地ピン4
に接続される場合には、一旦、電源導電層2、接地導電
層3にスルーホールTH3等を介して接続される。
る。図8において、1はセラミック製もしくはガラスエ
ポキシ樹脂等のプラスチック製の積層構造基板であっ
て、その中に共通内部配線として電源導電層(メタライ
ズ層)(図示せず)、接地導電層(斜線図示)2が設け
られている。電源導電層には、複数の電源ピン3がスル
ーホールTH1を介して接続され、また、接地導電層2
には、複数の接地ピン4がスルーホールTH2を介して
箇所Xにて接続されている。また、接地導電層2上には
半導体チップ5が装着されている。半導体チップ5はボ
ンディングワイヤ6によって積層構造基板1に設けられ
たボンディングステッチ7に接続される。ボンディング
ステッチ7は積層構造基板1の電源ピン3、接地ピン4
を含むピンに接続されており、電源ピン3、接地ピン4
に接続される場合には、一旦、電源導電層2、接地導電
層3にスルーホールTH3等を介して接続される。
【0003】このように、複数の電源ピン3、複数の接
地ピン4、複数のボンディングステッチ7を、電源導電
層、接地導電層2等のメタライズ層に共通接続すること
により、配線引き回し設計を容易にする。また、電源導
電層、接地導電層2の電気的特性の向上、特に、インダ
クタンス低減も図れり、従って、雑音低減を図れる。
地ピン4、複数のボンディングステッチ7を、電源導電
層、接地導電層2等のメタライズ層に共通接続すること
により、配線引き回し設計を容易にする。また、電源導
電層、接地導電層2の電気的特性の向上、特に、インダ
クタンス低減も図れり、従って、雑音低減を図れる。
【0004】
【発明が解決しようとする課題】しかしながら、近年の
半導体装置の高速化は著しいものがあり、この結果、電
源導電層、接地導電層2のインダクタンスが小さくと
も、交流的に大きなインピーダンスを有することにな
る。たとえば、図9に示すごとく、接地導電層2上に高
電位側スルーホールP、低電位側スルーホールQが存在
すると、高電位側スルーホールPから流れ出る電流は全
方向にほぼ均等に分配されており、また同時に、低電位
側スルーホールQに流れ込む電流は全方向にほぼ均等で
ある。この結果、電流経路長が実値的に大きくなり、従
って、インダクタンスをより小さくできず、高速の半導
体装置においては交流的に大きなインピーダンスを有す
るという課題がある。従って、本発明の目的は高速の半
導体装置用パッケージの導電層のインピーダンスを小さ
くすることにある。
半導体装置の高速化は著しいものがあり、この結果、電
源導電層、接地導電層2のインダクタンスが小さくと
も、交流的に大きなインピーダンスを有することにな
る。たとえば、図9に示すごとく、接地導電層2上に高
電位側スルーホールP、低電位側スルーホールQが存在
すると、高電位側スルーホールPから流れ出る電流は全
方向にほぼ均等に分配されており、また同時に、低電位
側スルーホールQに流れ込む電流は全方向にほぼ均等で
ある。この結果、電流経路長が実値的に大きくなり、従
って、インダクタンスをより小さくできず、高速の半導
体装置においては交流的に大きなインピーダンスを有す
るという課題がある。従って、本発明の目的は高速の半
導体装置用パッケージの導電層のインピーダンスを小さ
くすることにある。
【0005】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、基板内に導体層を設け、導体層に内部配
線部及び外部導出部をスルーホールを介して接続した半
導体装置用パッケージにおいて、導体層の内部配線部の
近傍及び外部導出部の近傍に切り欠きを設けたものであ
る。上述の切り欠きによりスルーホール間に流れる電流
経路長は実値的に小さくなり、従って、インダクタンス
は小さくなる。
めに本発明は、基板内に導体層を設け、導体層に内部配
線部及び外部導出部をスルーホールを介して接続した半
導体装置用パッケージにおいて、導体層の内部配線部の
近傍及び外部導出部の近傍に切り欠きを設けたものであ
る。上述の切り欠きによりスルーホール間に流れる電流
経路長は実値的に小さくなり、従って、インダクタンス
は小さくなる。
【0006】
【発明の実施の形態】図1は本発明に係る半導体装置用
パッケージの第1の実施の形態を示す一部切り欠いた斜
視図である。図1においては、図8の接地導電層2にお
いてスルーホールTH2、TH3の近傍に切り欠き8を
設けたものである。この切り欠き8は、スルーホール間
の電流経路の外側に設けられている。たとえば、切り欠
き8aは外部導出部である接地ピン4(スルーホールT
H2)の反対側の内部配線部であるボンディングステッ
チ7側のスルーホールTH3の外側に設けられ、また、
切り欠き8bはスルーホールTH3の反対側のスルーホ
ールTH2の外側に設けられている。図1の接地導電層
2の平面図である図2に示すごとく、切り欠き8は、ス
ルーホール間の電流経路を実値的に小さくするように、
一対毎に対向して設けられている。接地導電層2に切り
欠き8を設ける方法としては、積層構造基板1がセラミ
ックの場合には、厚膜印刷のパターンでパターニング
し、積層構造基板1がガラスエポキシ樹脂の場合には、
エッチングによりパターニングする。
パッケージの第1の実施の形態を示す一部切り欠いた斜
視図である。図1においては、図8の接地導電層2にお
いてスルーホールTH2、TH3の近傍に切り欠き8を
設けたものである。この切り欠き8は、スルーホール間
の電流経路の外側に設けられている。たとえば、切り欠
き8aは外部導出部である接地ピン4(スルーホールT
H2)の反対側の内部配線部であるボンディングステッ
チ7側のスルーホールTH3の外側に設けられ、また、
切り欠き8bはスルーホールTH3の反対側のスルーホ
ールTH2の外側に設けられている。図1の接地導電層
2の平面図である図2に示すごとく、切り欠き8は、ス
ルーホール間の電流経路を実値的に小さくするように、
一対毎に対向して設けられている。接地導電層2に切り
欠き8を設ける方法としては、積層構造基板1がセラミ
ックの場合には、厚膜印刷のパターンでパターニング
し、積層構造基板1がガラスエポキシ樹脂の場合には、
エッチングによりパターニングする。
【0007】接地導電層2に切り欠き8を設けると、電
流の回り込みが抑制され、この結果、スルーホール間の
電流経路は実値的に小さくなり、インダクタンスが減少
する。すなわち、一般に、導電層のインダクタンスL
は、導電層に流れた電流Iとそれにより発生した磁束Φ
により定義される。つまり、L=Φ/Iである。この場
合、インダクタンスLは、電流経路の実効長に比例す
る。従って、図3に示すごとく、高電位側スルーホール
Pから低電値側スルーホールQへ流れる電流Iを考察す
ると、(A)の場合、電流の回り込みが大きく、実効電
流経路は一番大きく、次いで、(B)の場合、電流の回
り込みがやや小さく、実効電流経路はやや小さくなり、
(C)の場合、電流の回り込みが一番小さく、実効電流
経路は一番小さくなる。この結果、(A)、(B)、
(C)の場合のインダクタンスを、それぞれ、L1、
L2、L3とすれば、 L1>L2>L3 となる。
流の回り込みが抑制され、この結果、スルーホール間の
電流経路は実値的に小さくなり、インダクタンスが減少
する。すなわち、一般に、導電層のインダクタンスL
は、導電層に流れた電流Iとそれにより発生した磁束Φ
により定義される。つまり、L=Φ/Iである。この場
合、インダクタンスLは、電流経路の実効長に比例す
る。従って、図3に示すごとく、高電位側スルーホール
Pから低電値側スルーホールQへ流れる電流Iを考察す
ると、(A)の場合、電流の回り込みが大きく、実効電
流経路は一番大きく、次いで、(B)の場合、電流の回
り込みがやや小さく、実効電流経路はやや小さくなり、
(C)の場合、電流の回り込みが一番小さく、実効電流
経路は一番小さくなる。この結果、(A)、(B)、
(C)の場合のインダクタンスを、それぞれ、L1、
L2、L3とすれば、 L1>L2>L3 となる。
【0008】図1、図2においては、切り欠き8を設け
ることによりスルーホール間の電流の回り込みが抑制さ
れる。実際に、図4のシミュレーション結果に示すごと
く、切り欠き側への電流分布は遮断されるので、実効電
流経路は小さくなり、従って、導電層のインダクタンス
を小さくできる。インダクタンスの低減量は、導電層の
形状、スルーホール間隔等に依存するが、従来に比較し
て25〜45%である。
ることによりスルーホール間の電流の回り込みが抑制さ
れる。実際に、図4のシミュレーション結果に示すごと
く、切り欠き側への電流分布は遮断されるので、実効電
流経路は小さくなり、従って、導電層のインダクタンス
を小さくできる。インダクタンスの低減量は、導電層の
形状、スルーホール間隔等に依存するが、従来に比較し
て25〜45%である。
【0009】 図5は本発明に係る半導体装置用パッケ
ージの第2の実施の形態を示す斜視図である。図5にお
いては、図1の切り欠き9に加えて接地導電層2に切り
欠き8を付加する。この切り欠き9はスルーホールTH
2、TH3間の外側に設ける。これにより、図5の場合
より、スルーホールTH2、TH3間の電流の回り込み
がさらに抑制され、実効電流経路は小さくなり、従っ
て、導電層のインダクタンスをさらに小さくできる。
ージの第2の実施の形態を示す斜視図である。図5にお
いては、図1の切り欠き9に加えて接地導電層2に切り
欠き8を付加する。この切り欠き9はスルーホールTH
2、TH3間の外側に設ける。これにより、図5の場合
より、スルーホールTH2、TH3間の電流の回り込み
がさらに抑制され、実効電流経路は小さくなり、従っ
て、導電層のインダクタンスをさらに小さくできる。
【0010】 スルーホールTH2、TH3間の切り欠
き9によって狭まれた接地導電層2の部分は他の信号配
線層10に対向している。この場合、接地導電層2の幅
は信号配線層10の幅の約4倍のときに、電流経路のイ
ンダクタンスを最小にできる。すなわち、2つの平行平
板型配線間のインダクタンスの関係について示したグラ
フである図6を参照すると、配線層61は配線幅W1を
一定としているので自己インダクタンスL1も一定であ
り、他方、配線層62は配線幅W2を変化させており自
己インダクタンスL2は幅W2が大きくなるにつれ小さく
なる。このとき、配線層61と配線層62との間に生じ
る相互のインダクタンスM12は、L1とL2のいずれか小
さい方の値を越えない値でW2の変化により推移する。
電流が配線層61から配線層62へ折り返しで流れる場
合、電流ベクトルは配線層61、62で逆向きになるた
め電流経路全体のインダクタンスLはL1+L2−M12で
表される。このインダクタンスLが最小となるW2はW1
の約4倍となる。この図6における配線層61、62
は、図5における信号配線層10、接地導電層2に相当
する。従って、接地導電層2に切り欠き9を設けること
により信号配線層10から接地導電層2上を流れる電流
の経路を制限し、かつ切り欠き9の間隔を信号配線層1
0の幅の約4倍とすることにより電流経路のインダクタ
ンスを最小にすることができる。
き9によって狭まれた接地導電層2の部分は他の信号配
線層10に対向している。この場合、接地導電層2の幅
は信号配線層10の幅の約4倍のときに、電流経路のイ
ンダクタンスを最小にできる。すなわち、2つの平行平
板型配線間のインダクタンスの関係について示したグラ
フである図6を参照すると、配線層61は配線幅W1を
一定としているので自己インダクタンスL1も一定であ
り、他方、配線層62は配線幅W2を変化させており自
己インダクタンスL2は幅W2が大きくなるにつれ小さく
なる。このとき、配線層61と配線層62との間に生じ
る相互のインダクタンスM12は、L1とL2のいずれか小
さい方の値を越えない値でW2の変化により推移する。
電流が配線層61から配線層62へ折り返しで流れる場
合、電流ベクトルは配線層61、62で逆向きになるた
め電流経路全体のインダクタンスLはL1+L2−M12で
表される。このインダクタンスLが最小となるW2はW1
の約4倍となる。この図6における配線層61、62
は、図5における信号配線層10、接地導電層2に相当
する。従って、接地導電層2に切り欠き9を設けること
により信号配線層10から接地導電層2上を流れる電流
の経路を制限し、かつ切り欠き9の間隔を信号配線層1
0の幅の約4倍とすることにより電流経路のインダクタ
ンスを最小にすることができる。
【0011】 図7は本発明に係る半導体装置用パッケ
ージの第3の実施の形態を示す斜視図である。図7に
は、電源導電層2’も図示してあり、電源導電層2’と
接地導電層2との間には、バイパスコンデンサ11を接
続し、電源導電層2’に誘導される高周波雑音を除去す
るようにしたものである。すなわち、バイパスコンデン
サ11の一方の電極はスルーホールTH4を介して電源
導電層2’に接続され、電源導電層2’のスルーホール
TH4の近傍に切り欠き11aを設ける。この場合も、
電源導電層2’上における切り欠き8、11aはスルー
ホールTH3、TH4に対して外側に設ける。同様に、
バイパスコンデンサ11の他方の電極はスルーホールT
H5を介して接地導電層2に接続され、接地導電層2の
スルーホールTH5の近傍に切り欠き11bを設ける。
この場合も、接地導電層2における切り欠き8、11b
はスルーホールTH2、TH5に対して外側に設ける。
このように、図7においては、バイパスコンデンサ11
を介した雑音電流経路のインダクタンスを低減する。す
なわち、より多くの雑音成分を安定な電位である接地電
極にバイパスコンデンサ11を介して導出できる。
ージの第3の実施の形態を示す斜視図である。図7に
は、電源導電層2’も図示してあり、電源導電層2’と
接地導電層2との間には、バイパスコンデンサ11を接
続し、電源導電層2’に誘導される高周波雑音を除去す
るようにしたものである。すなわち、バイパスコンデン
サ11の一方の電極はスルーホールTH4を介して電源
導電層2’に接続され、電源導電層2’のスルーホール
TH4の近傍に切り欠き11aを設ける。この場合も、
電源導電層2’上における切り欠き8、11aはスルー
ホールTH3、TH4に対して外側に設ける。同様に、
バイパスコンデンサ11の他方の電極はスルーホールT
H5を介して接地導電層2に接続され、接地導電層2の
スルーホールTH5の近傍に切り欠き11bを設ける。
この場合も、接地導電層2における切り欠き8、11b
はスルーホールTH2、TH5に対して外側に設ける。
このように、図7においては、バイパスコンデンサ11
を介した雑音電流経路のインダクタンスを低減する。す
なわち、より多くの雑音成分を安定な電位である接地電
極にバイパスコンデンサ11を介して導出できる。
【0012】以上説明したように本発明によれば、導電
層のスルーホール間の電流の回り込みを抑制して実効電
流経路を小さくしたので、導電層のインダクタンスを小
さくでき、従って、高速の半導体装置用パッケージにお
いても導電層のインピーダンスを小さくできる。
層のスルーホール間の電流の回り込みを抑制して実効電
流経路を小さくしたので、導電層のインダクタンスを小
さくでき、従って、高速の半導体装置用パッケージにお
いても導電層のインピーダンスを小さくできる。
【図1】本発明に係る半導体装置用パッケージの第1の
実施の形態を示す一部切り欠いた斜視図である。
実施の形態を示す一部切り欠いた斜視図である。
【図2】図1の接地導電層の平面図である。
【図3】一般的なインダクタンスを説明する図である。
【図4】図1の電流分布を示す図である。
【図5】本発明に係る半導体装置用パッケージの第2の
実施の形態を示す斜視図である。
実施の形態を示す斜視図である。
【図6】一般的な平行平板型配線層間のインダクタンス
を説明するグラフである。
を説明するグラフである。
【図7】本発明に係る半導体装置用パッケージの第3の
実施の形態を示す斜視図である。
実施の形態を示す斜視図である。
【図8】従来の半導体装置用パッケージの一部切り欠い
た斜視図である。
た斜視図である。
【図9】図8の電流分布を示す図である。
1…積層構造基板 2…接地導電層 3…電源ピン 4…接地ピン 5…半導体チップ 6…ボンディングワイヤ 7…ボンディングステッチ 8、8a、8b…切り欠き 10…信号配線層 11…バイパスコンデンサ 11a、11b…切り欠き TH1、TH2、TH3、TH4、TH5…スルーホー
ル
ル
Claims (14)
- 【請求項1】 基板(1)内に導電層(2、2’)を設
け、該導電層に内部配線部(7)及び外部導出部(3、
4)をスルーホール(TH2、TH3)を介して接続し
た半導体装置用パッケージにおいて、 前記導電層の前記内部配線部の近傍及び前記外部導出部
の近傍に切り欠き(8、9)を設けたことを特徴とする
半導体装置用パッケージ。 - 【請求項2】 前記切り欠き(8)は、前記外部導出部
の反対側の前記内部配線部の近傍及び前記内部配線部の
反対側の前記外部導出部の近傍に設けた請求項1に記載
の半導体装置用パッケージ。 - 【請求項3】 前記切り欠き(9)は前記内部配線部と
前記外部導出部との間の両外側に設けた請求項1に記載
の半導体装置用パッケージ。 - 【請求項4】 前記切り欠きは前記基板内の他の配線層
に沿っている請求項3に記載の半導体装置用パッケー
ジ。 - 【請求項5】 前記切り欠きの間隔は前記他の配線層の
幅のほぼ4倍である請求項4に記載の半導体装置用パッ
ケージ。 - 【請求項6】 前記導電層にバイパスコンデンサ(1
1)を接続した請求項1に記載の半導体装置用パッケー
ジ。 - 【請求項7】 前記導電層の前記バイパスコンデンサ接
続箇所の近傍に切り欠き(11a、11b)を設けた請
求項6に記載の半導体装置用パッケージ。 - 【請求項8】 積層構造基板(1)内に電源導電層
(2)及び接地導体層(2’)を設け、該電源導電層に
第1の内部配線部(7)及び第1の外部導出部(3)を
スルーホールを介して接続し、前記接地導電層に第2の
内部配線部(7)及び第2の外部導出部(4)をスルー
ホールを介して接続した半導体装置用パッケージにおい
て、 前記電源導電層の前記第1の内部配線部の近傍及び前記
第1の外部導出部の近傍に第1の切り欠き(8、9)を
設け、 前記接地導体層の前記第2の内部配線部の近傍及び前記
第2の外部導出部の近傍に第2の切り欠き(8、9)を
設けたことを特徴とする半導体装置用パッケージ。 - 【請求項9】 前記第1の切り欠き(8)は、前記第1
の外部導出部の反対側の前記第1の内部配線部の近傍及
び前記第1の内部配線部の反対側の前記第1の外部導出
部の近傍に設け、前記第2の切り欠き(8)は、前記第
2の外部導出部の反対側の前記第2の内部配線部の近傍
及び前記第2の内部配線部の反対側の前記第2の外部導
出部の近傍に設けた請求項8に記載の半導体装置用パッ
ケージ。 - 【請求項10】 前記第1の切り欠き(9)は前記第1
の内部配線部と前記第1の外部導出部との間の両外側に
設け、前記第2の切り欠き(9)は前記第2の内部配線
部と前記第2の外部導出部との間の両外側に設けた請求
項8に記載の半導体装置用パッケージ。 - 【請求項11】 前記第1、第2の切り欠きは前記積層
構造基板内の他の配線層に沿っている請求項10に記載
の半導体装置用パッケージ。 - 【請求項12】 前記第1、第2の切り欠きの間隔は前
記他の配線層の幅のほぼ4倍である請求項11に記載の
半導体装置用パッケージ。 - 【請求項13】 前記電源導電層と前記接地導電層との
間にバイパスコンデンサ(11)を接続した請求項8に
記載の半導体装置用パッケージ。 - 【請求項14】 前記電源導電層の前記バイパスコンデ
ンサ接続箇所の近傍に切り欠き(11a)を設け、前記
接地導電層の前記バイパスコンデンサ接続箇所の近傍に
切り欠き(11b)を設けた請求項13に記載の半導体
装置用パッケージ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7329816A JP2755239B2 (ja) | 1995-11-25 | 1995-11-25 | 半導体装置用パッケージ |
US08/755,014 US5793098A (en) | 1995-11-25 | 1996-11-22 | Package including conductive layers having notches formed |
KR1019960057066A KR100232385B1 (ko) | 1995-11-25 | 1996-11-25 | 노치가 형성된 전도층을 포함한 패키지 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7329816A JP2755239B2 (ja) | 1995-11-25 | 1995-11-25 | 半導体装置用パッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09148487A JPH09148487A (ja) | 1997-06-06 |
JP2755239B2 true JP2755239B2 (ja) | 1998-05-20 |
Family
ID=18225559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7329816A Expired - Lifetime JP2755239B2 (ja) | 1995-11-25 | 1995-11-25 | 半導体装置用パッケージ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5793098A (ja) |
JP (1) | JP2755239B2 (ja) |
KR (1) | KR100232385B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3926880B2 (ja) * | 1997-03-31 | 2007-06-06 | 富士通株式会社 | 多層プリント板 |
US6106923A (en) * | 1997-05-20 | 2000-08-22 | Fujitsu Limited | Venting hole designs for multilayer conductor-dielectric structures |
JP3794792B2 (ja) * | 1997-07-22 | 2006-07-12 | Tdk株式会社 | 回路基板 |
US6014319A (en) * | 1998-05-21 | 2000-01-11 | International Business Machines Corporation | Multi-part concurrently maintainable electronic circuit card assembly |
US7129321B2 (en) * | 2003-03-24 | 2006-10-31 | Essilor International Compagnie Generale D'optique | Thiophosphine compounds and methods of making polymerizable compositions containing them and their use for making ophthalmic lenses |
US9818682B2 (en) * | 2014-12-03 | 2017-11-14 | International Business Machines Corporation | Laminate substrates having radial cut metallic planes |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3715635A (en) * | 1971-06-25 | 1973-02-06 | Bendix Corp | High frequency matched impedance microcircuit holder |
US4322778A (en) * | 1980-01-25 | 1982-03-30 | International Business Machines Corp. | High performance semiconductor package assembly |
JPS61108160A (ja) * | 1984-11-01 | 1986-05-26 | Nec Corp | コンデンサ内蔵型半導体装置及びその製造方法 |
JPS6366950A (ja) * | 1986-09-08 | 1988-03-25 | Mitsubishi Electric Corp | 半導体装置 |
JPS63232447A (ja) * | 1987-03-20 | 1988-09-28 | Nec Corp | 半導体装置 |
NL8901822A (nl) * | 1989-07-14 | 1991-02-01 | Philips Nv | Geintegreerde schakeling met stroomdetectie. |
US5157477A (en) * | 1990-01-10 | 1992-10-20 | International Business Machines Corporation | Matched impedance vertical conductors in multilevel dielectric laminated wiring |
US5289036A (en) * | 1991-01-22 | 1994-02-22 | Nec Corporation | Resin sealed semiconductor integrated circuit |
JP3004083B2 (ja) * | 1991-06-21 | 2000-01-31 | 沖電気工業株式会社 | 半導体装置及びその製造装置 |
JPH05109924A (ja) * | 1991-10-17 | 1993-04-30 | Ngk Spark Plug Co Ltd | 集積回路用パツケージ |
US5264729A (en) * | 1992-07-29 | 1993-11-23 | Lsi Logic Corporation | Semiconductor package having programmable interconnect |
JPH0685154A (ja) * | 1992-09-07 | 1994-03-25 | Hitachi Ltd | 半導体集積回路装置 |
US5461260A (en) * | 1994-08-01 | 1995-10-24 | Motorola Inc. | Semiconductor device interconnect layout structure for reducing premature electromigration failure due to high localized current density |
US5528083A (en) * | 1994-10-04 | 1996-06-18 | Sun Microsystems, Inc. | Thin film chip capacitor for electrical noise reduction in integrated circuits |
-
1995
- 1995-11-25 JP JP7329816A patent/JP2755239B2/ja not_active Expired - Lifetime
-
1996
- 1996-11-22 US US08/755,014 patent/US5793098A/en not_active Expired - Fee Related
- 1996-11-25 KR KR1019960057066A patent/KR100232385B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5793098A (en) | 1998-08-11 |
JPH09148487A (ja) | 1997-06-06 |
KR970030761A (ko) | 1997-06-26 |
KR100232385B1 (ko) | 1999-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1728918B (zh) | 电路化衬底 | |
JP4592122B2 (ja) | パッケージ層の数を削減したフリップチップ・パッケージ | |
JPH01181540A (ja) | Tabパツケージ | |
JP2001217355A (ja) | 半導体装置 | |
JPH10513012A (ja) | 高性能集積回路パッケージ | |
JP2003124383A5 (ja) | ||
JP3171172B2 (ja) | 混成集積回路 | |
JP2755239B2 (ja) | 半導体装置用パッケージ | |
JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
JPH0870090A (ja) | 半導体集積回路 | |
JPH11289029A (ja) | 半導体装置のプラスチックパッケージ | |
JP2904123B2 (ja) | 多層フィルムキャリアの製造方法 | |
JPS63102397A (ja) | 多層プリント配線板 | |
JP2001168266A (ja) | 半導体装置 | |
JP2001217345A (ja) | 多層配線基板 | |
JP2804821B2 (ja) | 電子部品搭載用基板 | |
JP3259217B2 (ja) | ノイズ低減パッケージ | |
JP3214614B2 (ja) | 電源ノイズ低減パッケージ | |
TWI250827B (en) | Tile-based routing method of a multi-layer circuit board and related structure | |
JP2001217348A (ja) | 多層配線基板 | |
JPS59215749A (ja) | 半導体集積回路用低雑音パツケ−ジ | |
KR20000076859A (ko) | 반도체 장치 | |
JP3353410B2 (ja) | ゲートアレイの多層配線構造 | |
JPH1174399A (ja) | 半導体装置 | |
JPH10189813A (ja) | 半導体装置および積層型半導体装置並びにこれらの実装構造体 |