KR20000076859A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20000076859A
KR20000076859A KR1020000013003A KR20000013003A KR20000076859A KR 20000076859 A KR20000076859 A KR 20000076859A KR 1020000013003 A KR1020000013003 A KR 1020000013003A KR 20000013003 A KR20000013003 A KR 20000013003A KR 20000076859 A KR20000076859 A KR 20000076859A
Authority
KR
South Korea
Prior art keywords
substrate
wiring
solder ball
semiconductor device
package substrate
Prior art date
Application number
KR1020000013003A
Other languages
English (en)
Inventor
미쯔하시다께시
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20000076859A publication Critical patent/KR20000076859A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

필요한 배선 기능을 확보하면서, BGA 패키지 기판의 제조 비용을 대폭 저감하는 것이 가능한 구성의 반도체 장치 및 그 제조 방법을 제공한다.
본 발명에 따른 반도체 장치의 BGA 패키지 기판은, 패키지 기판 표면 상의 반도체 칩 탑재 영역에 형성된 플레인 배선부, 패키지 기판 이면측의 땜납볼 단자가 접속되는 위치에 대응한 패키지 기판 표면 상의 위치에 형성된 땜납볼 접속부, 및, 본딩 와이어의 일단과 땜납볼 접속부 또는 플레인 배선부 사이 그 밖의 노드 사이를 전기적으로 접속하도록 형성된 접속 배선부를 포함하는 단일층인 기판 배선층을 구비하고 있는 것이다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로,특히, 볼 그리드 어레이(Ball Grid Array : BGA) 패키지의 반도체 장치 및 그 제조 방법에 관한 것이다.
도 5는 종래의 BGA 패키지의 반도체 장치의 단면도이다.
도 5에 도시한 종래의 반도체 장치의 BGA 패키지 기판은, 제1 솔더 레지스트(32) 상에 형성된 제1 배선층(32)과, 제1 배선층(32) 상에 형성된 제1 절연층(33)과, 제1 절연층(33) 상에 형성된 제2 배선층(34)과, 제2 배선층(34) 상에 형성된 제2 절연층(35)과, 제2 절연층(35) 상에 형성된 제3 배선층(36)과, 제3 배선층(36) 상에 형성된 제3 절연층(37)과, 제3 절연층(37) 상에 형성된 제4 배선층(38)과, 제4 배선층(38)상에 형성된 제2 솔더 레지스트(40)로 구성되어 있고, 제1 배선층(32)과 제2 배선층(34)과 제3 배선층(36)과 제4 배선층(38)은, 제1 절연층(33) 및 제2 절연층(35), 제3 절연층(37)을 관통하여 개구된 관통 구멍(39)을 통해 적절하게 서로 접속되어 있다. 제1 절연층(33) 및 제2 절연층(35), 제3 절연층(37)은, 에폭시 수지 등의 절연 재료로 형성되어 있다.
이 패키지 기판 표면 상에는, 다이 본드 수지(41)에 의해 다이 본딩된 반도체 칩(42)과, 제2 솔더 레지스트(40)의 개구부로부터 노출한 제4 배선층(38)과 반도체 칩(42)의 각 전극 패드를 전기적으로 접속하는 본딩 와이어(43)와, 반도체 칩(42) 및 본딩 와이어(43)를 밀봉하는 몰드 수지(44)가 구비되어 있다. 또한, 이 패키지 기판 이면 상에는, 제1 배선층(32)의 땜납볼 접속부(32c) 상의 제1 솔더 레지스트(31)에 형성된 개구부를 통해, 반도체 칩(42)의 각 전극 패드에 대응한 땜납볼 단자(45)가, 제1 배선층(32)의 땜납볼 접속부(32c)에 접속되어 있다. 이 반도체 장치는, 땜납볼 단자(45)에 의해, 반도체 장치 외부의 전극 배선 등에 접속된다.
도 6은 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제1 배선층(32)의 평면도이고, 도 7은 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제2 배선층(34)의 평면도, 도 8은 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제3 배선층(36)의 평면도, 도 9는 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제4 배선층(38)의 평면도이다.
도 6에 도시한 바와 같이, 제1 배선층(32)은 땜납볼 단자(45)를 접속하기 위한 땜납볼 접속부(32c)와, 다른 배선층과의 접속을 위해 관통 구멍(39) 내에 형성된 관통 구멍부(32d)와, 땜납볼 접속부(32c)와 관통 구멍부(32d) 사이 그 밖의 노드 사이를 접속하는 접속 배선부(32b)로 구성되어 있다.
도 7에 도시한 바와 같이, 제2 배선층(34)은, 기생 인덕턴스를 억제하여 안정된 전원 전위 또는 접지 전위를 얻기 위해서 소정 영역에 형성된 플레인 배선(34a)과, 다른 배선층과의 접속을 위해 관통 구멍(39) 내에 형성된 관통 구멍부(34d)로 구성되어 있다.
도 8에 도시한 바와 같이, 제3 배선층(36)도, 기생 인덕턴스를 억제하여 안정된 전원 전위 또는 접지 전위를 얻기 위해서 소정 영역에 형성된 플레인 배선(36a)과, 다른 배선층과의 접속을 위해 관통 구멍(39) 내에 형성된 관통 구멍부(36d)로 구성되어 있다.
도 9에 도시한 바와 같이, 제4 배선층(38)은, 다른 배선층과의 접속을 위해 관통 구멍(39) 내에 형성된 관통 구멍부(38d)와, 본딩 와이어와 관통 구멍부(38d) 사이 그 밖의 노드 사이를 접속하는 접속 배선부(38b)로 구성되어 있다.
상술한 바와 같은 종래의 BGA 패키지의 반도체 장치에 있어서는, 전원 전위 및 접지 전위의 변동을 방지하여, 안정된 입출력 전위를 확보하기 위해서, 반도체 칩측의 전원 전극 패드 및 접지 전극 패드는 복수 배치되어 있다. 한편, BGA 패키지 기판측에 있어서도, 기생 인덕턴스를 억제하여 안정된 전원 전위 또는 접지 전위를 얻기 위해서, 전원 배선 및 접지 배선의 단면적을 크게 함과 함께, 플레인 배선이라 불리는 막형 배선을, 예를 들면 제2 배선층(34) 또는 제3 배선층(36)의 한쪽 또는 쌍방에 배치하고, 복수 배치되어 있는 전원 전극 패드 및 접지 전극 패드에 관통 구멍(39)을 통해 배선의 관통 구멍부(34d 또는 36d)에 의해 접속하고 있다.
그러나, 상술한 바와 같은 종래의 BGA 패키지의 반도체 장치는 다층 배선 구조이기 때문에, 배선의 인출이나 전원 플레인 배선 또는 접지 플레인 배선의 배치 등의 배선 자유도는 높지만, 관통 구멍을 통해 각 배선층간을 접속하는 배선 구조가 복잡하며, BGA 패키지 기판의 제조 비용이 높다고 하는 문제점이 있었다.
본 발명은 상기 문제를 감안하여 이루어진 것으로, 그 목적은, 필요한 배선 기능을 확보하면서, BGA 패키지 기판의 제조 비용을 대폭 저감하는 것이 가능한 구성의 반도체 장치 및 그 제조 방법을 제공하는 것이다.
도 1은 본 발명에 따른 BGA 패키지 반도체 장치의 일 실시형태에 있어서의 단면도.
도 2는 본 발명에 따른 반도체 장치에 있어서의 BGA 패키지 기판인 테이프 기판(1) 표면 상에 형성된 기판 배선층을 나타낸 평면도.
도 3은 본 발명에 따른 반도체 장치에 있어서의 BGA 패키지 기판인 테이프 기판(1) 표면 상에 형성된 기판 배선층 및 본딩된 반도체 칩(5) 및 본딩 와이어(6)를 나타낸 본딩 레이아웃 평면도.
도 4는 본 발명에 따른 반도체 장치에 있어서의 BGA 패키지 기판인 테이프 기판(1) 표면 상에 형성된 기판 배선층의 땜납볼 접속부(2c)의 테이프 기판(1) 이면측에 접속된 땜납볼을 나타낸 저면도.
도 5는 종래의 BGA 패키지 반도체 장치의 단면도.
도 6은 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제1 배선층(32)의 평면도.
도 7은 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제2 배선층(34)의 평면도.
도 8은 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제3 배선층(36)의 평면도.
도 9는 종래의 반도체 장치의 BGA 패키지 기판에 있어서의 제4 배선층(38)의 평면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 테이프 기판
2a : 플레인 배선부
2b : 접속 배선부
2c : 땜납볼 접속부
3 : 솔더 레지스트
4 : 다이본드 수지
5 : 반도체 칩
5a : 반도체 칩 기판 부분
6 : 본딩 와이어
7 : 땜납볼 단자
8 : 몰드 수지
31 : 제1 솔더 레지스트
32 : 제1 배선층
32b : 접속 배선부
32c : 땜납볼 접속부
32d : 관통 구멍부
33 : 제1 절연층
34 : 제2 배선층
34a : 플레인 배선
34d : 관통 구멍부
35 : 제2 절연층
36 : 제3 배선층
36a : 플레인 배선
36d : 관통 구멍부
37 : 제3 절연층
38 : 제4 배선층
38b : 접속 배선부
38d : 관통 구멍부
39 : 관통 구멍
40 : 제2 솔더 레지스트
41 : 다이본드 수지
42 : 반도체 칩
43 : 본딩 와이어
44 : 몰드 수지
45 : 땜납볼 단자
본 발명에 따른 반도체 장치에 의하면, 패키지 기판과, 패키지 기판 표면 상의 반도체 칩 탑재 영역에 형성된 플레인 배선부, 패키지 기판 이면측의 땜납볼 단자가 접속되는 위치에 대응한 패키지 기판 표면 상의 위치에 형성된 땜납볼 접속부, 및, 본딩 와이어의 일단과 땜납볼 접속부 또는 플레인 배선부 사이 그 밖의 노드 사이를 전기적으로 접속하도록 형성된 접속 배선부를 포함하는 단일층인 기판 배선층과, 본딩 와이어가 접속되는 부분을 제외하는 기판 배선층 상에 형성된 절연층과, 절연층 상의 반도체 칩 탑재 영역에 다이 본딩된 반도체 칩과, 반도체 칩의 전극 패드와 기판 배선층을 전기적으로 접속하는 본딩 와이어와, 반도체 칩 및 본딩 와이어를 수지 밀봉하는 몰드 수지와, 패키지 기판의 땜납볼 접속부의 위치에 개구된 개구부를 통해, 패키지 기판 이면측으로부터 땜납볼 접속부에 접속된 땜납볼 단자를 구비한 것을 특징으로 하고, 이 구성에 의해, BGA 패키지 기판에 형성한 기판 배선층이 1층만이면서, 다른 전위의 플레인 배선을 2층 설치할 수 있어, BGA 패키지 기판 구조, 배선 레이아웃도 간략화되어, 반도체 장치 전체를 박형화할 수가 있다. 즉, 종래의 BGA 패키지의 반도체 장치와 동등 이상의 배선 기능을 확보하면서, 배선 길이의 총계가 단축되어, 기생 인덕턴스 등의 영향을 억제하고, 제조 비용도 저감할 수가 있다.
상기 본 발명에 따른 반도체 장치를 사용할 때에는, 플레인 배선부의 전위와 반도체 칩 기판 부분의 전위는 어느 한쪽이 전원 전위, 다른쪽이 접지 공통 전위인 것으로 한다. 또한, 절연층은 솔더 레지스트인 것으로 한다.
본 발명에 따른 반도체 장치의 제조 방법은, 통상의 프로세스에 의해 상기 구성의 반도체 장치를 제조하는 것이다.
실시형태
이하, 본 발명에 따른 반도체 장치 및 그 제조 방법의 실시의 형태에 대해, 도면을 참조하면서 설명한다.
도 1은 본 발명에 따른 BGA 패키지의 반도체 장치의 실시의 일 형태에 있어서의 단면도이다.
도 1에 도시한 본 발명에 따른 BGA 패키지의 반도체 장치는, BGA 패키지 기판인 테이프 기판(1)과, 테이프 기판(1) 상에 형성된 플레인 배선부(2a) 및 접속 배선부(2b), 땜납볼 접속부(2c)를 포함하는 단일층인 기판 배선층과, 본딩 와이어가 접속되는 부분을 제외하는 기판 배선층 상에 형성된 절연성의 솔더 레지스트(3)와, 솔더 레지스트(3) 상의 반도체 칩 탑재 영역에 다이본드 수지(4)에 의해 다이 본딩된 반도체 칩(5)과, 기판 배선층의 접속 배선부(2b)와 반도체 칩(5)의 각 전극 패드를 전기적으로 접속하는 본딩 와이어(6)와, 반도체 칩(5) 및 본딩 와이어(6)를 밀봉하는 몰드 수지(8)를 구비하고 있다. 또한, 테이프 기판(1) 이면 상에는, 기판 배선층의 땜납볼 접속부(2c) 아래의 솔더 레지스트(3)에 개구된 개구부를 통해, 반도체 칩(5)의 각 전극 패드에 대응한 땜납볼 단자(7)가, 기판 배선층의 땜납볼 접속부(2c)에 접속되어 있다. 이 반도체 장치는 땜납볼 단자(7)에 의해 반도체 장치 외부의 전극 배선 등에 접속된다.
도 2는 본 발명에 따른 반도체 장치에 있어서의 BGA 패키지 기판인 테이프 기판(1) 표면 상에 형성된 기판 배선층을 나타낸 평면도이고, 도 3은 본 발명에 따른 반도체 장치에 있어서의 BGA 패키지 기판인 테이프 기판(1) 표면 상에 형성된 기판 배선층 및 본딩된 반도체 칩(5) 및 본딩 와이어(6)를 도시한 본딩 레이아웃 평면도, 도 4는 본 발명에 따른 반도체 장치에 있어서의 BGA 패키지 기판인 테이프 기판(1) 표면 상에 형성된 기판 배선층의 땜납볼 접속부(2c)의 테이프 기판(1) 이면측에 접속된 땜납볼을 도시한 저면도이다.
도 2에 도시한 바와 같이, 테이프 기판(1) 표면 상에는 기판 배선층이 형성되어 있다. 기판 배선층은, 반도체 칩 탑재 영역에 형성된 플레인 배선부(2a)와, 땜납볼 단자(7)를 접속하기 위한 땜납볼 접속부(2c)와, 본딩 와이어의 일단과 땜납볼 접속부(2c) 또는 플레인 배선부(2a) 사이 그 밖의 노드 사이를 전기적으로 접속하도록 형성된 접속 배선부(2b)로 구성되어 있다.
도 3에 도시한 바와 같이, 테이프 기판(1) 표면 상의 본딩 레이아웃은, 테이프 기판(1) 표면 상에 형성된 솔더 레지스트(3)(도 3에는 도시하지 않음)의 플레인 배선부(2a) 상의 부분 상에 반도체 칩(5)이 다이 본딩되고, 반도체 칩(5) 상의 각 전극패드와 접속 배선부(2b)의 일단이 본딩 와이어(6)에 의해 전기적으로 접속되어 있다.
도 4에 도시한 바와 같이, 테이프 기판(1)을 이면측으로부터 보면, 기판 배선층의 땜납볼 접속부(2c) 아래 부분의 테이프 기판(1)에 개구부가 형성되어 있고, 반도체 칩(5)의 각 전극 패드에 대응하는 땜납볼 단자(7)가 이 개구부를 통해 기판 배선층의 땜납볼 접속부(2c)에 접속되어 있다.
본 발명에 따른 반도체 장치는, 이하와 같이 제조된다.
테이프 기판(1)은, 미리 기판 배선의 땜납볼 접속 부분에 대응한 위치를 프레스 등으로 형성한 후에, 테이프 기판(1) 표면 상에 기판 배선층을 형성한다. 기판 배선층은, 반도체 칩 탑재 영역의 플레인 배선부(2a), 기판 이면측의 땜납볼 단자가 접속되는 위치에 대응한 위치의 땜납볼 접속부(2c), 및, 플레인 배선부 사이 그 밖의 노드 사이를 전기적으로 접속하는 접속 배선부(2b)의 형상으로 패터닝한다. 기판 배선층을 형성 후, 테이프 기판 표면 전면에 절연성의 솔더 레지스트(3)를 형성하고, 본딩 와이어와 접속 배선부(2b)를 접속하기 위해, 솔더 레지스트(3)의 소정의 부분을 에칭에 의해 제거한다. 그 후, 패키지 기판 표리면의 상기 땜납볼 접속부(2c), 및, 접속 배선부(2b)에 각각 테이프 기판(1), 및 솔더 레지스트(3) 마스크로 하여 Ni/Au 등의 전해 도금을 실시하여, 패키지 기판이 제작된다.
이와 같이 하여 제작된 패키지 기판 표면 솔더 레지스트(3)의 칩 탑재 영역상에 반도체 칩(5)을 다이본드 수지(4)에 의해 다이 본딩하고, 반도체 칩(5)의 각 전극 패드와 기판 배선층의 접속 배선부(2b)를 본딩 와이어(6)를 이용하여 와이어 본딩에 의해 전기적으로 접속한다. 반도체 칩(5) 및 본딩 와이어(6)를 본딩한 후, 몰드 수지(8)에 의해 반도체 칩(5) 및 본딩 와이어(6)를 수지 밀봉한다. 마지막으로, 테이프 기판(1) 이면측으로부터, 테이프 기판(1)의 개구부를 통해 기판 배선층의 땜납볼 접속부(2c)에 땜납볼 단자(7)를 접속하면, 본 발명에 따른 BGA 패키지의 반도체 장치가 완성된다.
본 발명에 따른 반도체 장치는, 상술한 바와 같은 구조를 갖는 BGA 패키지의 반도체 장치이고, 반도체 칩(5)의 기판 부분(5a)을 전원 전위 또는 접지 공통 전위로 하고, 또한, 기판 배선층을 1층만으로 하여, 반도체 칩을 탑재하는 영역의 바로 아래 영역에 막형 전극인 플레인 배선부(2a)를 배치하고, 이 플레인 배선부(2a)의 전위를, 전원 전위 또는 접지 공통 전위 중 반도체 칩(5)의 기판 부분(5a)의 전위와 다른 전위로 한 것이다. 이에 따라, 상술한 종래의 BGA 패키지의 반도체 장치에 있어서의 다층 배선의 플레인 배선과 동등한 기능을 얻을 수 있어, 기생 인덕턴스 등의 영향도 억제된다.
필요에 따라서 와이어 본딩용 또는 땜납볼 단자 접속용의 접속 배선부(2b)를 플레인 배선부(2a)로부터 인출하고, 그 밖의 각종 신호 배선 및 전원 배선·접지 배선은 플레인 배선부(2a) 주위에 있어서 와이어 본딩용 또는 땜납볼 단자 접속용의 접속 배선부(2b)를 인출하여 적정 배치된다. 기판 배선층은, 예를 들면, 절연성 테이프 기판 상에서 가공되고, 표면은 와이어 본딩을 위한 접속 배선부(2b)를 제외하고 절연성의 솔더 레지스트(3)에 의해 피복되어 있다.
본 발명에 따른 반도체 장치에 의하면, 패키지 기판 표면 상의 반도체 칩 탑재 영역에 형성된 플레인 배선부, 패키지 기판 이면측의 땜납볼 단자가 접속되는 위치에 대응한 패키지 기판 표면 상의 위치에 형성된 땜납볼 접속부, 및, 본딩 와이어의 일단과 땜납볼 접속부 또는 플레인 배선부 사이 그 밖의 노드 사이를 전기적으로 접속하도록 형성된 접속 배선부를 포함하는 단일층인 기판 배선층을 구비하고 있으므로, 플레인 배선부의 전위와 반도체 칩 기판 부분의 전위는, 어느 한쪽이 전원 전위, 다른쪽이 접지 공통 전위인 것으로 함으로써, BGA 패키지 기판에 형성한 기판 배선층이 1층만이면서, 다른 전위의 플레인 배선을 2층 설치할 수 있어, BGA 패키지 기판 구조, 배선 레이아웃도 간략화되어, 반도체 장치 전체를 박형화할 수가 있다. 그 결과, 배선 길이의 총계가 단축되어, 기생 인덕턴스 등의 영향이 억제되고, 종래의 BGA 패키지와 동등 이상의 패키지 성능을 얻을 수 있어, BGA 패키지 제조 비용의 약 반을 차지하는 패키지 기판 비용의 대폭적인 삭감(종래의 제조 비용의 1/2 내지 1/3 정도)을 실현할 수가 있다.

Claims (3)

  1. 패키지 기판과,
    상기 패키지 기판 표면 상의 반도체 칩 탑재 영역에 형성된 플레인 배선부, 상기 패키지 기판 이면측의 땜납볼 단자가 접속되는 위치에 대응한 상기 패키지 기판 표면 상의 위치에 형성된 땜납볼 접속부, 및, 본딩 와이어의 일단과 상기 땜납볼 접속부 또는 상기 플레인 배선부 사이 그 밖의 노드 사이를 전기적으로 접속하도록 형성된 접속 배선부를 포함하는 단일층인 기판 배선층과,
    상기 본딩 와이어가 접속되는 부분을 제외하는 상기 기판 배선층 상에 형성된 절연층과,
    상기 절연층 상의 상기 반도체 칩 탑재 영역에 다이 본딩된 반도체 칩과,
    상기 반도체 칩의 전극 패드와 상기 기판 배선층을 전기적으로 접속하는 본딩 와이어와,
    상기 반도체 칩 및 상기 본딩 와이어를 수지 밀봉하는 몰드 수지와,
    상기 패키지 기판의 상기 땜납볼 접속부의 위치에 개구된 개구부를 통해, 상기 패키지 기판 이면측으로부터 상기 땜납볼 접속부에 접속된 땜납볼 단자
    를 구비한 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서, 상기 플레인 배선부의 전위와 상기 반도체 칩 기판 부분의 전위는, 어느 한쪽이 전원 전위, 다른쪽이 접지 공통 전위인 것을 특징으로 하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 절연층은 솔더 레지스트인 것을 특징으로 하는 반도체 장치.
KR1020000013003A 1999-03-16 2000-03-15 반도체 장치 KR20000076859A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6983299A JP2000269376A (ja) 1999-03-16 1999-03-16 半導体装置
JP1999-069832 1999-03-16

Publications (1)

Publication Number Publication Date
KR20000076859A true KR20000076859A (ko) 2000-12-26

Family

ID=13414159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000013003A KR20000076859A (ko) 1999-03-16 2000-03-15 반도체 장치

Country Status (2)

Country Link
JP (1) JP2000269376A (ko)
KR (1) KR20000076859A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140038B1 (ko) * 2008-11-04 2012-05-02 가부시끼가이샤 도시바 반도체 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
CN106684003B (zh) * 2016-12-29 2019-03-29 清华大学 扇出型封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101140038B1 (ko) * 2008-11-04 2012-05-02 가부시끼가이샤 도시바 반도체 장치

Also Published As

Publication number Publication date
JP2000269376A (ja) 2000-09-29

Similar Documents

Publication Publication Date Title
US6445077B1 (en) Semiconductor chip package
JP2546195B2 (ja) 樹脂封止型半導体装置
KR950015727A (ko) 반도체 장치 및 그 제조방법
KR20040011348A (ko) 반도체장치
KR20020062820A (ko) 적층된 다수개의 칩모듈 구조를 가진 반도체장치
KR20040062764A (ko) 칩 스케일 적층 패키지
US6483187B1 (en) Heat-spread substrate
US6340839B1 (en) Hybrid integrated circuit
JP3063846B2 (ja) 半導体装置
US20040188818A1 (en) Multi-chips module package
JP2001156251A (ja) 半導体装置
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
JP2573492Y2 (ja) 半導体パッケージ
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPS61137335A (ja) 半導体装置
KR20020080232A (ko) 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법
KR20000076859A (ko) 반도체 장치
KR20020028474A (ko) 멀티 칩 패키지에서의 칩들과 기판간의 전기적 연결방법
WO1999013509A1 (en) Semiconductor device
JPH10173087A (ja) 半導体集積回路装置
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR20020028473A (ko) 적층 패키지
US20030057569A1 (en) Semiconductor device
KR100352115B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application