KR20020080232A - 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법 - Google Patents

베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법 Download PDF

Info

Publication number
KR20020080232A
KR20020080232A KR1020010073698A KR20010073698A KR20020080232A KR 20020080232 A KR20020080232 A KR 20020080232A KR 1020010073698 A KR1020010073698 A KR 1020010073698A KR 20010073698 A KR20010073698 A KR 20010073698A KR 20020080232 A KR20020080232 A KR 20020080232A
Authority
KR
South Korea
Prior art keywords
wiring board
base wiring
base
semiconductor device
electrode pad
Prior art date
Application number
KR1020010073698A
Other languages
English (en)
Inventor
시카노타케토시
모리가나미키
수와타케히코
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20020080232A publication Critical patent/KR20020080232A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

베이스 배선 기판 상에 IC 칩을 실장한 반도체 장치에 있어서, 트랜스퍼 몰드시의 IC 칩의 손상을 억제하는 것이다. 본 발명의 반도체 장치는, 배선부를 갖는 베이스 배선 기판(1)과, 베이스 배선 기판(1)상에 실장된 IC 칩(3)과. IC 칩(3)을 밀봉하는 몰드 수지부(4)를 구비한다. 베이스 배선 기판(1)은 상기 배선부와 접속되는 외부접속용의 전극 패드(7)와, 트랜스퍼 몰드시에 베이스 배선 기판(1)이 변형되는 것을 억제하기 위한 보강 패드(6)를 가진다.

Description

베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그 제조방법{BASE INTERCONNECTION SUBSTRATE, MANUFACTURING METHOD THEREOF, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 베이스 배선 기판 및 그 제조방법 그리고 반도체 장치 및 그 제조방법에 관한 것이며, 특히 실장면에 외부접속용 단자를 배치한 배선 기판을 보강하기 위한 구조 및 해당 베이스 배선 기판을 갖는 반도체 장치 및 그것들의 제조방법에 관한 것이다.
BGA(Ball Grid Array)구조의 반도체 장치는, 패키지의 실장면 전체에 단자를 배치하고 있으므로, 패키지의 크기를 크게 하지 않고서 다핀화가 실현 가능하다. 그 때문에 실장면적의 축소가 요구되는 용도에 있어서 급속하게 보급되어 ??다.
BGA 패키지의 구조설계로서는, 특개평 9-64244호 등에 개시된 바와 같이 신뢰성의 관점에서 모든 단자를 균등에 배치한 구조설계가 주어져 왔다.
하지만 최근의 전극 패드의 수의 증가나 전극 패드 사이 피치의 협소화에 따라, 전극 패드 사이를 지나는 배선수와 패키지의 외형의 크기의 제약으로 인해 베이스 배선 기판의 예를 들면 중앙부에 전극 패드를 설정되지 않는 경우가 있다.
또한, 신호지연의 관점으로부터 IC(Integrated Circuit)칩과 베이스 배선 기판의 접합방법에 의해서는 패키지 주변부에 전극 패드를 배치하는 편이 전송특성상 유리한 경우도 있다.
여기서 베이스 배선 기판의 주변부에는 전극 패드를 배치하고 베이스 배선 기판 중앙부에는 전극 패드를 배치하지 않은 패키지 구조가 사용되는 경우가 있다.
그런데 이러한 반도체 장치에는 다음과 같은 문제가 있었다. 도 3에 종래의 반도체 장치의 제조공정에서의 트랜스퍼 몰드 공정을 나타낸다.
도 3에 나타낸 바와 같이, 몰드 금형(11) 사이에 형성되는 캐비티(12) 내에 다이본드재(2)를 통해 IC 칩(3)을 실장한 수지 프레임(19)을 배치하고, 이 상태로 IC 칩(3)의 수지밀봉을 행한다.
도 3에 나타낸 바와 같이 수지 프레임(19)은 금선 와이어(5)를 통해 IC 칩(3)과 접속되고, 전극 패드(7), 관통구멍(9), 솔더 레지스트(10) 및 도체부(17)를 가지며, 상기 수지밀봉 후에 수지 프레임(19)을 분할함으로써 베이스 배선 기판이 형성된다.
그러나, 도 3에 나타낸 바와 같이 수지 프레임(19)의 중앙부에 전극 패드(7)가 존재하지 않으므로, 수지밀봉을 수행할 때에 요컨대 트랜스퍼 몰드 공정에서 수지 프레임(19)의 중앙부하에 공극부(13)가 존재하게 된다.
트랜스퍼 몰드 공정에서는 몰드수지의 사출압(약 6.9±O.5MPa)이 수지 프레임(19)과 IC 칩(3)에 위쪽 방향으로부터 작용하므로, 상술한 바와 같은 공극부(13)가 존재함으로써 사출압으로 수지 프레임(19)이 변형되어 버린다. 그 때문에 IC 칩(3)에 국소 왜곡 응력이 발생하여, 칩 손상 또는 칩 파괴가 발생하는 문제가 생긴다.
본 발명은 상술한 과제를 해결하기 위해서 주어진 것이다. 본 발명의 목적은, 베이스 배선 기판 상에 반도체 칩을 실장한 반도체 장치에 있어서, 트랜스퍼 몰드시의 반도체 칩의 손상을 억제하는 데에 있다.
도 1은 본 발명의 실시예 1에 있어서의 반도체 장치의 단면도.
도 2는 도 1에 나타난 반도체 장치의 평면도.
도 3은 종래의 반도체 장치의 제조공정에서의 트랜스퍼 몰드 공정을 나타내는 단면도.
도 4는 본 발명의 반도체 장치의 제조공정에서의 트랜스퍼 몰드 공정을 나타내는 단면도.
도 5는 종래의 수지 프레임(베이스 배선 기판)의 변형 모델을 도시한 도면.
도 6은 본 발명의 수지 프레임(베이스 배선 기판)의 변형 모델을 도시한 도면.
도 7은 실시예 1의 반도체 장치를 실장 기판 상에 실장한 상태를 나타내는 단면도.
도 8은 본 발명의 베이스 배선 기판의 제조공정을 설명하기 위한 도면.
도 9는 본 발명의 실시예 2에 있어서의 반도체 장치의 단면도.
도 10은 도 9에 나타난 반도체 장치의 평면도.
도 11은 실시예 2의 반도체 장치의 변형예의 평면도.
도 12는 실시예 2의 반도체 장치의 다른 변형예의 평면도이다.
도 13은 실시예 2의 반도체 장치의 또 다른 변형예의 평면도.
* 도면의 주요부분에 대한 부호의 설명
1: 베이스 배선 기판2: 다이본드재
3: IC 칩4: 몰드 수지부
5: 금선 와이6: 보강 패드
7: 전극 패드8: 땜납 볼
9: 관통구멍10: 솔더 레지스트
11: 몰드 금형12: 캐비티
13: 공극부14: 실장면
15: 실장 기판16: 랜드
17: 도체부18: 바늘
19: 수지 프레임
본 발명에 관계된 반도체 장치는 배선부를 갖는 베이스 배선 기판과, 베이스 배선 기판의 제1 표면 상에 형성되어 배선부와 접속되는 외부접속용 전극 패드와, 제1 표면 상에 형성되어 트랜스퍼 몰드시에 베이스 배선 기판이 변형하는 것을 억제하기 위한 보강부재와, 베이스 배선 기판의 제2 표면 상에 실장된 반도체와, 반도체 칩을 밀봉하는 수지부를 구비한다.
상술한 바와 같이, 보강부재를 설치하는 것에 의해, 트랜스퍼 몰드시에 베이스 배선 기판에 있어서, 전극 패드가 존재하지 않는 부분을 보강부재로 지지할 수 있다. 그리하여 트랜스퍼 몰드시에 베이스 배선 기판이 변형하는 것을 억제할 수 있다.
상기 베이스 배선 기판은 관통구멍과, 해당 관통구멍 내에 형성된 도체부를 가진다. 이 경우, 도체부와 전기적으로 접속되도록 관통구멍상에 또는 그 근방에 전극 패드를 배치하고, 관통구멍이 형성되지 않은 영역상에 보강부재를 배치하는 것이 바람직하다.
이와 같이 전극으로서 기능하지 않은 보강부재를 전극 패드가 배치되지 않은 영역에 설치함으로써 전극 패드와 보강부재와의 쌍방으로 트랜스퍼 몰드시에 베이스 배선 기판을 지지할 수 있고, 상술한 바와 같은 효과를 얻을 수 있다.
전극 패드상에 땜납 볼을 형성하여, 보강부재를 절연층으로 덮는 것이 바람직하다. 이 땜납 볼에 의해 전극 패드와 실장 기판상의 전극 등을 접속할 수 있다. 이때 보강부재를 절연층으로 덮어서 보강부재를 보호할 수 있다.
상기 반도체 장치는, 랜드를 갖는 실장 기판 상에 실장된다. 이 경우, 땜납볼을 통해 전극 패드와 랜드를 전기적으로 접속하여, 보강부재를 랜드와 접속하는 일없이 실장 기판과 격리시킨다.
보강부재의 재질과 전극 패드의 재질을 같은 재질로 하는 것이 바람직하다. 그리하여 보강부재와 전극 패드를 동일공정에서 형성할 수 있고, 제조공정의 간략화를 꾀할 수 있다.
본 발명에 관계된 반도체 장치의 제조방법은 다음 각 공정을 구비한다. 절연성 재료로 이루어진 베이스 배선 기판 상에 배선부를 형성한다. 베이스 배선 기판의 제1 표면 상에 배선부와 전기적으로 접속되는 외부접속용 전극 패드를 형성한다. 제1 표면 상에 트랜스퍼 몰드시에 베이스 배선 기판이 변형하는 것을 억제하기 위한 보강부재를 형성한다. 베이스 배선 기판의 제2 표면 상에 반도체 칩을 실장한다. 트랜스퍼 몰드법에 의해 반도체 칩을 밀봉하는 수지부를 형성한다.
상술한 바와 같이 전극 패드 이외에 보강부재를 형성함으로써 트랜스퍼 몰드시에 베이스 배선 기판을 이것들로 지지할 수 있고, 트랜스퍼 몰드시에 베이스 배선 기판이 변형되는 것을 억제할 수 있다.
본 발명에 관계된 반도체 장치의 제조방법은 바람직하게는 베이스 배선 기판에 관통구멍을 형성하는 공정과, 관통구멍 내에 도체부를 형성하는 공정을 더 포함한다. 이 경우, 전극 패드를 형성하는 공정은 도체부와 전기적으로 접속되도록 관통구멍상에 혹은 그 근방에 전극 패드를 형성하는 공정을 포함하며, 보강부재를 형성하는 공정은 관통구멍이 형성되어 있지 않은 영역상에 보강부재를 형성하는 공정을 포함한다.
상기 수지부를 형성하는 공정은 몰드 금형 내에서 보강부재와 전극 패드로 베이스 배선 기판을 지지한 상태로 수지부를 형성하는 공정을 포함한다. 그리하여 트랜스퍼 몰드시에서의 베이스 배선 기판의 변형을 억제할 수 있다.
본 발명에 관계된 베이스 배선 기판은 절연성 재료로 이루어진 기재와, 기재 상에 형성되는 배선부와, 기재의 제1 표면 상에 형성되어 배선부와 접속되는 외부접속용 전극 패드와, 제1 표면 상에 형성되어 트랜스퍼 몰드시에 기재가 변형하는 것을 억제하기 위한 보강부재를 구비한다.
이와 같이 전극 패드와 보강부재를 설치하는 것에 의해, 트랜스퍼 몰드시에 기재가 변형하는 것을 억제할 수 있다. 그리하여 해당 베이스 배선 기판에 탑재된 반도체 칩에의 트랜스퍼 몰드시의 손상을 억제할 수 있다.
상기 베이스 배선 기판은 관통구멍과, 해당 관통구멍 내에 형성되는 도체부를 구비한다. 이 경우, 전극 패드는 도체부와 전기적으로 접속되도록 관통구멍상에 혹은 그 근방에 배치되고, 보강부재는 관통구멍이 형성되어 있지 않은 영역상에 배치된다.
본 발명에 관계된 베이스 배선 기판의 제조방법은 다음 각 공정을 구비한다. 절연성 재료로 이루어진 기재 상에 배선부를 형성한다. 기재의 제1 표면 상에 배선부와 전기적으로 접속되는 외부접속용 전극 패드를 형성한다. 제1 표면 상에 트랜스퍼 몰드시에 기재가 변형하는 것을 억제하기 위한 보강부재를 형성한다.
그리하여 전극 패드와 보강부재를 갖는 베이스 배선 기판을 형성할 수 있고, 해당 베이스 배선 기판이 트랜스퍼 몰드시에 변형하는 것을 억제할 수 있다. 그 결과, 해당 베이스 배선 기판에 탑재된 반도체 칩에 대한 트랜스퍼 몰드시의 손상을 억제할 수 있다.
본 발명의 베이스 배선 기판의 제조방법은 기재에 관통구멍을 형성하는 공정과, 이 관통구멍 내에 도체부를 형성하는 공정을 더 구비하는 것이라도 좋다. 이 경우, 전극 패드를 형성하는 공정은 도체부와 전기적으로 접속되도록 관통구멍상에 혹은 그 근방에 전극 패드를 형성하는 공정을 포함하고, 보강부재를 형성하는 공정은 관통구멍이 형성되어 있지 않은 영역상에 보강부재를 형성하는 공정을 포함한다.
또한, 본 발명의 베이스 배선 기판의 제조방법은 전극 패드 및 보강부재를 덮도록 절연층을 형성하는 공정과, 전극 패드상의 절연층을 제거하는 공정을 구비하는 것이라도 좋다. 이와 같이 전극 패드상의 절연층을 제거함으로써 전극 패드상에 외부접속용의 도전층과 형성할 수 있고, 한편 보강부재를 절연층으로 보호할 수 있다.
본 발명에서는 트랜스퍼 몰드 공정에서 몰드수지의 사출압에 의해 베이스 배선 기판이 변형되는 것을 억제하기 위한 보강구조를 베이스 배선 기판에 설치한 것을 중요한 특징으로 한다. 이하, 도 1 ∼ 도 11을 사용하여, 본 발명의 실시예에 관해서 설명한다.
실시예 1
도 1은 본 발명의 실시예 1에 있어서의 반도체 장치(패키지)의 단면도이며,도 2는 해당 반도체 장치의 실장면(14) 쪽에서 본 평면도이다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시예 1에 있어서의 반도체 장치는 면실장형의 반도체 장치이고, 베이스 배선 기판(1)과, IC 칩(3)과, 몰드 수지부(4)를 구비한다.
베이스 배선 기판(1)은 절연성 재료로 이루어진 기재와, 실장면(14)상에 전극 패드(7) 및 보강 패드(6)와, 관통구멍(9)과, 배선부(랜드를 포함한다)를 가진다.
보강 패드(6)는 베이스 배선 기판(1)의 실장면(14)의 중앙부상에 매트릭스형으로 배치되어, 동등한 금속에 의해 구성된다. 보강 패드(6)는 배선부와는 전기적으로 접속되어 있지 않고 단독으로 존재한다.
보강 패드(6)상에 솔더 레지스트(10) 등의 절연층을 형성한다. 솔더 레지스트(10)는 각 패드 사이에도 형성되고, 솔더 레지스트(10)의 탄성률은 보강 패드(6)의 탄성률보다도 작다.
전극 패드(7)는 베이스 배선 기판(1)의 실장면(14)의 주연부상에 형성되고, 도 1에 나타내는 예에서는 동등의 금속층과 이 위에 형성된 땜납층 등의 도전층과의 적층 구조를 가진다. 그러나, 전극 패드(7)를 금속층만으로 구성하더라도 좋다.전극 패드(7)는 배선부와 전기적으로 접속되어 외부접속용 단자의 일부가 된다.
전극 패드(7)상에 땜납 볼(8)을 형성한다. 도 1에 나타내는 예로서는 상기 도전층상에 땜납 볼(8)을 형성하고 있지만, 도전층을 생략한 경우에는 금속층상에 직접 땜납 볼(8)을 형성하더라도 좋다. 이 땜납 볼(8)을 통해 본 발명의 반도체 장치와 실장 기판이 접속된다. 요컨대, 땜납 볼(8)은 전극 패드(7)와 함께 외부접속용 단자로서 기능한다.
도 7에 본 발명의 반도체 장치가 실장 기판(15)에 실장된 상태를 나타낸다. 도 7에 나타낸 바와 같이 실장 기판(15)상에 형성된 랜드(16)와 전극 패드(7)가 땜납 볼(8)을 통해 접속된다. 이때에 보강 패드(6)는 실장 기판(15)상의 랜드(16)와 접속되지 않는다.
다시 도 1을 참조하여, 관통구멍(9) 내에는 도체부(17)가 형성된다. 이 도체부(17)는 배선부의 일부가 된다. 배선부는 베이스 배선 기판(1)의 실장면(14)상뿐만 아니라 베이스 배선 기판(1)에 있어서의 IC 칩(3)의 탑재면상에도 형성된다.
IC 칩(3)의 탑재면상에는 와이어 접속용 랜드(도시하지 않음)가 형성되어, 이 와이어 접속용 랜드와 IC 칩(3)의 본딩 패드(도시하지 않음)가 금선 와이어(5)를 통해 접속된다.
IC 칩(3)은 다이본드재(2)를 통해 베이스 배선 기판(1)상에 실장되고 금선 와이어(5)를 통해 상기 와이어 접속용 랜드와 접속된다. IC 칩(3)은 몰드 수지부(4)에 의해서 밀봉된다.
다음으로, 도 3 ∼ 도 6을 사용하여, 본 발명의 보강 패드(6)를 설치함에 따른 효과에 관해서 설명한다.
도 3에 나타내는 종래 예로서는, 상술한 바와 같이, 캐비티(12) 내에 위치하는 수지 프레임(19)의 중앙부하에게 공극부(13)가 존재하므로, 트랜스퍼 몰드 공정에서 몰드수지의 사출압에 의해 수지 프레임(19)이 변형되고 IC 칩(3)에 손상이 발생한다.
도 3에 나타내는 종래의 트랜스퍼 몰드 공정에서 몰드수지의 사출압이 수지 프레임(19)에 작용하는 상태를 대들보(18)에 대하여 사입압 P에 해당하는 등분포 하중(전하중 pl)이 작용하는 도 5에 나타나는 모델에 근사할 수 있다.
이 경우, 수지 프레임(19)의 굴곡량δ1은 (5pl4)/(28E1)가 된다. 여기서 E는 탄성률, I는 단면 2차 모멘트이다.
그것에 대하여, 도 4에 나타내는 본 발명의 경우에는, 캐비티(12) 내에 위치하는 수지 프레임(19)의 중앙부에 보강 패드(6)를 설치하였으므로, 트랜스퍼 몰드 공정에서 수지 프레임(19)의 상기 중앙부를 보강 패드(6)로 지지할 수 있다.
그리하여 트랜스퍼 몰드 공정에서 몰드수지로부터의 압력이 수지 프레임(19) 및 IC 칩(3)에 작용한 경우에 있어서도, 수지 프레임(19)의 변형을 억제할 수 있다.
도 6에 본 발명에 대응하는 모델을 나타낸다. 도 6에 나타낸 바와 같이 본 발명의 보강 패드(6)를 설치하는 것에 의해 수지 프레임(19)을 캐비티(12) 내에서 지지하는 지점수를 증가할 수 있다.
도 6에 나타내는 예로서는, 스팬 I를 4분할하도록 3개의 지점을 설치한 경우를 보이고 있지만, 예를 들면 가장 내측의 전극 패드(7) 사이 에 같은 간격으로 3개의 보강 패드(6)를 설치함으로써 도 6에 나타내는 상태가 실현 가능하다하다. 이 경우에는 각 지점 사이의 스팬 l'이 도 5에 나타내는 스팬 l의 1/4이가 되고 수지프레임(19)의 굴곡량δ2는, (5pl4)/(7168EI)가 된다.
따라서, 수지 프레임(19)의 굴곡량을 종래예보다도 대폭 감소할 수 있고, 결과적으로 수지 프레임(19)을 분할하여 형성되는 베이스 배선 기판(1)의 변형을 억제할 수 있다. 그리하여 IC 칩(3)의 왜곡을 감소시킬 수 있고, IC 칩(3)에 대하는 손상을 효과적으로 억제할 수 있다.
또한, 보강 패드(6)의 형성 위치나 형상 등은, 사출압과 수지 프레임(19)의 굴곡량으로부터 용이하게 산출할 수 있다.
다음으로, 본 발명의 베이스 배선 기판(1)의 제조방법에 관해서 도 8을 사용하여 설명한다. 본 발명의 베이스 배선 기판(1)의 기재는 유리섬유 또는 유기섬유로 이루어지는 크로스와 열경화성 수지로 구성된다. 열경화성 수지로서는, 에폭시 수지, 비스말레이미드 수지, 트리아진 수지, 폴리페닐렌 에테르 수지, 변성 폴리이미드 수지 등으로부터 기판의 요구물성에 맞게 적절히 선택한다.
상기 한 재질로 이루어진 기재(수지 프레임)를 제작하여, IC 칩(3)의 탑재면상 및 실장면(14)상에 배선 패턴을 형상한다. 다음으로, 기재에 관통구멍(9)을 형성하고, 이 중부에 도체부(17)를 형성한다. 그리하여 상기 탑재면상의 배선패턴과 실장면(14)상의 배선패턴을 도체부(17)를 통해 접속한다.
다음으로, 실장면(14)상에 동등의 금속층을 형성하고, 이것을 패터닝한다. 그리하여 보강 패드(6)와 전극 패드(7)를 형성한다. 그 후, 상기 탑재면상 및 실장면(14)상에 솔더 레지스트(10)를 형성하고, 전극 패드(7)상의 솔더 레지스트(10)를제거한다.
솔더 레지스트(10)가 제거된 전극 패드(7)상에 도 8에 나타낸 바와 같이, 도금 법 또는 스크린 인쇄법으로 땜납층 등의 도전층을 형성한다. 그리하여 땜납 볼 탑재 전극단자를 형성한다.
또한, 보강 패드(6)를 전극 패드(7) 형성후에 형성해도 좋지만, 전극 패드(7)와 동시에 형성함으로써 보강 패드(6)의 두께를 전극 패드(7)의 두께와 같게 할 수 있고, 간편하고 싸게 보강 패드(6)를 형성할 수 있다. 또한, 보강 패드(6)를 실장면(14)상에 접착해도 좋다.
다음으로, 본 발명의 반도체 장치의 제조방법에 관해서 도 4를 사용하여 설명한다.
상술한 방법으로 형성된 수지 프레임(19)(도 4 참조) 위의 소정위치에 본딩막 또는 본딩 페이스트 등의 다이본드재(2)에 의해 IC 칩(3)을 접착 고정한다.
다음으로, 와이어 본딩을 수행하고, 금선 와이어(5)로 IC 칩(3)상의 본딩패드(접합단자)와, 베이스 배선 기판(1)상의 랜드(내부단자)를 전기적으로 접속한다(도 4참조).
그 후, 도 4에 나타낸 바와 같이 몰드 금형(11)을 사용하여 트랜스퍼 몰드를 수행하고, IC 칩(3)을 수지 밀봉한다. 이때, 도 4에 나타낸 바와 같이 전극 패드(7)와 보강 패드(6)상의 솔더 레지스트(10)가 몰드 금형(11)의 표면과 균등하게 접하는 것이 중요하다.
상기 몰드후, 베이킹을 수행하고, 전극 패드(7)상에 도 1에 나타내는 것 같은 땜납 볼(8)을 실장한다. 그리고, 수지 프레임(19)으로부터 개편화하여도 1에 나타내는 반도체 장치를 형성한다.
실시예 2
다음으로, 도 9 ∼ 도 13을 사용하여, 본 발명의 실시예 2와 그 변형예에 관하여 설명한다. 도 9는 본 실시예 2의 반도체 장치를 나타내는 단면도이다. 도 10은 도 9에 나타내는 반도체 장치를 실장면(14) 쪽으로부터 본 평면도이다.
본 실시예 2로서는 도 9 및 도 10에 나타낸 바와 같이, 보강 패드(6)의 형상을 실시예 1의 경우와 다르게 하고 있다. 구체적으로는 일체의 큰 격자형의 보강 패드(6)를 형성하고 있다. 그 이외의 구성에 관해서는 실시예 1의 경우와 마찬가지이므로 중복설명은 생략한다.
본 실시예 2의 경우에도 트랜스퍼 몰드 공정에서 보강 패드(6)에 의해 수지 프레임(19)(베이스 배선 기판(1))을 유지하는 수 있고, 몰드수지의 사출압에 의해 수지 프레임(19)(베이스 배선 기판(1))이 변형되는 것을 억제할 수 있다.
다음으로, 본 실시예 2의 변형예에 관하여, 도 11 ∼ 도 13을 사용하여 설명한다.
도 11 및 도 12에 나타낸 바와 같이, 보강 패드(6)를 링 형상으로 그 내부에 보강 패드(6)를 더 형성해도 좋다. 이 경우에도, 트랜스퍼 몰드시에 보강 패드(6)에 의해서 수지 프레임(19)(베이스 배선 기판(1))을 지지할 수 있다.
도 13에 나타낸 바와 같이, 전극 패드(7)를 베이스 배선 기판(1)의 중앙부에배치하여, 베이스 배선 기판(1)의 주연부상에 보강 패드(6)를 배치해도 좋다. 이 경우에도, 트랜스퍼 몰드시에 보강 패드(6)에 의해서 수지 프레임(19)(베이스 배선 기판(1))을 지지할 수 있다.
특히, IC 칩(3)이 전극 패드(7)보다도 외방에 돌출하고 있는 경우에, 도 13에 나타내는 보강 패드(6)는 유용하다. 도 13에 나타내는 예로서는, 일체의 잔형의 보강 패드(6)를 설치하고 있지만, 복수의 보강 패드(6)를 베이스 배선 기판(1)의 주변부를 따라 배치해도 좋다.
또한, 보강 패드(6)의 형상 및 재질은 트랜스퍼 몰드시에 전극 패드(7)와 동시에 수지 프레임(19)(베이스 배선 기판(1))을 지지하고, 트랜스퍼 몰드시의 수지 프레임(19)(베이스 배선 기판(1))의 변형을 억제할 수 있는 것이면 임의로 선택 가능하다.
또한, 보강 패드(6)는 전극 패드(7)와 다른 재질로 구성되더라도 좋지만, 이 경우에는 보강 패드(6)의 탄성률과 전극 패드(7)의 탄성률이 대략 같게 되도록 보강 패드(6)의 재질을 선택하는 것이 바람직하다.
또한, 본 발명은 전극 패드(7)의 두께가 5 μm 이상인 반도체 장치에 유용하다.
본 발명에 의하면, 트랜스퍼 몰드시에 베이스 배선 기판(수지 프레임)이 변형되는 것을 억제할 수 있으므로, 베이스 배선 기판의 변형에 의해 반도체 칩에 손상이 들어가는 것을 억제할 수 있다. 그리하여 반도체 장치의 신뢰성을 향상할 수 있다.

Claims (3)

  1. 배선부를 갖는 베이스 배선 기판과,
    상기 베이스 배선 기판의 제1 표면 상에 형성되어, 상기 배선부와 접속되는 외부접속용 전극 패드와,
    상기 제 1 표면 상에 형성되어, 트랜스퍼 몰드시에 상기 베이스 배선 기판이 변형되는 것을 억제하기 위한 보강부재와,
    상기 베이스 배선 기판의 제 2 표면 상에 실장된 반도체 칩과,
    상기 반도체 칩을 밀봉하는 수지부를 구비하는 것을 특징으로 하는 반도체 장치.
  2. 절연성재료로 이루어진 베이스 배선 기판 상에 배선부를 형성하는 공정과,
    상기 베이스 배선 기판의 제 1 표면 상에 상기 배선부와 전기적으로 접속되는 외부접속용의 전극 패드를 형성하는 공정과,
    상기 제 1 표면 상에 트랜스퍼 몰드시에 상기 베이스 배선 기판이 변형되는 것을 억제하기 위한 보강부재를 형성하는 공정과,
    상기 베이스 배선 기판의 제 2 표면 상에 반도체 칩을 실장하는 공정과,
    트랜스퍼 몰드법에 의해 상기 반도체 칩을 밀봉하는 수지부를 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
  3. 절연성 재료로 이루어진 기재와,
    상기 기재 상에 형성되는 배선부와,
    상기 기재의 제 1 표면 상에 형성되어, 상기 배선부와 접속되는 외부접속용의 전극 패드와,
    상기 제 1 표면 상에 형성되어, 트랜스퍼 몰드시에 상기 기재가 변형되는 것을 억제하기 위한 보강부재를 구비하는 것을 특징으로 하는 베이스 배선 기판.
KR1020010073698A 2001-04-12 2001-11-26 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법 KR20020080232A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00113454 2001-04-12
JP2001113454A JP4587593B2 (ja) 2001-04-12 2001-04-12 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050031959A Division KR100617530B1 (ko) 2001-04-12 2005-04-18 반도체 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20020080232A true KR20020080232A (ko) 2002-10-23

Family

ID=18964669

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020010073698A KR20020080232A (ko) 2001-04-12 2001-11-26 베이스 배선 기판 및 그 제조방법과 반도체 장치 및 그제조방법
KR1020050031959A KR100617530B1 (ko) 2001-04-12 2005-04-18 반도체 장치의 제조방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050031959A KR100617530B1 (ko) 2001-04-12 2005-04-18 반도체 장치의 제조방법

Country Status (4)

Country Link
US (1) US20020149121A1 (ko)
JP (1) JP4587593B2 (ko)
KR (2) KR20020080232A (ko)
DE (1) DE10157887A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
DE102004010956B9 (de) * 2004-03-03 2010-08-05 Infineon Technologies Ag Halbleiterbauteil mit einem dünnen Halbleiterchip und einem steifen Verdrahtungssubstrat sowie Verfahren zur Herstellung und Weiterverarbeitung von dünnen Halbleiterchips
JP4651359B2 (ja) * 2004-10-29 2011-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2006344824A (ja) 2005-06-09 2006-12-21 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US20070144668A1 (en) * 2005-12-27 2007-06-28 Kabushiki Kaisha Toshiba Double-side mounting apparatus, and method of manufacturing electrical apparatus
JP4911495B2 (ja) * 2006-05-15 2012-04-04 ルネサスエレクトロニクス株式会社 半導体集積回路用ソケット
US7943433B2 (en) 2008-11-13 2011-05-17 Renesas Electronics Corporation Method of manufacturing semiconductor device
KR101120903B1 (ko) 2009-10-28 2012-02-27 삼성전기주식회사 볼 그리드 어레이 기판, 반도체 칩 패키지 및 이들의 제조방법
JP2013222877A (ja) * 2012-04-18 2013-10-28 Sharp Corp 半導体モジュール

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939847B2 (ja) * 1998-01-09 2007-07-04 シチズンホールディングス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2002314003A (ja) 2002-10-25
KR20050052424A (ko) 2005-06-02
KR100617530B1 (ko) 2006-09-01
US20020149121A1 (en) 2002-10-17
JP4587593B2 (ja) 2010-11-24
DE10157887A1 (de) 2002-10-24

Similar Documents

Publication Publication Date Title
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
KR100617530B1 (ko) 반도체 장치의 제조방법
KR100462105B1 (ko) 수지밀봉형 반도체장치의 제조방법
US5714800A (en) Integrated circuit assembly having a stepped interposer and method
US6534852B1 (en) Ball grid array semiconductor package with improved strength and electric performance and method for making the same
JP3494593B2 (ja) 半導体装置及び半導体装置用基板
US6677219B2 (en) Method of forming a ball grid array package
US20040188818A1 (en) Multi-chips module package
US20060049492A1 (en) Reduced foot print lead-less package with tolerance for thermal and mechanical stresses and method thereof
US7307352B2 (en) Semiconductor package having changed substrate design using special wire bonding
US7045893B1 (en) Semiconductor package and method for manufacturing the same
KR100392720B1 (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
US20030025201A1 (en) Integrated circuit chip with little possibility of becoming damaged and structure for mounting the same
KR100281298B1 (ko) 볼그리드어레이용리드프레임과,그것을이용한반도체장치및그제조방법
KR100475337B1 (ko) 고전력칩스케일패키지및그제조방법
JP4030363B2 (ja) 半導体装置
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR20000076859A (ko) 반도체 장치
JPH11274233A (ja) 半導体装置およびその製造方法
KR200187482Y1 (ko) 반도체 비지에이 패키지
KR100772107B1 (ko) 볼 그리드 어레이 패키지
KR20000013881A (ko) Csp소자 제조방법과 제조된 csp소자
KR20010069064A (ko) 칩 스케일 패키지 제조 방법
KR20040045696A (ko) 반도체 패키지 제조 방법
KR19980066450A (ko) 랜드 그리드 어레이 및 이를 채용한 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E601 Decision to refuse application