JP2009147019A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009147019A
JP2009147019A JP2007321210A JP2007321210A JP2009147019A JP 2009147019 A JP2009147019 A JP 2009147019A JP 2007321210 A JP2007321210 A JP 2007321210A JP 2007321210 A JP2007321210 A JP 2007321210A JP 2009147019 A JP2009147019 A JP 2009147019A
Authority
JP
Japan
Prior art keywords
wiring
row
semiconductor element
pitch
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007321210A
Other languages
English (en)
Inventor
Nozomi Shimoishizaka
望 下石坂
Koichi Nagao
浩一 長尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007321210A priority Critical patent/JP2009147019A/ja
Priority to US12/330,167 priority patent/US20090154126A1/en
Publication of JP2009147019A publication Critical patent/JP2009147019A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】ＣＯＦ等のフリップチップやＩＬＢによるベアチップ実装において、配線基板の寸法変化に起因する半導体素子の電極との間の位置ずれを緩和する。
【解決手段】配線基板１は、導体配線２が延在して形成され、半導体素子４の領域の外側から半導体素子の第１素子電極列５と各々接合された第１接合用配線列９と、半導体素子領域の外側から半導体素子の第２素子電極列７と各々接合された第２接合用配線列１０とを備える。第１接合用配線列を構成する各々の導体配線のピッチは、半導体素子領域の外側では第１素子電極列のピッチより広く、半導体素子の中心側の先端では第１素子電極列のピッチより狭くなるように連続的に変化しており、第２接合用配線列を構成する各々の導体配線のピッチは、半導体素子領域の外側では第２素子電極列のピッチより狭く、半導体素子の中心側の先端では第２素子電極列のピッチより広くなるように連続的に変化している。
【選択図】図１

Description

本発明は、半導体素子が配線基板に接合された構成を有する半導体装置及びその製造方法に関するものである。
配線基板上に半導体素子を載置し、配線基板上に形成された接合用配線と半導体素子上の素子電極とを接合した半導体装置、及びその製造方法が知られている。配線基板には、主に価格が安い有機機材が用いられることが多い。有機基材は一般的に、シリコンやガラス等の無機材料と比較して、温度や湿度の変化による寸法変化が大きい。そのことが、シリコン等からなる半導体素子や、ガラス等からなる液晶パネル等との接合ピッチを微細化する妨げとなっている。例えば、現在比較的微細接合が進んでいる液晶用のＣＯＦパッケージにおいて、ポリイミドからなる配線基板と半導体素子との接合ピッチは３０μｍ程度、液晶パネルとの接合ピッチは５０μｍ程度が量産可能な水準である。それ以下のピッチでの接合のためには、配線基板の寸法変化を吸収する工夫が必要である。このため、温度や湿度による寸法調整の他、接合部の構造により寸法変化を吸収する工夫が考案されてきた（例えば特許文献１参照）。
以下、従来の半導体装置とその製造方法について、図１１を参照しながら説明する。図１１（ａ）において、配線基板４４は、絶縁性基材４１、絶縁性基材４１上に形成された導体配線４２、及び接合用配線列４３からなる。接合用配線列４３は、導体配線４２を延在して形成されている。配線基板４４に搭載された半導体素子４５の主面上には、素子電極４６が形成されている。素子電極４６は半導体素子４５の中心から外に向かって傾けて形成されており、接合用配線列４３と交差して接合されている。
従来の半導体装置では図１１（ｂ）に示すように、配線基板４４のＹ方向の寸法が設計値Ｙ０より２ｙだけ延び、接合用配線列４３のピッチが広くなった場合でも、接合用配線列４３が素子電極４６と交差している。そのため、接合用配線列４３が素子電極４６から外れる事無く接合することができる。配線基板４４のＹ方向の寸法が、設計値Ｙ０より縮んだ場合も同様である。
特許第３３５７２９６号公報
しかしながら上記従来の半導体装置では、図１１（ｃ）に示すように、配線基板４４のＹ方向の寸法が図１１（ｂ）の場合よりも更に大きい寸法２ｙ’延びた場合、接合用配線列４３が素子電極４６と交差しなくなるため、接合用配線列４３が素子電極４６と接合できなくなるという課題があった。
本発明は、上記従来の問題を解決するものであり、原理的に配線基板の寸法変化量による制限を受けず、接合用配線列と素子電極列の間にずれを生じることなく接合できる半導体装置、及びその製造方法を提供することを目的とする。
本発明の第１の構成の半導体装置は、絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有する配線基板と、前記配線基板上に載置された半導体素子と、前記半導体素子の主面上に、前記半導体素子の第１辺に沿って設けられた第１素子電極列と、前記半導体素子の主面上に、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、前記導体配線が延在して形成され、前記絶縁性基材上の前記半導体素子が載置された半導体素子領域の外側から前記半導体素子の前記第１辺を横切り前記第１素子電極列と各々接合された第１接合用配線列と、前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第２辺を横切り前記第２素子電極列と各々接合された第２接合用配線列とを備える。前記第１接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように連続的に変化しており、前記第２接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように連続的に変化している。
また、本発明の半導体装置の製造方法は、第１辺に沿って設けられた第１素子電極列と、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列とが主面上に形成された半導体素子を準備する工程と、絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有し、前記導体配線を延在させて、前記半導体素子を載置する半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように形成した第１接合用配線列と、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように形成した第２接合用配線列を備えた配線基板を準備する工程と、前記半導体素子を前記配線基板に載置する際に、前記配線基板の前記半導体素子の前記第１辺に平行な方向に寸法変化があった場合、前記半導体素子を前記第１辺と直交する方向に沿って、同方向における基準位置から前記寸法変化分に比例した距離を移動させて、前記第１接合用配線列のピッチが前記第１素子電極列のピッチと等しくなり、かつ前記第２接合用配線列のピッチが前記第２素子電極列のピッチと等しくなる位置で、前記第１接合用配線列と前記第１素子電極列及び、前記第２接合用配線列と前記第２素子電極列とを接合する工程とを含む。
本発明の第２の構成の半導体装置は、絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有する配線基板と、前記配線基板上に載置された半導体素子と、前記半導体素子の主面上に、前記半導体素子の第１辺に沿って設けられた第１素子電極列と、前記半導体素子の主面上に、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、前記導体配線が延在して形成され、前記絶縁性基材上の前記半導体素子が載置された半導体素子領域の外側から前記半導体素子の前記第１辺を横切り前記第１素子電極列と各々接合された第１接合用配線列と、前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第２辺を横切り前記第２素子電極列と各々接合された第２接合用配線列とを備える。前記第１接合用配線列及び前記第２接合用配線列を構成する各導体配線のピッチは均一であり、前記第１素子電極列を構成する各素子電極は、前記第１辺及び前記第２辺を横切る方向を長手方向とする細長い形状を有し、前記各素子電極間のピッチは、前記半導体素子の外縁側では前記第１接合用配線列を構成する各導体配線のピッチより広く、前記半導体素子の中心側の先端では前記各導体配線のピッチより狭くなるように連続的に変化しており、前記第２素子電極列を構成する各素子電極は、前記第１辺及び前記第２辺を横切る方向を長手方向とする細長い形状を有し、前記各素子電極間のピッチは、前記半導体素子の外縁側では前記第２接合用配線列を構成する各導体配線のピッチより狭く、前記半導体素子の中心側の先端では前記各導体配線のピッチより広くなるように連続的に変化している。
本発明の第３の構成の半導体装置は、第１絶縁性基材、前記第１絶縁性基材の表面に形成された複数本の導体配線、及び前記複数の導体配線を延在して前記第１絶縁性基材の一端に配列して形成された第１外部電極列を有する第１配線基板と、前記第１配線基材上に搭載され、素子電極が前記複数の導体配線と電気的に接続された半導体素子と、第２絶縁性基材、前記第２絶縁性基材の表面に形成された複数本の導体配線、及び前記複数の導体配線を延在して前記第２絶縁性基材の一端に配列して形成された第２外部電極列とを有する第２配線基板とを備え、前記第１外部電極列のピッチは前記第１配線基板の中央から前記第１外部電極列が形成された一辺に向かって広くなるように形成され、前記第２外部電極列のピッチは前記第２配線基板の中央から前記第２外部電極列が形成された一辺に向かって狭くなるように形成され、前記第１配線基板の前記第１外部電極列を形成した一辺と、前記第２配線基板の前記第２外部電極列を形成した一辺とが相対し、前記第１外部電極列と前記第２外部電極列とが同一ピッチとなる部分で接合されている。
本発明の第４の構成の半導体装置は、絶縁性基材と、前記絶縁性基材上に形成された複数本の導体配線、及び前記複数の導体配線を延在して形成された検査用電極列を備えた配線基板と、前記配線基材上に搭載され、素子電極が前記複数の導体配線と電気的に接続された半導体素子とを備え、前記検査用電極列のピッチは前記配線基板の電気特性を検査するための検査用プローブと接触する基準位置では前記検査用プローブのピッチと等しく、前記基準位置から一方に離れるに従い前記検査用プローブのピッチよりも広く形成されており、前記基準位置から前記検査用電極列のピッチが広く形成されている方向と逆方向に離れるに従い狭く形成されている。
本発明の半導体装置及びその製造方法によれば、接合用配線列のピッチが半導体素子電極のピッチに対して広い部分と狭い部分を連続的に有しており、また、半導体素子の２辺に対し、接合用配線列のピッチ変化の方向が同一である。それにより、半導体素子を配線基板に載置する際に第１辺に平行な方向に寸法変化があった場合、第１辺と直交する方向に沿って寸法変化分に比例した距離を移動させることで、接合用配線列のピッチと素子電極列のピッチとを等しくできるため、原理的に配線基板の寸法変化量による制限を受けず、接合用配線列と素子電極列とをずれを生じずに接合することが可能である。
本発明は上記構成を基本として、以下のような態様をとることができる。
すなわち、第１の構成の半導体装置において、前記第１接合用配線列及び前記第２接合用配線列は、各々前記第１素子電極列及び前記第２素子電極列と各々接合された位置から、更に前記半導体素子の中心に向かって延在する構成とすることができる。
また、前記第１接合用配線列を構成する任意の第１導体配線が前記半導体素子の前記第１辺と交差する第１角度と、前記第２接合用配線列を構成し前記第１導体配線と対向する位置に形成された第２導体配線が前記半導体素子の前記第２辺と交差する第２角度の関係が、いずれか一方の角度が他方の角度よりも小さく設定されている構成とすることができる。
また、前記第１接合用配線列を構成する任意の第１導体配線が前記半導体素子の前記第１辺と交差する第１角度と、前記第２接合用配線列を構成し前記第１導体配線と対向する位置に形成された第２導体配線が前記半導体素子の前記第２辺と交差する第２角度が等しく設定されている構成とすることができる。
また、前記第１素子電極列及び第２素子電極列を構成する個々の素子電極は円柱状の突起電極である構成とすることができる。
また、半導体装置の製造方法において、前記配線基板上に、前記半導体素子の前記第１辺に沿った方向において基準距離を隔てて第１認識マーク及び第２認識マークを設け、前記配線基板の前記半導体素子の前記第１辺に平行な方向の寸法変化を、前記第１認識マークと前記第２認識マーク間の前記第１辺に沿った方向の前記基準距離からの変移により求めることができる。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態にかかる半導体装置の平面図である。図１（ａ）において、配線基板３は、絶縁性基材１と、絶縁性基材１の表面に形成された導体配線２とを有する。配線基板３には更に、第１接合用配線列９、及び第２接合用配線列１０が設けられている。配線基板３に載置された半導体素子４の主面上には、半導体素子４の第１辺６に沿って第１素子電極列５が配列され、第１辺６と対向する第２辺８に沿って第２素子電極列７が配列されている。
第１接合用配線列９は、導体配線２を延在して形成され、絶縁性基材１上の半導体素子４が載置された領域の外側から、半導体素子４の第１辺６を横切り第１素子電極列５と各々接合され、更に半導体素子４の中心に向かって延在している。
第２接合用配線列１０は、導体配線２を延在して形成され、絶縁性基材１上の半導体素子４が載置された領域の外側から半導体素子４の第２辺８を横切り第２素子電極列７と各々接合され、更に半導体素子４の中心に向かって延在している。
第１接合用配線列９を構成する各々の導体配線２のピッチは、半導体素子４が載置された領域の外側では第１素子電極列５のピッチより広く、第１素子電極列５との接合箇所では第１素子電極列５のピッチと等しく、第１素子電極列５との接合箇所より半導体素子４の中心側では第１素子電極列５のピッチより狭くなるように、連続的に変化させて形成されている。
一方、第２接合用配線列１０を構成する各々の導体配線２のピッチは、半導体素子４が載置された領域の外側では第２素子電極列７のピッチより狭く、第２素子電極列７との接合箇所では第２素子電極列７のピッチと等しく、第２素子電極列７との接合箇所より半導体素子４の中心側では第２素子電極列７のピッチより広くなるように、連続的に変化させて形成されている。
ここでは、一般的な液晶用パッケージに用いられるＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージとして、例えば絶縁性基材１は厚み４０μｍ程度のポリイミド、導体配線２は厚み８μｍ、幅１５μｍ程度のＣｕ上に無電解Ｓｎめっきを形成したもの、素子電極列５、７は高さ１５μｍ程度の電解Ａｕめっきバンプを用いた場合を例としている。
次に、本実施の形態に係る半導体装置の製造方法について、図１（ｂ）、（ｃ）を参照しながら説明する。図１（ｂ）、（ｃ）において、図１（ａ）に示した半導体装置の要素と同一の要素には、同一の参照符号が付されている。なお、半導体素子４の第１辺６に平行な方向をＹ方向、直交する方向をＸ方向とする。
図１（ｂ）は、図１（ａ）に比較して、配線基板３のＹ方向の寸法が２ｙだけ延びた場合を示す。この場合、半導体素子４を配線基板３に載置する際に、半導体素子４を第１辺６と直交するＸ方向に沿って、図１（ａ）の位置（基準位置）からＹ方向の寸法変化であるｙに比例した距離ｄｘ＝αｙだけ移動させる。それにより、第１接合用配線列９のピッチが第１素子電極列５のピッチと等しく、かつ第２接合用配線列１０のピッチが第２素子電極列７のピッチと等しい位置関係に調整することができる。その結果、第１接合用配線列９と第１素子電極列５及び、第２接合用配線列１０と第２素子電極列７とを、適切な相互関係で接合することができる。
図１（ｃ）は、図１（ｂ）に比較して、配線基板３のＹ方向の寸法が更に延びた場合を示す。この場合でも、半導体素子４を配線基板３に載置する際に、半導体素子４を第１辺６と直交する方向に沿って、図１（ａ）の位置からＹ方向の寸法変化であるｙ’に比例した距離ｄｘ＝αｙ’だけ移動させる。それにより、第１接合用配線列９のピッチが第１素子電極列５のピッチと等しく、かつ第２接合用配線列１０のピッチが第２素子電極列７のピッチと等しくなる位置関係に調整することができる。その結果、第１接合用配線列９と第１素子電極列５及び、第２接合用配線列１０と第２素子電極列７とを、適切な相互関係で接合することがでる。
以上のように本実施形態によれば、原理的に配線基板のＹ方向の寸法変化量による制限を受けることなく、第１及び第２接合用配線列９、１０と、第１及び第２素子電極列５、７とを、ずれを解消して接合することができる。
ここで、一般的には、Ｙ方向の寸法変化であるｙ、ｙ’は配線基板の製造ロット内では大きな差異では無い為、配線基板の出荷検査もしくは受け入れ検査時の寸法測定結果から、移動量ｄｘをロット毎に設定することができる。
なお、図１の例は、第１接合用配線列９及び第２接合用配線列１０の対応する位置の導体配線の角度が、互いに等しい構成を示したものである。これは、Ｙ方向には寸法の変化があるが、Ｘ方向には寸法の変化が実質的に無いと考えられる場合の態様である。後述するように、Ｘ方向にも寸法の変化が実質的に発生する場合には、それに応じて第１接合用配線列９及び第２接合用配線列１０の角度を調整する必要がある。
（第２の実施形態）
図２（ａ）、（ｂ）は、本発明の第２の実施形態にかかる半導体装置の平面図である。同図において、図１（ａ）に示した半導体装置の要素と同一の要素には、同一の参照符号を付して、説明の繰り返しを省略する。
本実施形態の第１の実施形態との相違点は、図２（ａ）に示すように、第１接合用配線列９を構成する任意の第１導体配線９ａが半導体素子の第１辺６と交差する第１角度θ１が、第２接合用配線列１０を構成し第１導体配線９ａと対向する位置に形成された第２導体配線１０ａが半導体素子４の第２辺８と交差する第２角度θ２よりも小さいことである。
配線基板３の寸法変化は、一般的にはＹ方向にもＸ方向にも発生する。図２（ｂ）に示すように、配線基板３のＹ方向の寸法が２ｙ延びると同時に、配線基板３のＸ方向の寸法がｘ延びた場合には、半導体素子４を第１辺６と直交する方向に沿って図２（ａ）の位置からｙに比例した距離だけ移動させる。それにより、第１接合用配線列９のピッチが第１素子電極列５のピッチと等しく、かつ第２接合用配線列１０のピッチが第２素子電極列７のピッチと等しくなる位置関係に調整することができる。その結果、第１接合用配線列９と第１素子電極列５及び、第２接合用配線列１０と第２素子電極列７とを適切な相互関係で接合することができる。
すなわち、本発明の第２の実施形態にかかる半導体装置では、配線基板３のＸ方向の寸法変化にも対応して、第１及び第２接合用配線列９、１０と第１及び第２素子電極列５、７とをずれを解消して接合することができる。
ここで比較の為に、配線基板３のＸ方向の寸法変化に対応していない本発明の第１の実施形態にかかる半導体装置について、図２（ｂ）と同様にＸ方向の寸法がｘだけ延びた場合を、同一の縮尺で図２（ｃ）に図示する。第１接合用配線列９が第１素子電極列５のピッチと合う位置に半導体素子４を移動させた場合は、第２接合用配線列１０が第２素子電極列７とずれてしまい、接合できないことが判る。
なお、第１角度θ１と第２角度θ２の大きさの関係は、上記構成と逆であってもよい。その場合は、半導体素子４の基準位置、及び移動させる向きを上記構成に対して左右反転させればよい。
（第３の実施形態）
図３は、本発明の第３の実施形態にかかる半導体装置の平面図、図４は図３の要部拡大図である。図３、図４において、図１（ａ）に示した半導体装置の要素と同一の要素には、同一の参照符号を付して、説明の繰り返しを省略する。但し、図３、図４においては、第１素子電極５ａ及び第２素子電極７ａが、円柱形状となっている点が、図１（ａ）に示した半導体装置とは相違する。
第１の実施形態の場合、第１及び第２素子電極５ａ、７ａと第１及び第２接合用配線列９、１０の交差角度は、図１（ａ）〜（ｃ）に示したように半導体素子の配置位置で変化する。これに対して、本実施形態の第１及び第２素子電極５ａ，７ａのように円柱形状とすることで、図４の（ａ）、（ｂ）に示すように、第１素子電極５ａと第１接合用配線列９との交差角度によらず、第１素子電極５ａと第１接合用配線列９との接合面積（斜線部分）は、第１素子電極５ａを構成する円柱の直径と第１接合用配線列９の幅で決定される。
このため、図４に図示するように全ての位置で接合面積を同一にすることもできるが、例えば図５に示す様に、接合後に印加される応力が大きい半導体素子４の端部に向かうに従い、円柱の直径を大きくすることで接合面積を増加させて、接合強度を確保することもできる。
なお、電解Ａｕめっきを用いれば、露光マスク形状を円形にすることで、第１素子電極５ａ、第２素子電極７ａを容易に円柱形状に形成することができる。
（第４の実施形態）
図６は、本発明の第４の実施形態にかかる半導体装置の製造方法を示す平面図である。図６において、図１（ａ）に示した半導体装置の要素と同一の要素には、同一の参照符号を付して、説明の繰り返しを省略する。本実施形態の構成では、配線基板１上に、第１認識マーク１１、第２認識マーク１２が形成されている。半導体素子４の第１辺６に沿った方向における、第１認識マーク１１と第２認識マーク１２間の距離はＷ０である。
図６（ｂ）は図６（ａ）に比較し、配線基板３のＹ方向の寸法が２ｙだけ延びた場合を示す。この場合、半導体素子４の第１辺６に沿った方向の第１認識マーク１１と認識マーク１２間の距離はＷ１となり、配線基板３の半導体素子４の第１辺６に平行な方向の寸法変化ｙは、（Ｗ１−Ｗ０)に比例する。
従って、半導体素子４を配線基板３に載置する際に、半導体素子４を第１辺６と直交する方向に沿って、図６（ａ）の位置からＹ方向の寸法変化であるｙに比例した距離ｄｘ＝αｙ＝α’（Ｗ１−Ｗ０)だけ移動させる。それにより、第１接合用配線列９のピッチが第１素子電極列５のピッチと等しく、かつ第２接合用配線列１０のピッチが第２素子電極列７のピッチと等しい位置関係に調整することができる。その結果、第１接合用配線列９と第１素子電極列５及び、第２接合用配線列１０と第２素子電極列７とを、適切な相互関係で接合することができる。
この第４の実施形態によれば、実際に接合に用いる配線基板３の第１及び第２認識マーク１１、１２の距離の変移（Ｗ１−Ｗ０）に応じて、半導体素子４の移動距離ｄｘを最適な値に設定することができる。そのため、ロット毎にｄｘを設定していた第１の実施形態と比較し、更に接合の位置精度を向上させることができる。
なお、第１〜第３の実施形態においては、配線基板３上の第１及び第２接合用配線列９、１０に角度を持たせた形態としたのに対して、図７に示すように、半導体素子４上の第１及び第２素子電極５、７に角度を持たせた形態としても良い。
すなわち図７（ａ）に示すように、導体配線２は均一のピッチで直線状に延在して形成され、半導体素子４が載置された領域の左右の外側から、それぞれ半導体素子４の第１辺６および第２辺８を横切り、第１素子電極列５及び第２素子電極列７と各々接合されている。第１素子電極列５及び第２素子電極列７を構成する各素子電極は、第１辺６及び第２辺８を横切る方向を長手方向とする細長い形状を有する。
第１素子電極列５を構成する各素子電極のピッチは、半導体素子４の外縁近傍では導体配線２のピッチより広く、導体配線２との接合箇所では導体配線２のピッチと等しく、導体配線２との接合箇所より半導体素子４の中心側では導体配線２のピッチより狭くなるように、連続的に変化している。
一方、第２素子電極列７を構成する各素子電極のピッチは、半導体素子４の外縁近傍では導体配線２のピッチより狭く、導体配線２との接合箇所では導体配線２のピッチと等しく、導体配線２との接合箇所より半導体素子４の中心側では導体配線２のピッチより広くなるように、連続的に変化している。
図７（ｂ）は、図７（ａ）に比較して、配線基板３のＹ方向の寸法が２ｙだけ延びた場合を示す。この場合、半導体素子４を配線基板３に載置する際に、半導体素子４を第１辺６と直交する方向に沿って、図７（ａ）の位置からＹ方向の寸法変化であるｙに比例した距離ｄｘ＝αｙだけ移動する。それにより、第１素子電極列５及び第２素子電極列７のピッチが、導体配線２のピッチと等しい位置関係に調整することができる。その結果、導体配線２と第１素子電極列５及び第２素子電極列７とを、適切な相互関係で接合することができる。
この場合、配線基板３上の導体配線２の側に突起電極１３を設ける必要があるが、例えば図８に示す様に、導体配線２を横切り、導体配線２の両側の絶縁基材１上に亘って形成された突起電極１３（特許第３５６５８３５号公報参照）を用いても良い。
（第５の実施形態）
図９は、本発明の第５の実施形態にかかる半導体装置を示す平面図である。図９において、第１配線基板２４は、第１絶縁性基材２１、第１絶縁性基材２１上に形成された導体配線２２、及び第１外部電極列２３からなる。第１外部電極列２３は、複数の導体配線２２を延在させて、第１絶縁性基材２１の一端に配列して形成されている。第２配線基板２８は、第２絶縁性基材２５、第２絶縁性基材２５上に形成された導体配線２６、及び第２外部電極列２７からなる。第２外部電極列２７は、複数の導体配線２６を延在させて、第２絶縁性基材２５の一端に配列して形成されている。
第１外部電極列２３のピッチは、第１配線基板２４の中央から第１外部電極列２３が形成された一辺に向かって広くなるように設定されている。第２外部電極列２７のピッチは、第２配線基板２８の中央から第２外部電極列２７が形成された一辺に向かって狭くなるように設定されている。第１配線基板２４の第１外部電極列２３を形成した一辺と、第２配線基板２８の第２外部電極列２７を形成した一辺とが相対向し、第１外部電極列２３と第２外部電極列２７とが同一ピッチとなる部分で接合されている。
本実施形態では、第１配線基板２４がポリイミドで形成された液晶用ＣＯＦパッケージ、第２配線基板が液晶用ガラス基板である場合を例としている。第１外部電極列２３としてＣｕ箔上にＳｎめっきを形成し、第２外部電極列２７としてＡｌを用い、各々をＡＣＦ（Anisotropic Conductive Film）を用いて接合する。
なお、本実施形態は、第１配線基板２４を液晶用ガラス基板、第２配線基板を液晶用ＣＯＦパッケージと置き換えても、全く同様に適用して同一の機能を持たせることができる。
本実施の形態に係る半導体装置の製造方法の特徴は、第１の実施形態と同様であり、図９（ｂ）は、図９（ａ）と比較して、配線基板２４のＹ方向の寸法が２ｙだけ延びた場合を示す。図９（ｃ）は、図９（ａ）と比較して、配線基板２４のＹ方向の寸法が２ｙ’だけ縮んだ場合を示す。
いずれの場合も、配線基板２４のＸ方向の位置をＹ方向の寸法変化に比例した距離ｄｘ＝βｙ、あるいはｄｘ’＝βｙ’だけ移動することで、第１外部電極列２３と第２外部電極列２７とが同一ピッチとなる部分で接合することができる。
本実施形態の場合は第１〜第４の実施形態と異なり、第１外部電極列２３と第２外部電極列２７のいずれにも突起電極を設ける必要は無く、前述のようにＣＯＦ等のパッケージと液晶ガラス基板との接合に用いることができる。
（第６の実施形態）
図１０は、本発明の第６の実施形態にかかる半導体装置を示す平面図である。図１０において、配線基板３４は、絶縁性基材３１、絶縁性基材３１上に形成された導体配線３２、及び検査用電極列３３を備えている。検査用電極列３３は、複数の導体配線３２を延在させて形成されている。３５は、検査用電極列３３に接触させる検査用プローブである。
検査用電極列３３のピッチは、検査用プローブ３５と接触する位置では検査用プローブ３５のピッチと等しく、検査用プローブ３５と接触する位置から一方に離れるに従い検査用プローブ３５のピッチよりも広く形成されており、その逆方向に離れるに従い狭く形成されている。
本実施形態では、配線基板３４が液晶用ＣＯＦパッケージを構成する一部分である場合を例としている。検査用電極列３３としてＣｕ箔上にＳｎめっきを形成し、検査用プローブ３５としてタングステンを用いて電気的検査を実施する。
本実施の形態に係る半導体装置の検査方法において、検査用電極列３３に対して検査用プローブ３５を整合させて接触させる方法は、第１の実施形態において、第１接合用配線列９と第１素子電極列５及び、第２接合用配線列１０と第２素子電極列７とを、適切な相互関係に整合させる方法と同様である。すなわち、図１０（ｂ）は図１０（ａ）と比較し、配線基板３４のＹ方向の寸法が２ｙだけ延びた場合、図１０（ｃ）は図１０（ａ）と比較し、配線基板３４のＹ方向の寸法が２ｙ’だけ縮んだ場合を示す。
いずれの場合も、配線基板３４のＸ方向の位置を、Ｙ方向の寸法変化に比例した距離ｄｘだけ移動させることで、検査用電極列３３と検査用プローブ３５とが同一ピッチとなる部分で両者を接触させることができる。
本発明の半導体装置は、寸法変化の比較的大きな有機基材上に形成されたパターンへの精密な位置合わせ技術として有用である。
本発明の第１の実施形態における半導体装置を示す平面図 （ａ）、（ｂ）は、本発明の第２の実施形態における半導体装置を示す平面図、（ｃ）は比較のために従来例の半導体装置を示す平面図 本発明の第３の実施形態における半導体装置を示す平面図 同実施形態における半導体装置を示す要部拡大図 同実施形態における半導体装置を示す平面図 本発明の第４の実施形態における半導体装置を示す平面図 本発明の第５の実施形態における半導体装置を示す平面図 同実施形態で用いられる突起電極の例を示す斜視図 本発明の第６の実施形態における半導体装置を示す平面図 本発明の第７の実施形態における半導体装置を示す平面図 従来の半導体装置を示す平面図
符号の説明
１ 絶縁性基材
２ 導体配線
３ 配線基板
４ 半導体素子
５、５ａ 第１素子電極列
６ 第１辺
７、７ａ 第２素子電極列
８ 第２辺
９ 第１接合用配線列
９ａ 第１導体配線
１０ 第２接合用配線列
１０ａ 第２導体配線
１１ 第１認識マーク
１２ 第２認識マーク
１３ 突起電極
２１ 第１絶縁性基材
２２ 第１導体配線
２３ 第１外部電極列
２４ 第１配線基板
２５ 第２絶縁性基材
２６ 第２導体配線
２７ 第２外部電極列
２８ 第２配線基板
３１ 絶縁性基材
３２ 導体配線
３３ 検査用電極列
３４ 配線基板
３５ 検査用プローブ
４１ 絶縁性基材
４２ 導体配線
４３ 接合用配線列
４４ 配線基板
４５ 半導体素子
４６ 素子電極

Claims (10)

  1. 絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有する配線基板と、
    前記配線基板上に載置された半導体素子と、
    前記半導体素子の主面上に、前記半導体素子の第１辺に沿って設けられた第１素子電極列と、
    前記半導体素子の主面上に、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、
    前記導体配線が延在して形成され、前記絶縁性基材上の前記半導体素子が載置された半導体素子領域の外側から前記半導体素子の前記第１辺を横切り前記第１素子電極列と各々接合された第１接合用配線列と、
    前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第２辺を横切り前記第２素子電極列と各々接合された第２接合用配線列とを備え、
    前記第１接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように連続的に変化しており、
    前記第２接合用配線列を構成する各々の導体配線のピッチは、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように連続的に変化していることを特徴とする半導体装置。
  2. 前記第１接合用配線列及び前記第２接合用配線列は、各々前記第１素子電極列及び前記第２素子電極列と各々接合された位置から、更に前記半導体素子の中心に向かって延在している請求項１記載の半導体装置。
  3. 前記第１接合用配線列を構成する任意の第１導体配線が前記半導体素子の前記第１辺と交差する第１角度と、前記第２接合用配線列を構成し前記第１導体配線と対向する位置に形成された第２導体配線が前記半導体素子の前記第２辺と交差する第２角度の関係が、いずれか一方の角度が他方の角度よりも小さく設定されている請求項１記載の半導体装置。
  4. 前記第１接合用配線列を構成する任意の第１導体配線が前記半導体素子の前記第１辺と交差する第１角度と、前記第２接合用配線列を構成し前記第１導体配線と対向する位置に形成された第２導体配線が前記半導体素子の前記第２辺と交差する第２角度が等しく設定されている請求項１記載の半導体装置。
  5. 前記第１素子電極列及び第２素子電極列を構成する個々の素子電極は円柱状の突起電極である請求項１〜４のいずれか１項記載の半導体装置。
  6. 第１辺に沿って設けられた第１素子電極列と、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列とが主面上に形成された半導体素子を準備する工程と、
    絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有し、前記導体配線を延在させて、前記半導体素子を載置する半導体素子領域の外側では前記第１素子電極列のピッチより広く、前記半導体素子の中心側の先端では前記第１素子電極列のピッチより狭くなるように形成した第１接合用配線列と、前記半導体素子領域の外側では前記第２素子電極列のピッチより狭く、前記半導体素子の中心側の先端では前記第２素子電極列のピッチより広くなるように形成した第２接合用配線列を備えた配線基板を準備する工程と、
    前記半導体素子を前記配線基板に載置する際に、前記配線基板の前記半導体素子の前記第１辺に平行な方向に寸法変化があった場合、前記半導体素子を前記第１辺と直交する方向に沿って、同方向における基準位置から前記寸法変化分に比例した距離を移動させて、前記第１接合用配線列のピッチが前記第１素子電極列のピッチと等しくなり、かつ前記第２接合用配線列のピッチが前記第２素子電極列のピッチと等しくなる位置で、前記第１接合用配線列と前記第１素子電極列及び、前記第２接合用配線列と前記第２素子電極列とを接合する工程とを含むことを特徴とする半導体装置の製造方法。
  7. 前記配線基板上に、前記半導体素子の前記第１辺に沿った方向において基準距離を隔てて第１認識マーク及び第２認識マークを設け、
    前記配線基板の前記半導体素子の前記第１辺に平行な方向の寸法変化を、前記第１認識マークと前記第２認識マーク間の前記第１辺に沿った方向の前記基準距離からの変移により求める請求項６記載の半導体装置の製造方法。
  8. 絶縁性基材及び前記絶縁性基材の表面に形成された複数本の導体配線を有する配線基板と、
    前記配線基板上に載置された半導体素子と、
    前記半導体素子の主面上に、前記半導体素子の第１辺に沿って設けられた第１素子電極列と、
    前記半導体素子の主面上に、前記第１辺と対向する第２辺に沿って設けられた第２素子電極列と、
    前記導体配線が延在して形成され、前記絶縁性基材上の前記半導体素子が載置された半導体素子領域の外側から前記半導体素子の前記第１辺を横切り前記第１素子電極列と各々接合された第１接合用配線列と、
    前記導体配線が延在して形成され、前記半導体素子領域の外側から前記半導体素子の前記第２辺を横切り前記第２素子電極列と各々接合された第２接合用配線列とを備え、
    前記第１接合用配線列及び前記第２接合用配線列を構成する各導体配線のピッチは均一であり、
    前記第１素子電極列を構成する各素子電極は、前記第１辺及び前記第２辺を横切る方向を長手方向とする細長い形状を有し、前記各素子電極間のピッチは、前記半導体素子の外縁側では前記第１接合用配線列を構成する各導体配線のピッチより広く、前記半導体素子の中心側の先端では前記各導体配線のピッチより狭くなるように連続的に変化しており、
    前記第２素子電極列を構成する各素子電極は、前記第１辺及び前記第２辺を横切る方向を長手方向とする細長い形状を有し、前記各素子電極間のピッチは、前記半導体素子の外縁側では前記第２接合用配線列を構成する各導体配線のピッチより狭く、前記半導体素子の中心側の先端では前記各導体配線のピッチより広くなるように連続的に変化していることを特徴とする半導体装置。
  9. 第１絶縁性基材、前記第１絶縁性基材の表面に形成された複数本の導体配線、及び前記複数の導体配線を延在して前記第１絶縁性基材の一端に配列して形成された第１外部電極列を有する第１配線基板と、
    前記第１配線基材上に搭載され、素子電極が前記複数の導体配線と電気的に接続された半導体素子と、
    第２絶縁性基材、前記第２絶縁性基材の表面に形成された複数本の導体配線、及び前記複数の導体配線を延在して前記第２絶縁性基材の一端に配列して形成された第２外部電極列とを有する第２配線基板とを備え、
    前記第１外部電極列のピッチは前記第１配線基板の中央から前記第１外部電極列が形成された一辺に向かって広くなるように形成され、前記第２外部電極列のピッチは前記第２配線基板の中央から前記第２外部電極列が形成された一辺に向かって狭くなるように形成され、
    前記第１配線基板の前記第１外部電極列を形成した一辺と、前記第２配線基板の前記第２外部電極列を形成した一辺とが相対し、前記第１外部電極列と前記第２外部電極列とが同一ピッチとなる部分で接合されていることを特徴とする半導体装置。
  10. 絶縁性基材、前記絶縁性基材上に形成された複数本の導体配線、及び前記複数の導体配線を延在して形成された検査用電極列を備えた配線基板と、
    前記配線基材上に搭載され、素子電極が前記複数の導体配線と電気的に接続された半導体素子とを備え、
    前記検査用電極列のピッチは前記配線基板の電気特性を検査するための検査用プローブと接触する基準位置では前記検査用プローブのピッチと等しく、前記基準位置から一方に離れるに従い前記検査用プローブのピッチよりも広く形成されており、前記基準位置から前記検査用電極列のピッチが広く形成されている方向と逆方向に離れるに従い狭く形成されていることを特徴とする半導体装置。
JP2007321210A 2007-12-12 2007-12-12 半導体装置及びその製造方法 Withdrawn JP2009147019A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007321210A JP2009147019A (ja) 2007-12-12 2007-12-12 半導体装置及びその製造方法
US12/330,167 US20090154126A1 (en) 2007-12-12 2008-12-08 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007321210A JP2009147019A (ja) 2007-12-12 2007-12-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009147019A true JP2009147019A (ja) 2009-07-02

Family

ID=40752949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007321210A Withdrawn JP2009147019A (ja) 2007-12-12 2007-12-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20090154126A1 (ja)
JP (1) JP2009147019A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017170374A1 (ja) * 2016-03-29 2017-10-05 日本碍子株式会社 静電チャックヒータ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326243A (ja) * 2000-03-10 2001-11-22 Seiko Epson Corp 半導体装置の製造方法
JP3813797B2 (ja) * 2000-07-07 2006-08-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3603890B2 (ja) * 2002-03-06 2004-12-22 セイコーエプソン株式会社 電子デバイス及びその製造方法並びに電子機器
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20090154126A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
TWI713187B (zh) 具有增大的附接角度的導電線之半導體裝置及方法
JP2008131035A (ja) バンプ付き半導体チップ及びそれを備える半導体パッケージ
KR101501626B1 (ko) 배선 기판 및 그 제조 방법과 반도체 장치
US20150253897A1 (en) Bonding pad structure and touch panel
KR20040050848A (ko) 반도체 장치
US20190353684A1 (en) Probe, inspection jig, inspection device, and method of manufacturing probe
US20130334684A1 (en) Substrate structure and package structure
JP2014044189A (ja) プローブ及びこれを用いたプローブカード
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JP2009094152A (ja) 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
JP2012015469A (ja) 半導体装置用テープキャリア
JP2009147019A (ja) 半導体装置及びその製造方法
JP6674284B2 (ja) 実装構造及びモジュール
CN106206519B (zh) 包括用于抑制焊桥的电气图案的电气装置
JP2009200164A (ja) 配線基板ならびに半導体装置及びその製造方法
JP2014033059A (ja) 半導体装置及びその製造方法
JP2014033058A (ja) 半導体装置及びその製造方法
JP3623407B2 (ja) 配線基板
JP4076933B2 (ja) 半導体装置およびその製造方法
JP2012199269A (ja) 電子部品及びその製造方法と、配線基板
TWI765652B (zh) 運用半導體製程成形於晶圓基板之電性檢測裝置
JP2003297865A (ja) ベアチップおよび同ベアチップが実装された電気部品
JP2014229882A (ja) 実装方法および実装装置
JP2007242941A (ja) 電子デバイス
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110301