KR20050083059A - 배선 기판 - Google Patents

배선 기판 Download PDF

Info

Publication number
KR20050083059A
KR20050083059A KR1020050074157A KR20050074157A KR20050083059A KR 20050083059 A KR20050083059 A KR 20050083059A KR 1020050074157 A KR1020050074157 A KR 1020050074157A KR 20050074157 A KR20050074157 A KR 20050074157A KR 20050083059 A KR20050083059 A KR 20050083059A
Authority
KR
South Korea
Prior art keywords
conductor wiring
electrode
protruding electrode
wiring
conductor
Prior art date
Application number
KR1020050074157A
Other languages
English (en)
Other versions
KR100608938B1 (ko
Inventor
히로유키 이마무라
노부유키 고우타니
Original Assignee
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시키가이샤 filed Critical 마쯔시다덴기산교 가부시키가이샤
Publication of KR20050083059A publication Critical patent/KR20050083059A/ko
Application granted granted Critical
Publication of KR100608938B1 publication Critical patent/KR100608938B1/ko

Links

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
    • A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
    • A47J47/02—Closed containers for foodstuffs
    • A47J47/04—Closed containers for foodstuffs for granulated foodstuffs
    • A47J47/06—Closed containers for foodstuffs for granulated foodstuffs with arrangements for keeping fresh
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D23/00—General constructional features
    • F25D23/12—Arrangements of compartments additional to cooling compartments; Combinations of refrigerators with other equipment, e.g. stove
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2317/00—Details or arrangements for circulating cooling fluids; Details or arrangements for circulating gas, e.g. air, within refrigerated spaces, not provided for in other groups of this subclass
    • F25D2317/04—Treating air flowing to refrigeration compartments
    • F25D2317/041—Treating air flowing to refrigeration compartments by purification
    • F25D2317/0411—Treating air flowing to refrigeration compartments by purification by dehumidification
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F25—REFRIGERATION OR COOLING; COMBINED HEATING AND REFRIGERATION SYSTEMS; HEAT PUMP SYSTEMS; MANUFACTURE OR STORAGE OF ICE; LIQUEFACTION SOLIDIFICATION OF GASES
    • F25D—REFRIGERATORS; COLD ROOMS; ICE-BOXES; COOLING OR FREEZING APPARATUS NOT OTHERWISE PROVIDED FOR
    • F25D2700/00—Means for sensing or measuring; Sensors therefor
    • F25D2700/12—Sensors measuring the inside temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

필름 기재(1)와, 필름 기재 상에 정렬하여 설치된 다수 줄의 도체 배선(2)과, 각 도체 배선에 형성된 돌기 전극(3)을 구비한다. 돌기 전극은, 도체 배선의 길이 방향을 가로질러 도체 배선의 양측의 필름 기재 상의 영역에 걸쳐 형성되고, 돌기 전극의, 도체 배선의 폭 방향의 단면 형상은, 중앙부가 양측보다도 높게 되어 있다. 도체 배선 상에 형성된 돌기 전극이, 가로 방향으로 가해지는 힘에 대해 실용적으로 충분한 강도로 유지된다.

Description

배선 기판{CIRCUIT BOARD}
본 발명은, 칩 온 필름(COF)에 사용되는 테이프 캐리어 기판과 같은 배선 기판, 특히 배선 기판의 도체 배선 상에 형성된 돌기 전극의 구조, 및 그 제조 방법에 관한 것이다.
필름 기재(基材)를 사용한 패키지 모듈의 일종으로서, COF(Chip On Film)가 알려져 있다. 도 14는 COF의 일례의 일부를 도시하는 단면도이다. COF는, 유연한 절연성의 테이프 캐리어 기판(20) 위에 반도체 소자(21)가 탑재되고, 밀봉 수지(22)에 의해 보호된 구조를 갖고, 플랫 패널 디스플레이의 구동용 드라이버로서 주로 사용되고 있다. 테이프 캐리어 기판(20)은, 주된 요소로서, 절연성의 필름 기재(23)와 그 면 상에 형성된 도체 배선(24)을 포함한다. 필요에 따라 도체 배선(24) 상에는, 금속 도금 피막(25) 및 절연 수지인 솔더 레지스트(26)의 층이 형성된다. 일반적으로, 필름 기재(23)로서는 폴리이미드가, 도체 배선(24)으로서는 구리가 사용된다.
또, 테이프 캐리어 기판(20) 상의 도체 배선(24)과 반도체 소자(21) 상의 전극 패드(27)는, 돌기 전극(28)을 통해 접속되어 있다. 이 돌기 전극(28)은, 미리 테이프 캐리어 기판(20) 상의 도체 배선(24)에 대해 형성해 두는 방법과, 반도체 소자(21) 상의 전극 패드(27)에 대해 형성해 두는 방법 중 어느 하나에 의해 설치된다.
테이프 캐리어 기판(20) 상의 도체 배선(24)에 대해 돌기 전극(28)을 형성하기 위해서는, 예를 들면 일본국 특개 2001-168129호 공보에 기재된 바와 같은 방법이 이용된다. 그 제조 방법의 공정에 관해, 도 15a1∼f1, 도 15a2∼f2를 참조하여 설명한다. 도 15a1∼f1은, 종래예의 제조 공정에서의 필름 기재의 일부를 도시하는 평면도이다. 도 15a2∼f2는, 각각 도 15a1∼f1에 대응하는 단면도이다. 각 단면도는, 도 15a1의 C-C에 대응하는 위치에서 도시되어 있다. 이 제조 공정은, 금속 도금에 의해 돌기 전극을 형성하는 경우의 예이다.
먼저, 도 15a1에 도시하는 바와 같이 도체 배선(24)이 형성된 필름 기재(23)에 대해, 도 15b1에 도시하는 바와 같이 포토레지스트(29)를 전체면에 형성한다. 다음에 도 15c1에 도시하는 바와 같이, 돌기 전극 형성용의 노광 마스크(30)를 사용하여, 그 광 투과 영역(30a)을 통해 포토레지스트(29)를 노광한다. 다음에 도 15d1에 도시하는 바와 같이, 포토레지스트(29)를 현상하여 개구 패턴(29a)을 형성하고, 도 15e1에 도시하는 바와 같이, 개구 패턴(29a)을 통해 금속 도금을 실시한다. 포토레지스트(29)를 박리하면, 도 15f1에 도시하는 바와 같이, 도체 배선(24)에 돌기 전극(28)이 형성된 테이프 캐리어 기판(20)이 얻어진다. 돌기 전극(28)은, 도 15f1에 도시하는 바와 같이, 장방형의 필름 기재(23)의 4변을 따라 배치되어 있는 것이 일반적이지만, 각 변에 대해 일렬이 아니라, 다수 열로 배열되어 있는 경우도 있다.
이상과 같이 테이프 캐리어 기판(20)의 도체 배선(24)에 돌기 전극(28)을 형성하는 경우, 필름 기재(23)의 특성상, 노광 마스크(30)의 위치 맞춤이 곤란하다. 노광 마스크(30)의 위치 맞춤에 어긋남이 있으면 양호한 돌기 전극(28)을 형성할 수 없으므로, 일반적으로는 반도체 소자(21) 상의 전극 패드(27)에 돌기 전극(28)을 형성한다. 한편, 테이프 캐리어 기판(20) 상의 도체 배선(24)에 돌기 전극(28)을 형성하는 방법은, 반도체 소자(21) 상의 전극 패드(27)에 돌기 전극(28)을 형성하는 방법에 비해, 공정 수를 저감하여 제조 비용을 저감할 수 있는 이점이 있다.
그러나, 상술한 바와 같은 종래예의 방법에 의해 형성된 돌기 전극(28)은, 그 형상이 양호하지는 않았다. 도 16a, b에, 상술한 제조 공정에 의해 제작된 테이프 캐리어 기판의 단면도를 도시한다. 도 16a는, 도체 배선(24)의 길이 방향의 단면도이고, 도 15f2와 같은 도면이다. 도 16b는, 도 16a의 D-D 단면, 즉 도체 배선(24)을 가로지르는 방향의 단면을 도시한다.
도 16a, b에 도시한 바와 같이, 돌기 전극(28)은, 도체 배선(24)의 상면에 접합된 상태로 형성된다. 따라서 돌기 전극(28)은, 도체 배선(24) 상면의 미소한 면적의 접합만에 의해 유지되어 있다. 이 때문에, 가로 방향의 힘이 가해지면, 돌기 전극(28)이 도체 배선(24)의 상면으로부터 박리되기 쉽다. 예를 들면, 반도체 소자(21) 상의 전극 패드(27)(도14 참조)와 접속된 상태에서, 반도체 소자(21)와 테이프 캐리어 기판(20)과의 사이에 가로 방향의 힘이 가해지면, 돌기 전극(28)이 도체 배선(24)으로부터 박리할 위험이 있어, 반도체 소자의 실장 후의 접속 상태의 안정성에 문제가 있다.
또, 돌기 전극(28)은, 도 15d1에 도시한 미소한 면적의 개구 패턴(29a)을 통해, 도체 배선(24)의 상면에만 도금에 의해 형성되므로, 돌기 전극(28)의 상면은 평탄하게 된다. 돌기 전극(28)의 상면이 평탄하면, 이하와 같이, 반도체 소자(21) 상의 전극 패드(27)와의 접속을 행할 때에 장해가 발생한다.
첫째로, 돌기 전극(28)과 전극 패드(27)의 위치 맞춤에 어긋남이 있으면, 평탄한 돌기 전극(28)은, 접속되어야 할 전극 패드(27)에 인접하는 전극 패드(27)와 위치가 겹쳐지기 쉽다는 것이다. 그 결과, 부적당한 전극 패드(27)와 접속될 위험이 있다.
둘째로, 전극 패드(27)와의 접속시에, 전극 패드(27)의 표면에 형성되어 있는 자연 산화막의 파쇄가 곤란하다는 것이다. 통상, 전극 패드(27)의 산화막을 돌기 전극(28)의 맞닿음에 의해 파쇄하여, 산화되어 있지 않은 금속 부분과의 전기적 접속을 얻는데, 돌기 전극(28)의 상면이 평탄하면 산화막이 파쇄되기 어렵다.
셋째로, 도 17에 도시하는 바와 같이 반도체 소자(21)와 테이프 캐리어 기판(20) 사이에 수지층(22)을 개재시킨 상태에서, 돌기 전극(28)과 전극 패드(27)를 접속하는 처리가 곤란하다는 것이다. 즉, 반도체 소자(21)의 실장시에, 돌기 전극(28)의 꼭대기면에 의해 수지층(22)을 배제하고, 돌기 전극(28)과 전극 패드(27)를 접촉시키나, 돌기 전극(28)의 상면이 평탄하면, 수지층(22)을 배제하는 작용이 충분히 이루어지지 않는다.
또한, 도 15에 도시한 종래예의 방법에 의해 돌기 전극(28)을 형성하는 경우, 돌기 전극 형성용의 노광 마스크(30)와 도체 배선(24)의 위치 맞춤 정밀도가 나쁘면, 포토레지스트(29)에 형성된 개구 패턴(29a)이 도체 배선(24)에 겹쳐지는 면적이 작아진다. 그 결과, 도 18에 도시하는 바와 같이, 도체 배선(24) 상에 형성된 돌기 전극(28)에 대해, 설계한 사이즈를 확보할 수 없다. 이러한 돌기 전극(28)의 사이즈 불량은, 앞으로의 COF의 다출력화에 따른 전극 패드(27)의 협(狹) 피치화에 의해, 더욱 심각한 문제가 된다.
또한, 이상에서 설명한 문제는 테이프 캐리어 기판의 경우에 현저하나, 각종 배선 기판에 공통의 문제이다.
본 발명은, 도체 배선 상에 형성된 돌기 전극이, 가로 방향으로 가해지는 힘에 대해 실용적으로 충분한 강도로 유지되어, 반도체 소자 실장 후에 충분한 접속의 안정성이 얻어지는 배선 기판을 제공하는 것을 목적으로 한다.
또, 본 발명은, 반도체 소자의 전극 패드와의 접속에 적합한 형상의 돌기 전극을 갖는 배선 기판을 제공하는 것을 목적으로 한다.
또한, 본 발명은, 상술한 바와 같은 양호한 상태의 돌기 전극을 용이하게 형성 가능하고, 또 포토레지스트에 형성되는 개구 패턴과 도체 배선의 위치 맞춤의 정밀도가 낮아도, 돌기 전극을 도체 배선 상에 충분한 면적으로 확실히 형성하는 것이 가능한, 배선 기판의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 배선 기판은, 절연성 기재와, 상기 절연성 기재 상에 정렬하여 설치된 다수 줄의 도체 배선과, 상기 각 도체 배선에 형성된 돌기 전극을 구비한다. 상기 돌기 전극은, 상기 도체 배선의 길이 방향을 가로질러 상기 도체 배선의 양측의 상기 절연상 기재 상의 영역에 걸쳐 형성되고, 상기 돌기 전극의, 상기 도체 배선의 폭 방향의 단면 형상은, 중앙부가 양측보다도 높게 되어 있는 것을 특징으로 한다.
본 발명의 다른 구성의 배선 기판은, 절연성 기재와, 상기 절연성 기재 상에 정렬하여 설치된 다수 줄의 도체 배선과, 상기 각 도체 배선에 형성된 돌기 전극을 구비한다. 상기 돌기 전극은, 상기 도체 배선의 길이 방향을 가로질러 상기 도체 배선의 양측의 상기 절연성 기재 상의 영역에 걸쳐 형성되고, 상기 돌기 전극의 상면은 평탄한 것을 특징으로 한다.
본 발명의 배선 기판의 제조 방법은, 다수 줄의 도체 배선을 절연성 기재 상에 정렬하여 설치하는 단계와, 상기 절연성 기재의 상기 도체 배선이 설치된 면에 포트레지스트를 형성하는 단계와, 상기 포토레지스트에, 상기 도체 배선을 가로질러 상기 도체 배선의 양측의 영역으로 넓어지는 개구부를 형성하여, 상기 개구부 중에 상기 도체 배선의 일부를 노출시키는 단계와, 상기 노출한 상기 도체 배선의 일부에 금속 도금을 실시하여 돌기 전극을 형성하는 단계를 구비한다.
본 발명의 배선 기판은, 도체 배선 상에 형성된 돌기 전극이, 도체 배선을 가로질러 도체 배선의 양측의 영역에 걸쳐 있고, 도체 배선의 폭 방향에서, 도체 배선의 상면 및 양 측면에 형성된 단면 형상을 갖는다. 이 구성에 의하면, 돌기 전극이 도체 배선의 상면뿐만 아니라 양 측면에도 접합되어 있기 때문에, 돌기 전극의 가로 방향으로 가해지는 힘에 대해 충분한 안정성이 얻어진다.
돌기 전극은, 도체 배선의 양측부에서 절연성 기재 면에 접하고 있는 것이 바람직하다. 또 돌기 전극의 도체 배선의 길이 방향의 종단면 형상은, 실질적으로 장방형인 것이 바람직하다. 도체 배선 및 돌기 전극은, 이들을 형성하고 있는 금속과는 다른 금속으로 도금되어 있는 것이 바람직하다. 돌기 전극의 도체 배선을 가로지르는 방향은, 도체 배선의 길이 방향에 대해 직교하고 있는 것이 바람직하다. 도체 배선은, 선단부에 다른 영역보다도 폭이 좁은 영역을 갖고, 그 폭이 좁은 영역에 돌기 전극이 형성되어 있는 것이 바람직하다.
본 발명의 배선 기판의 제조 방법에서는, 다수 줄의 도체 배선이 정렬하여 설치된 절연성 기재의 전체면에 포토레지스트를 형성하고, 정렬하고 있는 도체 배선을 가로질러 도체 배선의 양측의 영역을 포함하는 형상을 갖는다. 개구부를 포토레지스트에 형성한다. 이 개구부 중에 노출된 도체 배선의 일부에 금속 도금을 실시하여 돌기 전극을 형성한다.
이 방법에 의하면, 상술한 바와 같은 양호한 상태의 돌기 전극을 용이하게 형성 가능하고, 또 포토레지스트에 형성되는 개구 패턴과 도체 배선의 위치 맞춤의 정밀도가 낮아도, 돌기 전극을 도체 배선 상에 충분한 면적으로 확실히 형성하는 것이 가능하다.
상술한 제조 방법에 있어서, 개구부를, 다수의 도체 배선에 걸치는 구멍으로서 형성해도 된다. 또, 포토레지스트에 개구부를 형성하는 단계에서, 빛이 투과하는 영역이 다수의 도체 배선을 걸쳐 가로지르는 부분을 갖는 노광 마스크, 또는 빛을 차단하는 영역이 다수의 도체 배선에 걸쳐 가로지르는 부분을 갖는 노광 마스크를 사용하여, 포토레지스트의 노광을 행할 수 있다. 노광 마스크의 빛을 투과하는 영역, 또는 노광 마스크의 빛을 차단하는 영역의 길이 방향은, 도체 배선의 길이 방향에 대해 직교하고 있는 것이 바람직하다. 금속 도금은, 전해 도금에 의해 실시하는 것이 바람직하다.
상기의 제조 방법에 있어서 바람직하게는, 반도체 탑재부의 단변 방향으로 배열된 도체 배선을, 장변 방향으로 배열된 도체 배선보다도 폭이 넓게 형성하고, 포토레지스트에 형성하는 개구부를, 절연성 기재의 장변에 대응하는 부분에서는 연속한 형상으로 하고, 단변에 대응하는 부분에서는 개별의 개구부가 배치된다. 이것에 의해, 노광 마스크의 위치 맞춤의 정밀도가 낮아도, 절연성 기재의 단변 방향으로 배열된 도체 배선에 형성되는 돌기 전극과, 장변 방향으로 배열된 도체 배선에 형성되는 돌기 전극을, 일정한 위치 관계로 형성하는 것이 가능하다.
또, 절연성 기재 상의 도체 배선의 선단부에 다른 영역보다도 폭이 좁은 영역을 형성하며, 폭이 좁은 영역에 돌기 전극을 형성하는 것이 바람직하다.
상기 중 어느 하나의 배선 기판과, 배선 기판 상에 탑재된 반도체 소자를 구비하고, 돌기 전극을 통해, 반도체 소자의 전극 패드와 도체 배선이 접속된 반도체 장치를 구성할 수 있다. 또, 반도체 소자의 전극 패드는, 반도체 소자의 표면에 형성된 절연막이 개구된 바닥부에 위치하는 구성으로 할 수 있다.
또, 상기 중 어느 하나의 배선 기판을 사용하여, 배선 기판 상에 반도체 소자를 재치하고, 반도체 소자의 전극 패드와 상기 돌기 전극을 접속함으로써, 돌기 전극을 통해, 반도체 소자의 전극 패드와 도체 배선을 접속하여 반도체 장치를 제조할 수 있다. 이 경우에, 반도체 소자의 전극 패드의 표면의 산화막을 돌기 전극에 의해서 파쇄하여, 돌기 전극과 반도체 소자의 내부의 산화되어 있지 않은 부분을 접속하는 것이 바람직하다. 또, 도체 배선 상의 돌기 전극이 형성된 영역을 덮도록 밀봉 수지를 형성 후, 배선 기판 상에 반도체 소자를 재치하여, 반도체 소자의 전극 패드와 돌기 전극을 접속하는 것이 바람직하다. 또, 반도체 소자의 전극 패드와 돌기 전극을 접속할 때에, 양자를 서로 맞닿게 하여 가압하면서, 맞닿음부에 초음파를 인가하는 것이 바람직하다.
이하, 본 발명의 실시 형태에 관해, 도면을 참조하여 구체적으로 설명한다. 또한, 이하의 실시 형태에서는 테이프 캐리어 기판의 경우를 예로서 설명하지만, 다른 배선 기판의 경우에도 마찬가지로 각 실시 형태의 사상을 적용 가능하다.
(실시 형태 1)
도 1 및 도 2a∼c를 참조하여, 실시 형태 1에서의 테이프 캐리어 기판의 구조에 관해 설명한다. 도 1은, 테이프 캐리어 기판의 일부를 도시하는 사시도이다. 도 2a는 테이프 캐리어 기판의 일부를 도시하는 평면도, 도 2b는 단면으로 도시한 정면도, 도 2c는 도 2b에서의 A-A 단면도이다.
도 1에 도시하는 바와 같이, 필름 기재(1) 위에는, 다수 줄의 도체 배선(2)이 정렬하여 설치되고, 각 도체 배선(2) 상에 돌기 전극(3)이 형성되어 있다. 돌기 전극(3)의 평면 형상은, 도 2a에 도시하는 바와 같이, 도체 배선(2)을 가로질러 도체 배선(2)의 양측의 영역에 걸쳐 있다. 도체 배선(2)의 폭 방향에서의 돌기 전극(3)의 단면 형상은, 도 2c에 도시하는 바와 같이, 도체 배선(2)의 상면 및 양 측면에 접합되고, 중앙부가 양측보다도 높아진, 중앙이 높은 형상이다. 또 돌기 전극(3)은, 도체 배선(2)의 양측부에서 필름 기재(1)의 면에 접하도록 형성되어 있다. 도체 배선(2)의 길이 방향에서의 돌기 전극(3)의 단면은, 도 2b에 도시하는 바와 같이, 실질적으로 장방형이다.
돌기 전극(3)을 상술한 바와 같은 형상으로 함으로써, 돌기 전극(3)은, 실용적으로 충분한 강도로 도체 배선(2) 상에 유지된다. 즉, 돌기 전극(3)은, 도체 배선(2)의 상면뿐만 아니라 양 측면에도 접합되어 있으므로, 가로 방향으로 가해지는 힘에 대해서는 안정성이 충분하다.
또, 돌기 전극(3)의 상면이 평탄하지 않고 중앙이 높은 것에 의해, 반도체 소자의 전극 패드와의 접속에 적합하다. 첫째로, 돌기 전극(3)과 전극 패드의 위치 맞춤에 어긋남이 있어도, 상면이 평탄한 경우와 비교하여, 돌기 전극(3)은 인접하는 부적당한 전극 패드와 접촉하기 어렵다. 둘째로, 전극 패드와의 접속시에, 전극 패드의 표면에 형성된 산화막을, 돌기 전극(3)의 볼록 형상의 상면에 의해 용이하게 파쇄할 수 있어, 산화되어 있지 않은 내부와 양호한 전기적 접속이 얻어진다. 셋째로, 반도체 소자와 테이프 캐리어 기판 사이에 수지층을 개재시킨 상태에서, 돌기 전극(3)과 전극 패드를 접속할 때에, 돌기 전극(3)의 꼭대기면에 의해 수지층을 용이하게 배제할 수 있다.
또한, 이상의 효과를 얻기 위해서는, 돌기 전극(3)이 도체 배선(2)의 양측부에서 필름 기재(1)의 면에 접하도록 형성되어 있는 것은, 필수는 아니다. 단, 이러한 구성을 갖는 경우에, 가로 방향으로 가해지는 힘에 대해 가장 안정적으로 도체 배선(2)에 유지된다. 또, 도체 배선(2)의 길이 방향에서의 돌기 전극(3)의 단면이 실질적으로 장방형인 것도 필수는 아니지만, 이러한 구조는, 반도체 소자의 전극 패드와의 접속 성능이 가장 양호하고, 게다가 제조가 용이하다.
도 2c에 도시하는 바와 같이, 돌기 전극(3)의 도체 배선(2)의 상면으로부터의 두께는, 도체 배선(2)의 측면으로부터의 가로 방향의 두께보다도 크다. 이러한 형상은 필수는 아니지만, 테이프 캐리어 기판(6)의 기복 등에 의한 도체 배선(2)과 반도체 소자(21) 사이의 쇼트를 억제하고, 또한, 인접하는 도체 배선(2) 상의 돌기 전극(3)과의 쇼트를 회피하기 위해 효과적이다. 이 형상은, 후술하는 도금을 사용한 제조 방법에 의해 형성된다.
필름 기재(1)로서는, 일반적인 재료인 폴리이미드를 사용할 수 있다. 다른 조건에 따라, PET, PEI 등의 절연 필름 재료를 사용해도 된다. 도체 배선(2)은, 통상 두께가 3∼20㎛의 범위로, 구리를 사용하여 형성한다. 필요에 따라, 필름 기재(1)와 도체 배선(2) 사이에, 에폭시계의 접착제를 개재시켜도 된다.
돌기 전극(3)의 두께는 통상 3∼20㎛의 범위이다. 돌기 전극(3)의 재료로서는, 예를 들면 구리를 사용할 수 있다. 구리를 사용하는 경우, 돌기 전극(3)과 도체 배선(2)에 금속 도금을 실시하는 것이 바람직하다. 예를 들면 니켈 도금을 내층으로 하고, 금 도금을 외층으로 하여 실시한다. 또는, 주석, (니켈+팔라듐), 니켈만, 금만의 도금을 실시하는 경우도 있다. 돌기 전극(3)과 도체 배선(2)에 금속 도금을 실시하는 경우, 돌기 전극(3)과 도체 배선(2) 사이에는 도금을 실시하지 않는다. 돌기 전극(3)에 금속 도금을 실시하지 않는 경우는, 돌기 전극(3)으로서, 예를 들면 금, 또는 니켈을 사용하여, 돌기 전극(3)과 도체 배선(2) 사이에 니켈 도금을 실시한다.
(실시 형태 2)
도 3a1∼f1, 도 3a2∼f2를 참조하여, 실시 형태 2에서의 테이프 캐리어 기판의 제조 방법에 관해 설명한다. 도 3a1∼f1은, 테이프 캐리어 기판에서의 돌기 전극을 형성하는 제조 공정을 도시하고, 반도체 소자 탑재부의 평면도이다. 도 3a2∼f2는, 도 3a1∼f1에 각각 대응하는 확대 단면도이다. 각 단면도는, 도 3a1에서의 B-B에 대응하는 위치에서의 단면을 나타낸다.
먼저, 도 3a1에 도시하는 바와 같이, 다수의 도체 배선(2)이 표면에 정렬하여 형성된 필름 기재(1)를 준비한다. 이 필름 기재(1)의 전체면에, 도 3b1에 도시하는 바와 같이, 포토레지스트(4)를 형성한다. 다음에 도 3c1에 도시하는 바와 같이, 필름 기재(1)에 형성된 포토레지스트(4)의 상부에, 돌기 전극 형성용의 노광 마스크(5)를 대향시킨다. 노광 마스크(5)의 광 투과 영역(5a)은, 다수의 도체 배선(2)의 정렬 방향으로, 다수의 도체 배선(2)을 가로지르도록 연속한 장공 형상을 갖는다.
노광 마스크(5)의 광 투과 영역(5a)을 통해 노광하여, 현상함으로써, 도 3d1에 도시하는 바와 같이, 포토레지스트(4)에, 도체 배선(2)을 가로지르는 장공 형상 패턴(4a)이 개구된다. 이것에 의해 장공 형상 패턴(4a)중에, 도체 배선(2)의 일부가 노출된다. 다음에, 포토레지스트(4)의 장공 형상 패턴(4a)을 통해, 도체 배선(2)의 노출된 부분에 금속 도금을 실시하여, 도 3e1에 도시하는 바와 같이 돌기 전극(3)을 형성한다. 다음에, 포토레지스트(4)를 제거하면, 도 3f1에 도시하는 바와 같이, 도체 배선(2)에 돌기 전극(3)이 형성된 테이프 캐리어 기판(6)이 얻어진다.
이상과 같이, 포토레지스트(4)에 형성된 장공 형상 패턴(4a)을 통해 도체 배선(2)의 노출된 부분에 금속 도금을 실시함으로써, 도 2a∼c에 도시한 바와 같은 형상의 돌기 전극(3)을 용이하게 형성할 수 있다. 이것은, 도 3e1의 공정에서, 도체 배선(2)의 상면뿐만 아니라 측면도 노출되어 있고, 도체 배선(2)의 노출면 전체에 걸쳐 도금이 형성되기 때문이다.
포토레지스트(4)의 장공 형상 패턴(4a)은, 도 3d1에 도시한 바와 같이 다수 줄의 도체 배선(2)에 걸쳐 연속한 형상이 아니어도 된다. 즉, 적어도 도체 배선(2)의 양측의 소정 범위의 영역을 포함하는 형상이면, 다수의 도체 배선(2)에 각각 대응하는 장공이 이산적으로 배치된 패턴을 사용할 수도 있다. 단, 다수 줄의 도체 배선(2)에 걸쳐 연속한 장공 형상 패턴이면, 노광 마스크(5)의 광 투과 영역(5a)을, 도 3c1에 도시한 것 같은 연속한 장공으로 할 수 있으므로, 작성이 용이하다. 장공 형상 패턴(4a)은, 각각의 도체 배선(2)의 양측에 걸친 범위에 형성되는 한, 그 길이 방향이 도체 배선(2)에 대해 다소의 각도를 갖고 있어도 문제없지만, 도체 배선(2)의 길이 방향에 대해 직교하고 있는 것이 가장 합리적이다.
또, 포토레지스트(4)에 장공 형상 패턴(4a)을 형성하여 금속 도금을 실시함으로써, 도체 배선(2)에 대한 돌기 전극(3)의 위치 정밀도를 용이하게 확보할 수 있다. 즉, 도체 배선(2)에 대한 장공 형상 패턴(4a)의 위치 어긋남이 허용 범위 내이면, 도체 배선(2)과 장공 형상 패턴(4a)이 반드시 교차하여, 도체 배선(2)이 노출되기 때문이다. 금속 도금은 도체 배선(2)의 상면 및 측면으로 성장하기 때문에, 장공 형상 패턴(4a)의 위치 어긋남에 관계없이, 일정한 형상 ·치수로 형성되어, 설계된 조건을 만족할 수 있다. 따라서, 노광 마스크(5)의 위치 맞춤에 엄밀한 정밀도를 필요로 하지 않아, 조정이 용이하다.
돌기 전극(3)을 구리로 형성하는 경우, 금속 도금의 일례로서는, 도금액으로서 황산구리를 사용하고, 0.3∼5A/d㎡의 조건으로 전해 도금을 행한다. 전해 도금은, 돌기 전극(3)을 도 2c에 도시한 것 같은 단면 형상으로 충분한 두께로 형성하기 때문에 적합하다.
다음에, 본 실시 형태의 제조 방법을 실시할 때에 발생하는, 노광 마스크(5)의 위치 어긋남에 기인하는 문제를 해결하는 방법에 관해 설명한다. 먼저, 반도체 소자의 전극 패드와 테이프 캐리어 기판(6)의 도체 배선(2)의 상호의 배치 관계에 관해, 도 4∼도 6을 참조하여 설명한다.
도 4는 반도체 소자의 일례를 도시하는 평면도이다. 반도체 소자(7) 면에 형성된 전극 패드의 배치가 나타내어진다. 반도체 소자(7)의 장변 방향으로 배열된 전극 패드를 8a로 나타내고, 단변 방향으로 배열된 전극 패드를 8b로 나타낸다. 전극 패드(8a)는, 전극 패드(8b)에 비해 다수, 고밀도로 배치되어 있다. C1은 반도체 소자(7)의 중심(반도체 소자 중심이라 기재함)을 나타낸다. D는 전극 패드(8a)의 끝가장자리와 C1 사이의 거리이다. S1은 전극 패드(8a)의 끝가장자리와 전극 패드(8b)의 끝가장자리 사이의 간격이다. L1은 전극 패드(8a)의 길이, W1은 전극 패드(8a)의 폭이다.
도 5는 테이프 캐리어 기판의 제조에 사용되는, 도체 배선(2)이 형성된 필름 기재(1)의 일부를 도시하는 평면도이다. C2는 반도체 소자(7)가 탑재되어야 할 영역의 중심(반도체 소자 탑재부 중심이라 기재함)을 나타낸다. d는 도체 배선(2)의 끝가장자리와 반도체 소자 탑재부 중심(C2) 사이의 거리이다.
도 6은 본 실시 형태의 제조 방법에 의해, 도체 배선(2) 상에 돌기 전극(3)이 형성된 테이프 캐리어 기판(6)의 반도체 탑재부를 도시하는 평면도이다. 이 도면에 있어서의 돌기 전극(3)은, 도 3c1에서의 노광 마스크(5)가 도체 배선(2)에 대해 위치 어긋남이 없는 상태로 형성된 경우를 나타낸다. L2는 돌기 전극(3)의 길이, W2는 돌기 전극(3)의 폭이다.
도체 배선(2)의 길이 방향으로의 노광 마스크(5)의 위치 어긋남을 고려하면, 반도체 소자 중심(C1)에서 전극 패드(8a)까지의 거리(D)보다도, 반도체 소자 탑재부 중심(C2)에서 도체 배선(2)까지의 거리(d)를 짧게 하는 것이 바람직하다. 또, 전극 패드(8a)의 길이(L1)보다도, 돌기 전극(3)의 길이(L2)를 길게 하는 것이 바람직하다. 이렇게 하면, 노광 마스크(5)의 위치 어긋남에 기인하여, 형성된 돌기 전극(3)의 위치가 도체 배선(2)의 길이 방향으로 어긋나더라도, 전극 패드(8a)와 돌기 전극(3)이 대향하는 면적을 충분한 크기로 확보 가능하다.
또, 도 7은, 도 6과 마찬가지로, 본 실시 형태의 제조 방법에 의해, 도체 배선(2) 상에 돌기 전극(3)이 형성된 테이프 캐리어 기판(6)의 반도체 탑재부를 도시하는 평면도이다. 이 도면에서의 돌기 전극(3)은, 도 3c1에서의 노광 마스크(5)가 도체 배선(2)에 대해 필름 기재(1)의 단변 방향으로 위치 어긋난 상태로 형성된 경우를 나타낸다. S2는, 필름 기재(1)의 장변 방향으로 배열된 도체 배선(2) 상의 돌기 전극(3)의 끝가장자리와, 단변 방향으로 배열된 도체 배선(2)의 옆가장자리 사이의 간격이다.
도 7에 도시하는 상태의 경우, 돌기 전극(3)의 크기는 모두 설계한 치수를 만족할 수 있으나, 도체 배선(2)과 노광 마스크(5)의 위치 어긋남 방향에 기인하여, 도 4에 도시하는 간격(S1)과 도 7에 도시하는 간격(S2)에 차이가 발생하고 있다. 즉, 노광 마스크(5)가 필름 기재(1)의 단변 방향으로 위치 어긋난 경우, 필름 기재(1)의 장변 방향으로 배치된 도체 배선(2) 상에서는, 돌기 전극(3)의 위치가 도체 배선(2)의 길이 방향으로 이동하는 것에 대해, 필름 기재(1)의 단변 방향으로 배치된 도체 배선(2) 상에서는, 돌기 전극(3)의 위치가 이동하지 않기 때문이다. 이 문제를 해결하는 방법을 도 8 및 9에 도시한다.
도 8은, 도 3c1의 공정에서 사용하는 노광 마스크(5)의 패턴을 변경한 노광 마스크(9)를 도시한다. 이 노광 마스크(9)는, 필름 기재(1)의 장변에 대응하는 부분의 광 투과 영역(9a)이 연속한 장공 형상을 갖는 것에 대해, 단변에 대응하는 부분의 광 투과 영역(9b)은, 개별의 개구가 배치된 이산적 형상을 갖는다. 더불어, 도 9에 도시하는 바와 같이 도체 배선(10a, 10b)이 형성된 필름 기재(1)를 사용한다. 이 형태에서는, 필름 기재(1)의 장변 방향으로 배열된 도체 배선(10a)에 비해, 단변 방향으로 배열된 도체 배선(10b)은 폭이 넓다.
상술한 노광 마스크(9)를 사용하여, 상술한 도체 배선(10a, 10b) 위에 포토레지스트의 개구 패턴을 형성하여 금속 도금을 실시하면, 설계한 사이즈의 돌기 전극(3)이 얻어지고, 또한 도 4에 도시한 간격(S1)과 도 7에 도시한 간격(S2)을 동일하게 할 수 있다. 즉, 도 8의 노광 마스크(9)가 필름 기재(1)의 단변 방향으로 위치 어긋난 경우, 도 9의 필름 기재(1)의 단변 방향으로 배치된 도체 배선(10b) 상에서는, 노광 마스크(9)의 광 투과 영역(9b)이 폭 방향으로 이동하여, 형성되는 돌기 전극(3)의 위치가 도 9에 도시하는 바와 같이 이동한다. 게다가, 도체 배선(10b)이 폭이 넓게 형성되어 있기 때문에, 이동량이 허용 범위 내이면, 소정의 사이즈로 돌기 전극(3)이 형성된다. 그 이동량은, 필름 기재(1)의 장변 방향으로 배치된 도체 배선(10a) 상에서, 돌기 전극(3)의 위치가 도체 배선(10a)의 길이 방향으로 이동하는 양과 동등하다. 그 결과, S1과 S2가 동일하게 된다.
도 10a, b는, 도 3c1에 도시한 공정에 대응하고, 다른 형태의 노광 마스크(11)를 사용하는 경우를 도시한다. 이 형태에서는, 노광 마스크(11)에는, 도 3c1에서의 노광 마스크(5)의 광 투과 영역(5a)에 대응하는 위치에, 광 차단 영역(11a)이 형성되어 있다. 이 노광 마스크(11)는 포토레지스트(4)가 네거티브형인 경우에 적용한다. 노광 마스크(11)에 관한 다른 조건은, 도 3c1의 노광 마스크(5)와 동일하다.
(실시 형태 3)
도 11을 참조하여, 실시 형태 3에서의 테이프 캐리어 기판의 구조 및 그 제조 방법에 관해 설명한다. 본 실시 형태에서는, 필름 기재(1) 상에 형성된 도체 배선(12)은, 선단부(12a)가 다른 기단부(12b)보다도 가늘게 된 형상을 갖는다. 이것은, 이하의 이유에서이다.
즉, 도 3e1에 도시한 전해 금속 도금에 의한 돌기 전극(3)의 형성시에는, 도체 배선(2)의 폭 방향으로도 구리 도금층이 성장한다. 이 때문에, 인접하는 도체 배선(2)으로부터 폭 방향으로 성장하는 구리 도금층들이 단락할 위험이 있다. 이것을 회피하기 위해 도체 배선(2)의 상호 간격을 넓게 하면, 도체 배선(2)의 밀도가 저하하여, 반도체 장치의 소형화의 장해가 된다.
그래서 본 실시 형태와 같이, 도체 배선(12)의 선단부(12a)를 가늘게 하고, 이 가는 부분에 돌기 전극(3)을 형성하면, 도체 배선(12)의 폭 방향으로 구리 도금층이 성장했을 때에, 인접하는 구리 도금층 사이에서 단락이 발생할 위험이 경감된다.
(실시 형태 4)
도 12를 참조하여, 실시 형태 4에서의 반도체 장치 및 그 제조 방법에 관해 설명한다. 테이프 캐리어 기판(6)은, 상술한 실시 형태에 기재된 바와 같이, 필름 기재(1) 위에 배치된 다수 줄의 도체 배선(2)에 각각 돌기 전극(3)이 형성되고, 돌기 전극(3)은 도 2a∼c에 도시한 것 같은 형상을 갖는다. 즉, 도체 배선(2)을 가로질러 도체 배선(2)의 양측의 영역에 걸쳐 있고, 도체 배선(2)의 폭 방향에서의 단면 형상이, 도체 배선(2)의 상면 및 양 측면에 접합된 형상이다. 또, 도체 배선(2)의 폭 방향에서의 단면 형상은, 중앙부가 양측보다도 높게 된, 중앙이 높은 형상이다. 테이프 캐리어 기판(6) 상에 실장된 반도체 소자(21)는, 그 전극 패드(27)에 돌기 전극(3)이 접속되고, 테이프 캐리어 기판(6)과 반도체 소자(21)의 사이에는, 밀봉 수지(22)가 충전되어 있다.
이 반도체 장치의 제조시에는, 상술한 실시 형태에서의 제조 방법에 의해 제작된 테이프 캐리어 기판(6) 상에 반도체 소자(21)를 탑재하여, 본딩 툴(13)에 의해 가압한다. 그 때, 본딩 툴(13)을 통해 초음파를 인가하는 것이 바람직하다. 이것에 의해, 돌기 전극(3)의 볼록 형상으로 형성된 선단이, 전극 패드(27)의 표면층의 산화막에 맞닿아 진동하므로, 산화막을 파쇄하는 효과가 현저하게 된다.
또, 도 13a, b에 도시하는 바와 같은 방법에 의해, 반도체 소자(21)를 테이프 캐리어 기판(6) 상에 실장할 수도 있다. 즉 도 13a에 도시하는 바와 같이, 테이프 캐리어 기판(6)의 돌기 전극(3)이 형성된 영역을 덮어 밀봉 수지(14)를 충전한다. 다음에, 반도체 소자(21)와 테이프 캐리어 기판(6)을 대향시켜, 양자를 서로를 향해 가압하여, 도 13b에 도시하는 바와 같이, 전극 패드(27)에 돌기 전극(3)을 맞닿게 한다. 이 때, 중앙이 높고 볼록 형상인 돌기 전극(3)의 상면(5)에 의해, 밀봉 수지(14)가 양 옆으로 효과적으로 배제되어, 돌기 전극(3)과 전극 패드(27)를 용이하게 맞닿게 할 수 있다.
본 발명의 테이프 캐리어 기판에 의하면, 도체 배선 상에 형성된 돌기 전극이, 가로 방향으로 가해지는 힘에 대해 실용적으로 충분한 강도로 유지되어, 반도체 소자 실장 후에 충분한 안정성이 얻어진다. 또, 돌기 전극의 형상이 반도체 소자의 전극 패드와의 접속에 바람직하다.
본 발명의 테이프 캐리어 기판의 제조 방법은, 상술한 바와 같은 양호한 상태의 돌기 전극을 용이하게 형성 가능하며, 또 포토레지스트에 형성되는 개구 패턴과 도체 배선의 위치 맞춤의 정밀도가 낮아도, 돌기 전극을 도체 배선 상에 충분한 면적으로 확실히 형성하는 것이 가능하다.
도 1은 실시 형태 1에서의 테이프 캐리어 기판의 일부를 도시하는 사시도,
도 2a는 이 테이프 캐리어 기판의 일부를 도시한 평면도, 도 2b는 이 단면으로 도시한 정면도, 도 2c는 도 2b에서의 A-A 단면도,
도 3a1∼f1은 실시 형태 2에서의 테이프 캐리어 기판의 제조 방법의 공정에서의 필름 기재의 일부를 도시하는 평면도, 도 3a2∼f2는 각각 도 3a1∼f1에 대응하는 확대 단면도,
도 4는 반도체 소자의 일례를 도시하는 평면도,
도 5는, 테이프 캐리어 기판의 제조에 사용되는, 도체 배선이 형성된 필름 기재를 도시하는 평면도,
도 6은 실시 형태 2의 제조 방법에 의해 제조된 테이프 캐리어 기판의 일례의 반도체 탑재부를 도시하는 평면도,
도 7은 실시 형태 2의 제조 방법에 의해 제조된 테이프 캐리어 기판의 다른 예의 반도체 탑재부를 도시하는 평면도,
도 8은 실시 형태 2에서의 노광 마스크의 일례를 도시하는 평면도,
도 9는 실시 형태 2에서의 변형예의 도체 배선이 설치된 테이프 캐리어 기판을 도시하는 평면도,
도 10a는 실시 형태 2에서의 다른 예의 노광 마스크를 사용하는 노광 공정을 도시하는 평면도, 도 10b는 그 확대 단면도,
도 11은 실시 형태 3에서의 테이프 캐리어 기판을 도시하는 평면도,
도 12는 실시 형태 4에서의 반도체 장치를 도시하는 단면도,
도 13a, b는 실시 형태 4에서의 반도체 장치의 제조 방법의 다른 예를 도시하는 단면도,
도 14는 종래예의 COF의 일부를 도시하는 단면도,
도 15a1∼f1은 종래예의 테이프 캐리어 기판의 제조 공정에서의 필름 기재의 일부를 도시하는 평면도, 도 15a2∼f2는 도 15a1∼f1에 각각 대응하는 단면도,
도 16a, b는, 도 15의 제조 공정에 의해 제작된 테이프 캐리어 기판의 일부를 도시하는 단면도,
*도 17은 도 16의 테이프 캐리어 기판에 반도체 소자를 실장하는 형태를 도시하는 단면도,
도 18은 도 15의 제조 공정의 과제를 설명하기 위해 테이프 캐리어 기판의 일부를 도시하는 평면도이다.
〈도면의 주요부분에 대한 부호의 설명〉
1, 23 …필름 기재 2, 12, 24 …도체 배선
3, 28 …돌기 전극 4, 29 …포토레지스트
4a …장공 형상 패턴 5, 9, 11, 30 …노광 마스크
5a, 9a, 11a, 30a …광 투과 영역 6, 20 …테이프 캐리어 기판
7, 21 …반도체 소자 8a, 8b …전극 패드
10a, 10b …도체 배선 12a …선단부
12b …기단부 13 …본딩 툴
14, 22 …밀봉 수지 25 …금속 도금 피막
26 …솔더 레지스트 27 …전극 패드
29a…개구 패턴

Claims (2)

  1. 절연성 기재와, 상기 절연성 기재상에 정렬하여 설치된 복수 개의 도체 배선과, 상기 각 도체 배선에 형성된 돌기 전극을 구비한 배선 기판에 있어서,
    상기 돌기 전극은, 상기 도체 배선의 길이 방향을 가로 질러 상기 도체 배선의 양측의 상기 절연성 기재상의 영역에 걸쳐 형성되고, 상기 돌기 전극의 상기 도체 배선의 상면으로부터의 두께는, 상기 도체 배선의 양측으로부터의 두께보다도 큰 것을 특징으로 하는 배선 기판.
  2. 절연성 기재와, 상기 절연성 기재상에 정렬하여 설치된 복수 개의 도체 배선과, 상기 각 도체 배선에 형성된 돌기 전극을 구비한 배선 기판에 있어서,
    상기 돌기 전극은, 상기 도체 배선의 길이 방향을 가로 질러 상기 도체 배선의 양측의 상기 절연성 기재상의 영역에 걸쳐 형성되고, 상기 돌기 전극의 상면은 평탄한 것을 특징으로 하는 배선 기판.
KR1020050074157A 2003-04-28 2005-08-12 배선 기판 KR100608938B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00124281 2003-04-28
JP2003124281A JP3565835B1 (ja) 2003-04-28 2003-04-28 配線基板およびその製造方法ならびに半導体装置およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2005-0030342A Division KR100527565B1 (ko) 2003-04-28 2005-04-12 배선 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050083059A true KR20050083059A (ko) 2005-08-24
KR100608938B1 KR100608938B1 (ko) 2006-08-03

Family

ID=33028300

Family Applications (4)

Application Number Title Priority Date Filing Date
KR10-2004-0029474A KR100499902B1 (ko) 2003-04-28 2004-04-28 반도체 장치
KR10-2005-0030342A KR100527565B1 (ko) 2003-04-28 2005-04-12 배선 기판 및 그 제조 방법
KR10-2005-0030341A KR100499899B1 (ko) 2003-04-28 2005-04-12 반도체 장치의 제조 방법
KR1020050074157A KR100608938B1 (ko) 2003-04-28 2005-08-12 배선 기판

Family Applications Before (3)

Application Number Title Priority Date Filing Date
KR10-2004-0029474A KR100499902B1 (ko) 2003-04-28 2004-04-28 반도체 장치
KR10-2005-0030342A KR100527565B1 (ko) 2003-04-28 2005-04-12 배선 기판 및 그 제조 방법
KR10-2005-0030341A KR100499899B1 (ko) 2003-04-28 2005-04-12 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (4) US7285734B2 (ko)
JP (1) JP3565835B1 (ko)
KR (4) KR100499902B1 (ko)
CN (4) CN1707767A (ko)
TW (4) TWI327347B (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4268434B2 (ja) * 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
US20060157534A1 (en) * 2004-08-06 2006-07-20 Tessera, Inc. Components with solder masks
TWI246383B (en) * 2004-09-21 2005-12-21 Advanced Semiconductor Eng A manufacturing method of a multi-layer circuit board with embedded passive components
JP4171492B2 (ja) 2005-04-22 2008-10-22 松下電器産業株式会社 半導体装置およびその製造方法
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
JP4071782B2 (ja) * 2005-05-30 2008-04-02 松下電器産業株式会社 半導体装置
DE112006001506T5 (de) * 2005-06-16 2008-04-30 Imbera Electronics Oy Platinenstruktur und Verfahren zu ihrer Herstellung
US8643163B2 (en) * 2005-08-08 2014-02-04 Stats Chippac Ltd. Integrated circuit package-on-package stacking system and method of manufacture thereof
JP4786976B2 (ja) * 2005-09-13 2011-10-05 パナソニック株式会社 配線基板及びその製造方法、並びに半導体装置
JP4068635B2 (ja) 2005-09-30 2008-03-26 松下電器産業株式会社 配線基板
JP4740708B2 (ja) * 2005-09-30 2011-08-03 パナソニック株式会社 配線基板、及び半導体装置
JP4305667B2 (ja) 2005-11-07 2009-07-29 セイコーエプソン株式会社 半導体装置
JP4728782B2 (ja) 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
JP4717604B2 (ja) 2005-11-17 2011-07-06 パナソニック株式会社 配線基板およびそれを用いた半導体装置
JP2007150088A (ja) * 2005-11-29 2007-06-14 Matsushita Electric Ind Co Ltd 配線基板およびその製造方法
JP4728828B2 (ja) 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
JP4773864B2 (ja) 2006-04-12 2011-09-14 パナソニック株式会社 配線基板及びこれを用いた半導体装置並びに配線基板の製造方法
JP4813255B2 (ja) * 2006-05-23 2011-11-09 パナソニック株式会社 配線基板及びその製造方法ならびに半導体装置
JP2009117721A (ja) * 2007-11-08 2009-05-28 Mitsui Mining & Smelting Co Ltd 配線基板、回路基板、これらの製造方法
JP2009147019A (ja) * 2007-12-12 2009-07-02 Panasonic Corp 半導体装置及びその製造方法
JP5154271B2 (ja) * 2008-03-17 2013-02-27 日本特殊陶業株式会社 はんだバンプを有する配線基板及びその製造方法
US9118324B2 (en) * 2008-06-16 2015-08-25 Silicon Works Co., Ltd. Driver IC chip and pad layout method thereof
JP5513417B2 (ja) * 2010-01-20 2014-06-04 コネクテックジャパン株式会社 実装基板、その製造方法、電子部品およびその製造方法
US8441127B2 (en) * 2011-06-29 2013-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace structures with wide and narrow portions
KR102051122B1 (ko) * 2013-06-18 2019-12-02 삼성전자주식회사 표시 장치
TWI514530B (zh) * 2013-08-28 2015-12-21 Via Tech Inc 線路基板、半導體封裝結構及線路基板製程
JP7140481B2 (ja) 2017-09-25 2022-09-21 日東電工株式会社 インダクタおよびその製造方法
KR20210074609A (ko) * 2019-12-12 2021-06-22 삼성전기주식회사 인쇄회로기판

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59130434A (ja) 1983-12-20 1984-07-27 Matsushita Electric Ind Co Ltd 半導体装置
JPH0642500B2 (ja) 1986-12-24 1994-06-01 株式会社精工舎 Ｉｃチップのボンディング構造
JPS63193536A (ja) 1987-02-06 1988-08-10 Sony Corp 部品実装時の位置決め方法
JPH05206204A (ja) 1991-04-17 1993-08-13 Oki Electric Ind Co Ltd 導電粒子を用いた基板への電子部品の実装方法
US5660177A (en) * 1991-11-04 1997-08-26 Biofield Corp. D.C. biopotential sensing electrode assemblies for apparatus for disease, injury and bodily condition screening or sensing
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
JP2833326B2 (ja) * 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH05243332A (ja) 1992-03-03 1993-09-21 Ricoh Co Ltd 電極接続構造およびその製造方法
JPH065778A (ja) 1992-06-19 1994-01-14 Fujitsu Ltd 半導体装置
JPH0893701A (ja) 1994-09-28 1996-04-09 Sunstar Eng Inc 乾燥圧縮空気供給装置
JPH0897301A (ja) 1994-09-29 1996-04-12 Nkk Corp 半導体装置の製造方法
KR0138305B1 (ko) 1994-11-30 1998-06-01 김광호 반도체소자 배선형성방법
JP3270278B2 (ja) 1994-12-15 2002-04-02 東芝電子エンジニアリング株式会社 半導体装置及びその製造方法
US6223429B1 (en) * 1995-06-13 2001-05-01 Hitachi Chemical Company, Ltd. Method of production of semiconductor device
JPH0982747A (ja) 1995-09-12 1997-03-28 Seiko Epson Corp 半導体装置のパッド電極構造及びその製造方法
US5768300A (en) * 1996-02-22 1998-06-16 Fujitsu Limited Interconnect fault detection and localization method and apparatus
JP3409957B2 (ja) 1996-03-06 2003-05-26 松下電器産業株式会社 半導体ユニット及びその形成方法
US6225569B1 (en) * 1996-11-15 2001-05-01 Ngk Spark Plug Co., Ltd. Wiring substrate and method of manufacturing the same
WO1998026641A1 (fr) * 1996-12-13 1998-06-18 Matsushita Electric Industrial Co., Ltd. Composant electronique et son procede et son dispositif de montage
JPH10233571A (ja) 1997-02-18 1998-09-02 Sony Corp 配線基板の製造方法及び製造装置
JPH10303252A (ja) * 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
US6043429A (en) * 1997-05-08 2000-03-28 Advanced Micro Devices, Inc. Method of making flip chip packages
JP3794792B2 (ja) 1997-07-22 2006-07-12 Ｔｄｋ株式会社 回路基板
TW453137B (en) * 1997-08-25 2001-09-01 Showa Denko Kk Electrode structure of silicon semiconductor device and the manufacturing method of silicon device using it
FR2767674B1 (fr) * 1997-08-29 1999-12-31 Vecteur Orthopedic Prothese de l'extremite superieure de l'humerus
US6042999A (en) 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
JP3351402B2 (ja) * 1999-04-28 2002-11-25 株式会社村田製作所 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP3216130B2 (ja) 1999-12-10 2001-10-09 ソニーケミカル株式会社 接続構造体の製造方法
JP3822040B2 (ja) * 2000-08-31 2006-09-13 株式会社ルネサステクノロジ 電子装置及びその製造方法
JP3842548B2 (ja) 2000-12-12 2006-11-08 富士通株式会社 半導体装置の製造方法及び半導体装置
TW492051B (en) 2000-12-20 2002-06-21 Lg Chemical Ltd Magazine for semiconductor package
JP2002222823A (ja) * 2001-01-29 2002-08-09 Sharp Corp 半導体集積回路およびその製造方法
JP4811756B2 (ja) * 2001-09-28 2011-11-09 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合回路基板の製造方法

Also Published As

Publication number Publication date
TW200503132A (en) 2005-01-16
JP3565835B1 (ja) 2004-09-15
TW200524058A (en) 2005-07-16
TW200746329A (en) 2007-12-16
KR20050040897A (ko) 2005-05-03
TW200527568A (en) 2005-08-16
US7294532B2 (en) 2007-11-13
CN100437956C (zh) 2008-11-26
KR100527565B1 (ko) 2005-11-09
US20050218496A1 (en) 2005-10-06
US20040212969A1 (en) 2004-10-28
CN101494211A (zh) 2009-07-29
KR100499902B1 (ko) 2005-07-05
KR100608938B1 (ko) 2006-08-03
US7288729B2 (en) 2007-10-30
KR20040093454A (ko) 2004-11-05
TWI327347B (en) 2010-07-11
KR100499899B1 (ko) 2005-07-07
CN1542935A (zh) 2004-11-03
TWI279865B (en) 2007-04-21
US7285734B2 (en) 2007-10-23
US20080173477A1 (en) 2008-07-24
CN100456444C (zh) 2009-01-28
TWI246133B (en) 2005-12-21
CN1783446A (zh) 2006-06-07
JP2004327936A (ja) 2004-11-18
KR20050040896A (ko) 2005-05-03
CN1707767A (zh) 2005-12-14
US20050218485A1 (en) 2005-10-06
TWI320212B (en) 2010-02-01

Similar Documents

Publication Publication Date Title
KR100608938B1 (ko) 배선 기판
KR100449463B1 (ko) Ｃｏｆ용 테이프 캐리어 및 이를 사용한 ｃｏｆ-구조의반도체 장치
US6319749B1 (en) Lead frame, semiconductor package having the same and method for manufacturing the same
JP4171492B2 (ja) 半導体装置およびその製造方法
KR20010043489A (ko) 가요성 배선 기판, 필름 캐리어, 테이프형 반도체장치,반도체장치 및 그 제조방법, 회로기판 및 전자기기
KR20090084706A (ko) 배선 회로 기판 및 그 제조 방법
JP4108641B2 (ja) 配線基板の製造方法、及び半導体装置の製造方法
JP3977072B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JPS61214548A (ja) テ−プキヤリア
CN115274596A (zh) 一种芯片封装体及其制程方法和电子装置
JP2008072148A (ja) 半導体装置
JP2007067022A (ja) 配線基板、半導体装置、およびその製造方法
JP3453900B2 (ja) フィルムキャリアテープ
JP2007180233A (ja) 配線基板とその製造方法及び半導体装置
JP2006303256A (ja) 配線基板、及びその製造方法、並びに半導体装置
JP2006269700A (ja) 配線基板の製造方法、及び配線基板、並びに半導体装置
JP2008112838A (ja) 配線基板およびその製造方法ならびに半導体装置およびその製造方法
JP2007019271A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110617

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee