JP5513417B2 - 実装基板、その製造方法、電子部品およびその製造方法 - Google Patents
実装基板、その製造方法、電子部品およびその製造方法 Download PDFInfo
- Publication number
- JP5513417B2 JP5513417B2 JP2011006601A JP2011006601A JP5513417B2 JP 5513417 B2 JP5513417 B2 JP 5513417B2 JP 2011006601 A JP2011006601 A JP 2011006601A JP 2011006601 A JP2011006601 A JP 2011006601A JP 5513417 B2 JP5513417 B2 JP 5513417B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- substrate
- mounting
- conductor member
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 239000000758 substrate Substances 0.000 claims description 151
- 239000004020 conductor Substances 0.000 claims description 98
- 239000000463 material Substances 0.000 claims description 68
- 239000000945 filler Substances 0.000 claims description 46
- 238000007747 plating Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 40
- 238000007639 printing Methods 0.000 claims description 25
- 239000003795 chemical substances by application Substances 0.000 claims description 22
- 230000008569 process Effects 0.000 claims description 20
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 239000002245 particle Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000012811 non-conductive material Substances 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 description 48
- 239000010410 layer Substances 0.000 description 41
- 239000000853 adhesive Substances 0.000 description 39
- 230000001070 adhesive effect Effects 0.000 description 39
- 239000004065 semiconductor Substances 0.000 description 33
- 239000011347 resin Substances 0.000 description 16
- 229920005989 resin Polymers 0.000 description 16
- 238000007772 electroless plating Methods 0.000 description 13
- 239000011230 binding agent Substances 0.000 description 10
- 239000004033 plastic Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000002075 main ingredient Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005489 elastic deformation Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000010023 transfer printing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/743—Apparatus for manufacturing layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
近年の低コスト化の要請により、多数個の半導体チップなどを一括して実装できる大面積の配線基板が必要である。一方、大面積の基材においては、全体として大きな反りが発生することが多いので、配線基板における各半導体チップ搭載領域(部分領域)における基材や配線の高さ位置のばらつきが大きくなることがある。その結果、上記従来の配線基板の構造をセラミック基材などに適用すると、十分な接続信頼性を得られないおそれがある。
導体部材は、必ずしも配線と呼ばれるものに限らず、基材上に露出した電極パッドや、ビア(プラグとも呼ばれる)などであってもよい。
導体部材が配線の場合、基材上では電気的に接続されていない個々の独立配線であるが、被実装部材を実装すると、外部導体部材を通じて互いに電気的に接続される複数の配線でもよい。
バンプは、導体部材上のみに形成されている場合、導体部材に近接した基材上のみに形成されている場合、導体部材と基材とに跨って形成されている場合がある。
基材としては、有機基材に限らず、セラミックなどの無機基材でもよい。
バンプは、たとえばAgペーストを用いてスクリーン印刷により形成することができる。ただし、必ずしもスクリーン印刷を用いる必要はなく、インクジェット法、転写印刷法など、別の印刷方法を用いてもよい。
バンプの本体部が印刷により形成されているので、めっきでは困難な厚膜のバンプを形成することができる。よって、基材や導体部材の高さ位置のばらつきが大きい場合でも、バンプを介して導体部材と外部導体部材との電気的接続の信頼性を高く維持することができる。
バンプが、裾の部分でバンプ皮膜が本体部よりも広がった形状を有していることにより、バンプと下地(導体部材または基材)との密着性が向上する。特に、バンプが導体部材と基材の各一部に跨って形成された場合には、バンプ皮膜が基材と導体部材とに密着するので、基材と導体部材との密着性が補強される。
バンプ皮膜は、たとえば無電解めっき法を用いて、Ni/Au層,Ni/Pd/Au層,Au単独層などを形成することができる。
また、バンプが、山状を有しており、その頂上部におけるバンプ皮膜と本体部の間に、めっきにより形成された中間層を介在させることにより、中間層としてNi,Pdなどの硬い金属を用いた場合でも、実装時に、バンプを容易に塑性変形させることができる。
特に、矩形の基材を用いる場合は、バンプの第1方向(長手方向)を、基材の各辺に直交する方向または平行な方向としておくことで、配線などの導体部材とのパターンに適合させることができる。
固着部材としては、非導電性接着剤(NCP(Non Conductive Paste),NCF(Non Conductive Film))を用いるのが一般的な構造である。
このとき、バンプは、実装時に被実装部材によって押圧されて、形成時の形状から変形して、導体部材の一部およびこれに隣接する基材の一部に跨っている。
一般的に、セラミック基板等の実装基板、半導体チップ等の被実装部材に比べて、樹脂材料を主成分とする固着部材の熱膨張係数は大幅に高い。一方、SiO2,ZrO2,SiC,Al2O3等の熱膨張係数は、樹脂材料の熱膨張係数よりも1桁近く低い。
そこで、主剤に特定フィラーを混入することにより、固着部材の熱膨張係数を被実装部材,実装基板の熱膨張係数に近づけることができる。そして、特定フィラーの材質に応じて、主剤に対する特定フィラーの混入割合を変えることにより、固着部材の熱膨張係数を所望の範囲に調整することができる。
そこで、硬化されたバンプの硬さを固着部材の主剤より硬く、特定フィラーよりも柔らかくなるように調整しておくことが好ましい。これを実現するためには、硬化処理の温度と時間とを適切に選択すればよい。これにより、バンプと外部導体部材との境界の領域において、固着部材の主剤がほとんど外側に排除され、かつ、上記一部の特定フィラーが外部導体部材に接触しながらバンプ中に押し込まれる。したがって、バンプと外部導体部材とは、上記一部の特定フィラーが挟み込まれている部分を除く領域で、互いに電気的に安定して接触する。その結果、実装基板−被実装部材間の電気的接続の信頼性が向上する。
なお、上記特定フィラーを導体粒子としておくと、特定フィラーを介してバンプと被実装部材の外部導体部材とが導通するので、上記電気的接続の信頼性がさらに向上する。
そして、印刷法を用いて、上記バンプの本体部を、上記導体部材の一部およびこれに隣接する基材の一部のうち少なくとも一方に、突起状に形成し、その後、バンプを硬化させる。
バンプを硬化させるには、ある時間の間、室温よりも高温に保持する。ただし、室温に自然放置して乾燥させてもよい。
バンプを硬化する処理は、被実装部材の実装前に行なってもよいし、被実装部材の実装前には予備的に硬化させておいて、被実装部材の実装後に最終的に硬化させる処理を行なってもよい。
バンプの厚みは、実装前の厚みの90%以下にすることが好ましい。
この方法により、上述のような高信頼性の電子部品の多数個を効率よく製造することができる。
そこで、硬化されたバンプの硬さを固着部材の主剤より硬く、特定フィラーよりも柔らかくなるように調整しておくことが好ましい。これを実現するためには、硬化の温度と時間とを適切に選択すればよい。被実装部材の実装前に、バンプを予備的に硬化させる場合には、予備的に硬化されたバンプの硬さを、固着部材の主剤よりも硬く、かつ特定フィラーよりも柔らかくしておくことが好ましい。
バンプの硬さとは、バンプを構成している印刷インクが固まった状態で、塑性変形に対する抵抗性を意味する。
上記特定フィラーを導体粒子としておくと、上記一部の特定フィラーを介してバンプと被実装部材の外部導体部材とが導通するので、上記電気的接続の信頼性がさらに向上する。
まず、図1(a)に示す工程で、基材であるセラミック基板10を準備する。セラミック基板10の上面には、導体部材である配線11が形成されている。セラミック基板10は、多数のビア(プラグ)12や配線11を絶縁膜を介して積層した周知の多層基板であり、セラミック基板10の裏面には、裏面電極13が設けられている。セラミック基板10には、多数の部分領域Rnが碁盤目状に設けられており、各部分領域Rnは、半導体チップなどの被実装部材が搭載される。図1(a)〜(d)には、各部分領域Rnの一部の縦断面構造を例示している。
なお、基材としては、セラミック基板に限らず、セラミック以外の無機材料や有機樹脂を用いたリジッド配線基板、フレキシブル基板などを用いてもよい。また、多層配線基板に限らず、単層の配線のみが設けられた配線基板であってもよい。
本実施の形態においては、配線11は、70μm程度のピッチで配置されている。配線11の幅は30〜40μm程度で、厚みは5〜10μm程度である。配線11の材料としては、例えばCu,Cu合金,Al,Al合金,W,W合金、Mo,Mo合金などがあり、いずれを用いてもよい。
次に、この状態でAgペーストを硬化させる。このとき、バンプ本体部15aは、部分拡大図に示すように、Ag粒子が山状に積まれた構造となる。そして、硬化によって、バンプ本体部15aと、配線11およびセラミック基板10とは、強固に接合される。
図1(c)の拡大図に示すように、Agペーストの印刷によって形成されたバンプ本体部15aは、Ag粒子による凹凸が大きい表面を有しているので、実装時における接着剤との密着性を高く維持することができる。
上記バンプ本体部15aとバンプ皮膜15bとによって、被実装部材の外部導体部材と導体部材(配線11)とを電気的に接続するためのバンプ15が構成される。
次に、図2(a)に示す工程で、固着部材である非導電性接着剤(NCP)25を、容器32から実装基板Bの上面上に塗布する。非導電性接着剤としては、硬化時に強い締め付け力を示すものであればよく、たとえばエポキシ樹脂,ポリイミド樹脂,変成ポリイミド樹脂等がある。
なお、バンプが必ずしも塑性変形する必要はなく、弾性変形するだけでもよいが、大きな変形量を実現するためには、塑性変形することが好ましい。
以上により、実装基板Bに、半導体チップ21(被実装部材)を実装してなる電子部品Aが形成される。
なお、図2(c)に示す断面においては、バンプ本体部15aが配線11のみに接触しているが、後述するように、バンプ本体部15aがセラミック基板10にも接触していることが好ましい。
特定フィラー41の添加により、以下のように非導電性接着剤25の熱膨張係数を調節することができる。
一方、SiO2の熱膨張係数は約3×10−6/K、ZrO2の熱膨張係数は約8×10−6/K,SiCの熱膨張係数は約4×10−6/K,Al2O3の熱膨張係数は約7.0×10−6/Kである。つまり、いずれも樹脂材料の熱膨張係数よりも1桁近く低い熱膨張係数を有している。
また、Cuの熱膨張係数は約17×10−6/K、Alの熱膨張係数は約21×10−6/Kと比較的高いので、非導電性接着剤の熱膨張係数を低減する機能が弱い。一方、Wの熱膨張係数は約4.5×10−6/K、Moの熱膨張係数は約5.1×10−6/Kと絶縁性材料と同じ程度に低いので、熱膨張係数の調節機能を十分果たすことができる。
したがって、主剤40に特定フィラー41を混入することにより、非導電性接着剤25(固着部材)の熱膨張係数を半導体チップ21(被実装部材),実装基板Bの熱膨張係数に近づけることができる。そして、特定フィラー41の材質に応じて、主剤40に対する特定フィラー41の混入割合を変えることにより、非導電性接着剤25の熱膨張係数を所望の範囲に調整することができる。
硬化されたバンプ15の硬さは、非導電性接着剤25の主剤40より硬く、特定フィラー41よりも柔らかくなるように調整しておくことが好ましい。また、図1(c)に示す工程で、バンプ本体部15aを予備的に硬化させるだけとする場合には、予備的に硬化されたバンプ15の硬さを、非導電性接着剤25の主剤40よりも硬く、かつ特定フィラー41よりも柔らかくしておくことが好ましい。これを実現するためには、硬化処理の温度と時間とを適切に選択すればよい。なお、予備的に硬化されたバンプ15の硬さが最終的な硬化処理後に、特定フィラー41よりも硬くなっていてもよいものとする。
ここにいう、バンプの「硬さ」とは、バンプを構成している印刷インクが固まった状態で、塑性変形に対する抵抗性を意味する。硬さを評価する方法としては、ビッカース硬度計、デュロメータなどがある。
なお、上記特定フィラー41をW,Moなどの導体粒子としておくと、非導電性接着剤25の外側部分では絶縁性を保持しつつ、上記一部の特定フィラー41bを介してバンプ25と裏面電極22とが導通するので、上記電気的接続の信頼性がさらに向上する。
上記実施の形態においては、実装基板Bにおいて、バンプ15を配線11の上のみに形成したが、本発明においては、バンプをいろいろな位置に形成することができる。
図4(a)〜(d)は、バンプ15の形成位置の変形例を示す平面図である。図5(a)〜(d)は、図4(a)〜(d)に対応する縦断面図である。図4(a)〜(d)および図5(a)〜(d)の左図は実装基板における状態を表示し、右図は半導体チップ21を実装した後の電子部品Aにおける状態を表示している。
この場合にも、半導体チップ21を実装した後においては、半導体チップ21の裏面電極22(表示せず)により、バンプ15が押圧され塑性変形して、頂上部が平坦化される。また、配線11の表面にもめっき層14が形成され、バンプ皮膜15bと配線11のめっき層14とが連続した膜となる。
この場合にも、半導体チップ21を実装した後においては、半導体チップ21の裏面電極22(表示せず)により、バンプ15が押圧され塑性変形して、頂上部が平坦化される。また、配線11の表面にもめっき層14が形成される。そして、塑性変形したバンプ皮膜15bと配線11のめっき層14とが相接触するので、実装後には、バンプ15と配線11とが導通した状態になる。
上記実施の形態においては、バンプ15がバンプ本体部15aとバンプ皮膜15bとによって構成されている例について説明したが、本発明のバンプ15の構造は、かかる例には限定されない。
図6(a)〜(d)は、バンプの構造例を示す縦断面図である。
中間めっき層15cは、複数のめっき層、たとえばNi/Pd層であってもよい。
上記図6(c),(d)に示す構造の製造工程の一例については、実施の形態2において説明する。
バンプ15の少なくとも本体部15aが印刷により形成されているので、めっきでは困難な厚膜のバンプ15を形成することができる。よって、基材や導体部材の高さ位置のばらつきが大きい場合でも、バンプ15を介して配線11(導体部材)と半導体チップ21(被実装部材)の裏面電極22(外部導体部材)との間の電気的接続の信頼性を高く維持することができる。つまり、実装基板Bと被実装部材との間の電気的接続の信頼性を高く維持することができる。
後述するように、セラミック基板10を用いても、反りと形成時における導体部材の寸法誤差とを含めると、各部分領域Rnにおける導体部材(配線11など)の高さのばらつきが10μm程度以上となる場合がある。ところが、上記従来の特許文献1における電解めっきで形成された突起電極においては、レジスト膜厚やめっき時間の制限からその厚みが実際上5〜8μmであるので、導体部材と被実装部材の外部導体部材との電気的接続の信頼性を高く維持することができない。しかも、特許文献1の突起電極は、配線表面を基準面として形成されるので、基材の反りなどに起因する基材面の高さ位置のばらつきに、配線の厚みのばらつきが重畳されて、突起電極の高さ位置のばらつきが大きい。
それに対し、印刷により形成されるバンプ本体部15aの頂上部の厚みは、20〜50μm程度まで厚くすることができるので、導体部材の高さ位置のばらつきが大きくても、導体部材と被実装部材の外部導体部材との電気的接続の信頼性を高く維持することができるのである。また、本発明の印刷によって形成されたバンプ本体部15aは、基材面を基準面として形成されるので、配線などの導体部材のばらつきは無視できる。
特に、基材として有機基板よりもセラミック基板などの無機基板を用いると、多くの利点がある。たとえば1000端子クラスのパッケージで比較してみる。
一般的に、有機基板においては、パッケージ面積(部分領域Rnに対応)が30mm角以上、基板厚が2mm以上であるが、セラミック基板などの無機基板においては、部分領域Rnの面積を64%程度低減し、基板厚を78%程度低減することが可能である。なお、セラミック基板などの無機基板全体の大きさは、100〜300mm角である。
また、有機基板に比べて、セラミック基板等は耐熱性・耐湿性が高く、高信頼性の電子部品が得られる。
また、有機基板においては、高温時に、30mm角で250μm程度の反りが発生するが、セラミック基板等においては、高温時における反りを50μm以下に抑制することができる。
ただし、セラミック基板等を用いても、反りと形成時における導体部材の寸法誤差とを含めると、導体部材(配線11など)の高さのばらつきが10μm程度以上に達することになる。
それに対し、硬いセラミック基板やガラス基板などにおいては、実装時に被実装部材を実装基板側に押しつけても、導体部材(配線11など)の高さのばらつきを小さくすることは困難である。よって、本発明をセラミック基板などの無機基板に適用することにより、上述のような無機基板の利点を活かしつつ、接続の信頼性を高く維持することができる。
特に、基材(本実施の形態においては、セラミック基板10)の上面からのバンプ15上端の高さが、導体部材(本実施の形態においては、配線11)の高さの2倍以上であることにより、導体部材の高さのばらつきを容易に吸収することができる。
本実施の形態においては、上記図6(c)または(d)に示すバンプ構造の製造工程の一例について説明する。
図7(a)〜(e)は、実施の形態2に係るバンプの製造工程を示す縦断面図である。
まず、図7(a)に示す工程で、セラミック基板10上に、Agペーストを用いたスクリーン印刷により、配線11およびその両側のセラミック基板10の領域に跨ってバンプ本体部15aを形成する。バンプ本体部15aの形成方法は、実施の形態1で説明したとおりである。
つまり、バンプ本体部15aとバンプ皮膜15bとの間における頂上部のみに中間めっき層15cを介在させてなるバンプ15を形成する。
以上により、図6(c)に示すバンプ15が形成される。
上記無電解めっきやその核生成処理は、周知慣用の処理であるので、詳しい説明は省略する。
それに対し、実施の形態2の方法においては、印刷によって形成されたバンプ本体部15aが山形形状である点を利用して、初期レジストパターンRe1の厚みを薄くする処理(本実施の形態においては、O2プラズマ照射)を施すだけで、無電解めっきを施す領域だけを露出させることができる。つまり、セルフアラインメント作用により、フォトリソグラフィー工程が不要になることで、製造工程の簡素化と製造コストの削減とを図ることができる。
次に、被実装部材の実装時における接着剤の流動を円滑に行うための実施の形態3について説明する。
図8は、実施の形態3に係るバンプ15の平面パターンを示す平面図である。
同図に示すように、本実施の形態においては、バンプ15の平面形状を、セラミック基板10(基材)の中央側から周辺側に向かう第1方向xにおける寸法が、第1方向xに直交する第2方向yにおける寸法よりも長くなるように設定されている。つまり、第1方向xは、バンプ15の長手方向である。バンプ15の平面形状としては、図8に示す楕円の他、長円、長方形、菱形、トラック形状、異形などがあり、いずれを採用してもよい。
また、セラミック基板10の上には、バンプ15の他に、ダミーバンプ16が設けられている。
被実装部材を実装基板の上に実装する際には、固着剤として接着剤(実施の形態1における非導電性接着剤25)を図8に示す領域Raに塗布し、その上に被実装部材を搭載することになる。そのとき、自然状態においては、接着剤が領域Raから領域Rbまで広がることになる。
本実施の形態においては、上記第1方向xにおけるバンプ15の寸法が、第1方向xに直交する第2方向yにおけるバンプ15の寸法よりも長くなるように設定されているので、接着剤の流動性が向上する。
ただし、本実施の形態のように整列させることにより、通常の配線パターンに適合させることができるので、実装を円滑に行うことができる。
B 実装基板
Ra,Rb,Rn 領域
Re1 初期レジスト膜
Re2 減厚レジスト膜
x 第1方向
y 第2方向
10 セラミック基板(基材)
11 配線(導体部材)
12 ビア
13 裏面電極
15 バンプ
15a バンプ本体部
15b バンプ皮膜
15c 中間めっき層
15x 印刷インク
16 ダミーバンプ
21 半導体チップ
22 裏面電極
25 非導電性接着剤(固着部材)
30 印刷製版
31 スキージ
32 容器
40 主剤
41 特定フィラー
41a 特定フィラー
41b 特定フィラー
Claims (19)
- 基材と、
上記基材上に形成された導体部材と、
上記導体部材と外部導体部材とを電気的に接続させるためのバンプとを備え、
上記バンプは、上記導体部材の一部およびこれに隣接する基材の一部のうち少なくとも一方に印刷により形成された突起状の本体部を少なくとも有している、実装基板であって 、
上記基材の平面形状は矩形であり、上記バンプの平面形状は基材の中央側から周辺側に 向かう第1方向の寸法がこれに直交する第2方向の寸法よりも長くなるように設定されて おり、
上記バンプは上記矩形を構成する各辺のうち最も近傍の辺に対し上記第1方向が直交す るように配されており、
上記バンプが配されている上記基材の面の周縁部には、被実装部材を実装する際に固着 部材の各方向への流動性を均一化するように配されたダミーバンプが設けられている、実装基板。 - 請求項1記載の実装基板において、
上記バンプは、その形状が、被実装部材の実装時に上記導体部材の一部およびこれに隣接する基材の一部に跨るように設定されている、実装基板。 - 請求項1または2記載の実装基板において、
上記バンプは、上記本体部の上にめっきにより形成されたバンプ皮膜を有している、実装基板。 - 請求項3記載の実装基板において、
上記バンプは、裾の部分でバンプ皮膜が本体部よりも広がった形状を有している、実装基板。 - 請求項3または4記載の実装基板において、
上記バンプは、山状を有しており、その頂上部におけるバンプ皮膜と本体部の間には、めっきにより形成された中間層が介在している、実装基板。 - 請求項3〜5のうちいずれか1つに記載の実装基板において、
上記バンプ皮膜および本体部は、導電性材料により構成されている、実装基板。 - 請求項3〜5のうちいずれか1つに記載の実装基板において、
上記バンプの本体部は、非導電性材料により構成され、
上記バンプ皮膜は、導電性材料により構成されている、実装基板。 - 請求項1〜7のうちいずれか1つに記載の実装基板において、
上記基材上面からのバンプ上端の高さは、金属配線の高さの2倍以上である、実装基板。 - 請求項1〜8のうちいずれか1つに記載の実装基板において、
上記バンプの本体部は、上記導体部材よりも硬度が低い材料によって構成されている、実装基板。 - 請求項1〜9のうちいずれか1つに記載の実装基板と、
上記外部導体部材を有する被実装部材と、
上記実装基板と被実装部材とを互いに固着させる固着部材とを備え、
上記バンプにより、上記導体部材と外部導体部材とが互いに電気的に接続されている、電子部品。 - 請求項10記載の電子部品において、
上記固着部材は、主剤と、主剤中に分散された複数の粒子からなる特定フィラーとを含んでおり、
上記特定フィラーは、固着部材の熱膨張係数を、実装基板,被実装部材の熱膨張係数にそれぞれ近づけるような熱膨張係数を有している、電子部品。 - 請求項10記載の電子部品において、
上記固着部材は、主剤と、主剤中に分散された複数の粒子からなる特定フィラーとを含んでおり、
上記バンプの硬さは、上記固着部材の主剤よりも硬く、上記特定フィラーよりも柔らかくなるように調整されている、電子部品。 - 複数の部分領域を有し、各部分領域に導体部材が設けられるとともに平面形状が矩形で ある基材を準備する工程(a)と、
上記基材の各部分領域において、上記導体部材と外部導体部材とを電気的に接続させるためのバンプを形成する工程(b)と、
上記バンプが配されている上記基材の面の周縁部に、被実装部材を実装する際に固着部 材の各方向への流動性を均一化するようにダミーバンプを形成する工程(g)と、を含み、
上記バンプの平面形状は、基材の中央側から周辺側に向かう第1方向の寸法がこれに直 交する第2方向の寸法よりも長くなるように形成され、
上記工程(b)は、印刷法を用いて、上記バンプの本体部を、上記導体部材の一部およびこれに隣接する基材の一部のうち少なくとも一方に、上記バンプが上記矩形を構成する 各辺のうち最も近傍の辺に対し上記第1方向が直交するように、突起状に形成する処理と、
上記形成されたバンプを硬化させる処理とを少なくとも含んでいる、実装基板の製造方法。 - 請求項13記載の実装基板の製造方法において、
上記工程(b)は、上記バンプの本体部の形成の後で、めっきにより、本体部の表面にバンプ皮膜を形成する処理をさらに含んでいる。 - 請求項13または14記載の実装基板の製造方法において、
上記工程(b)においては、上記バンプが、被実装部材の実装時に上記導体および基材の各一部に跨るように、形成する実装基板の製造方法。 - 請求項13〜15のうちいずれか1つに記載の工程(a)および(b)と、
上記外部導体部材を有する被実装部材を準備する工程(c)と、
上記工程(b)および(c)の後に、上記バンプにより上記導体部材および外部導体部材を互いに電気的に接続させた状態で、被実装部材を実装基板に実装する工程(d)と、
上記基材を上記各部分領域ごとに分離させてなる電子部品を形成する工程(f)と、
を含み、
上記工程(d)においては、上記基材の各部分領域の各バンプに上記外部導体部材を位置合わせしてから、基材に被実装部材を基材に押し付けて、バンプの厚みを薄くした状態で、固着部材により、被実装部材を基材に固着させる、電子部品の製造方法。 - 請求項16記載の電子部品の製造方法において、
上記工程(d)においては、上記固着部材として、主剤と、主剤中に分散された複数の粒子からなる特定フィラーとを含むものを準備し、
上記特定フィラーは、固着部材の熱膨張係数を、実装基板,被実装部材の熱膨張係数にそれぞれ近づけるような熱膨張係数を有している、電子部品の製造方法。 - 請求項17記載の電子部品の製造方法において、
上記工程(b)におけるバンプの硬化処理においては、上記バンプを、その硬さが上記固着部材の主剤よりも硬く、上記特定フィラーよりも柔らかくなるように調整する、電子部品の製造方法。 - 請求項16〜18のうちいずれか1つに記載の電子部品の製造方法において、
上記工程(b)の硬化処理においては、上記バンプを予備的に硬化させておいて、
上記工程(d)において、上記バンプを最終的に硬化させる処理を行う、電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011006601A JP5513417B2 (ja) | 2010-01-20 | 2011-01-17 | 実装基板、その製造方法、電子部品およびその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010009572 | 2010-01-20 | ||
JP2010009572 | 2010-01-20 | ||
JP2011006601A JP5513417B2 (ja) | 2010-01-20 | 2011-01-17 | 実装基板、その製造方法、電子部品およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011171720A JP2011171720A (ja) | 2011-09-01 |
JP5513417B2 true JP5513417B2 (ja) | 2014-06-04 |
Family
ID=44685463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011006601A Active JP5513417B2 (ja) | 2010-01-20 | 2011-01-17 | 実装基板、その製造方法、電子部品およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5513417B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220115578A (ko) | 2019-12-13 | 2022-08-17 | 커넥텍 아메리카, 인크. | 전자 부품의 제조 방법 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151508A (ja) * | 1992-10-31 | 1994-05-31 | Sony Corp | 電気的接続部及び電気的接続部の形成方法 |
JPH1187418A (ja) * | 1997-09-04 | 1999-03-30 | Japan Aviation Electron Ind Ltd | バンプ付半導体チップ |
JPH11168116A (ja) * | 1997-12-04 | 1999-06-22 | Mitsui High Tec Inc | 半導体チップ用電極バンプ |
JP4036564B2 (ja) * | 1999-04-20 | 2008-01-23 | イビデン株式会社 | プリント配線板の製造方法 |
JP2002334901A (ja) * | 2001-05-08 | 2002-11-22 | Nec Corp | 半導体装置 |
JP2003243569A (ja) * | 2002-02-18 | 2003-08-29 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3565835B1 (ja) * | 2003-04-28 | 2004-09-15 | 松下電器産業株式会社 | 配線基板およびその製造方法ならびに半導体装置およびその製造方法 |
JP2008091649A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
2011
- 2011-01-17 JP JP2011006601A patent/JP5513417B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220115578A (ko) | 2019-12-13 | 2022-08-17 | 커넥텍 아메리카, 인크. | 전자 부품의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2011171720A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100921919B1 (ko) | 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법 | |
US7790270B2 (en) | Wiring board and semiconductor device | |
JP5997260B2 (ja) | 印刷回路基板及びその製造方法 | |
JP2007096273A (ja) | 配線基板 | |
JP5186741B2 (ja) | 回路基板及び半導体装置 | |
KR100659447B1 (ko) | 반도체 칩, 반도체 장치, 반도체 장치의 제조 방법 및전자기기 | |
WO2007114106A1 (ja) | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 | |
KR100952843B1 (ko) | 반도체 소자 테스트용 콘택터 및 그 제조방법 | |
US11804382B2 (en) | Method of forming package substrate with partially recessed capacitor | |
CN101523594A (zh) | 半导体封装和用于制造半导体封装的方法 | |
KR100970571B1 (ko) | 반도체 소자 테스트용 콘택터 및 그 제조방법 | |
JP5513417B2 (ja) | 実装基板、その製造方法、電子部品およびその製造方法 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP2011258794A (ja) | 電子装置およびその製造方法 | |
JP4299601B2 (ja) | 多層配線基板 | |
JP2004071946A (ja) | 配線板、半導体パッケージ用基板、半導体パッケージ及びそれらの製造方法 | |
TWI573502B (zh) | 基板結構及其製作方法 | |
WO2021117898A1 (ja) | 電子部品の製造方法 | |
KR100952297B1 (ko) | 반도체 소자 테스트용 콘택터 및 그 제조방법 | |
JP2015141953A (ja) | 部品内蔵配線基板及びその製造方法 | |
JP4467341B2 (ja) | 多層配線基板の製造方法 | |
JP2007201035A (ja) | 積層基板の製造方法 | |
JP5699344B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2002053836A (ja) | 異方導電性接着材およびそれを用いた半導体装置 | |
JP2007042831A (ja) | 多層配線基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110330 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120920 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130701 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5513417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |