KR100952297B1 - 반도체 소자 테스트용 콘택터 및 그 제조방법 - Google Patents

반도체 소자 테스트용 콘택터 및 그 제조방법 Download PDF

Info

Publication number
KR100952297B1
KR100952297B1 KR1020080053026A KR20080053026A KR100952297B1 KR 100952297 B1 KR100952297 B1 KR 100952297B1 KR 1020080053026 A KR1020080053026 A KR 1020080053026A KR 20080053026 A KR20080053026 A KR 20080053026A KR 100952297 B1 KR100952297 B1 KR 100952297B1
Authority
KR
South Korea
Prior art keywords
film
plate
hole
conductive
contactor
Prior art date
Application number
KR1020080053026A
Other languages
English (en)
Other versions
KR20090126755A (ko
Inventor
이용준
Original Assignee
이용준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이용준 filed Critical 이용준
Priority to KR1020080053026A priority Critical patent/KR100952297B1/ko
Publication of KR20090126755A publication Critical patent/KR20090126755A/ko
Application granted granted Critical
Publication of KR100952297B1 publication Critical patent/KR100952297B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

본 발명은 반도체 소자 테스트용 콘택터에 관한 것으로서, 상하면에 각각 실리콘층이 적층 형성된 FPC용 엔지니어링 필름으로서 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL(Copper Clad Laminate) 필름으로서, 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 상판과; 상기 중판의 하면에 적층 형성되는 CCL 필름으로서, 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 하판; 및 상기 중앙홀에 삽입되어 상단부가 상기 제1 도금막에 접촉되고 하단부가 상기 제2 도금막에 접촉되는 도전성 실리콘 복합체 롤 필름을 포함하는 것을 특징으로 한다. 이에 의해, 종래기술에 비해 내구성, 내마모성, 복원성, 평탄도, 가공성, 세정력 등이 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.
BGA 소자, 테스트 소켓, 실리콘 콘택터, 연성회로기판(FPC)

Description

반도체 소자 테스트용 콘택터 및 그 제조방법{SEMICONDUCTOR DEVICE TEST CONTACTOR AND MANUFACTURING METHOD THEREOF}
본 발명은 반도체 소자의 전기적 성능을 테스트하기 위해 사용되는 것으로서, 상기 반도체 소자와 테스트 소켓 보드 사이에 개재되어 양자 간 전기적 연결 상태를 확보하도록 해주는 콘택터 및 그 제조방법에 관한 것이다.
종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.
반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "접적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재한다.
그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다.
본 발명의 목적은 종래기술에 비해 연장된 사용수명을 갖는 반도체 소자 테스트용 콘택터 및 그 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해, 본 발명은 반도체 소자 테스트용 콘택터에 있어서, 상하면에 각각 실리콘층이 적층 형성된 FPC(Flexible Printed Circuit)용 엔지니어링 필름(Engineering Film)으로서 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL(Copper Clad Laminate) 필름으로서, 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 상판과; 상기 중판의 하면에 적층 형성되는 CCL 필름으로서, 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 하판; 및 상기 중앙홀에 삽입되어 상단부가 상기 제1 도금막에 접촉되고 하단부가 상기 제2 도금막에 접촉되는 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film)을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.
여기서, 상기 도전성 실리콘 복합체 롤 필름은, FPC용 엔지니어링 필름의 내 측에 다수의 통전홀이 형성되고 각 통전홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 엔지니어링 필름의 일측 표면에 도전성 또는 이방성 실리콘층이 적층 형성되어, 상기 엔지니어링 필름과 상기 도전성 또는 이방성 실리콘층이 일체로서 롤링되어 형성될 수 있다.
그리고, 상기 반도체 소자 테스트용 콘택터는 상기 상부홀 및 상기 하부홀에 각각 삽입 형성된 도전성 실리콘 컴파운드(Conductive Silicone Compound)를 더 포함할 수 있다.
이때, 상기 제1 도금판 및 상기 제2 도금판은 각각 중앙에 관통홀이 형성되어 상기 실리콘 컴파운드의 일단부가 상기 관통홀을 통해 직접 외부에 노출되도록 할 수도 있다.
또한, 상기 중판의 상하면에 적층 형성된 실리콘층은 절연 실리콘층일 수 있으며, 이에 더하여 방열 실리콘층일 수도 있다.
또한, 상기 FPC용 엔지니어링 필름은 폴리이미드(Polyimide) 또는 프리프레그(Prepreg)일 수 있다.
또한, 상기 제1 도금막 및 상기 제2 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것일 수도 있다.
한편, 상기 목적을 달성하기 위해, 본 발명은 반도체 소자 테스트용 콘택터의 제조방법에 있어서, FPC용 엔지니어링 필름 재질의 중판에 상기 반도체 소자의 볼 리드에 대응하는 다수의 중앙홀을 형성하고 상기 중판의 상하면에 각각 실리콘층을 적층 형성하는 단계와; 상기 중앙홀에 도전성 실리콘 복합체 롤 필 름(Conductive Silicone Complex Roll Film)을 삽입하는 단계와; CCL 필름 재질의 상판에 상기 중앙홀에 일치하도록 다수의 상부홀을 형성하고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막을 형성하고 상기 상판의 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 단계와; CCL 필름 재질의 하판에 상기 중앙홀에 일치하도록 다수의 하부홀을 형성하고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막을 형성하고 상기 하판의 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 단계; 및 상기 상판, 중판 및 하판을 적층시켜 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터 제조방법을 제공한다.
여기서, 상기 도전성 실리콘 복합체 롤 필름은, FPC용 엔지니어링 필름의 내측에 다수의 통전홀을 형성하고, 각 통전홀의 내벽면에 전도성 금속을 함유하는 제3 도금막을 형성하고, 상기 엔지니어링 필름의 일측 표면에 도전성 또는 이방성 실리콘층을 적층 형성하여, 상기 엔지니어링 필름과 상기 도전성 또는 이방성 실리콘층을 일체로서 롤링하여 형성될 수 있다.
그리고, 상기 상부홀 및 상기 하부홀에 각각 도전성 실리콘 컴파운드(Conductive Silicone Compound)가 주입 형성될 수도 있다.
이상과 같은 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 폴리이미드, 프리프레그 등의 FPC용 엔지니어링 필름에 의해 전체 구조를 형성함으로써 종래의 실리콘 성분의 콘택터 구조에 비해 내구성, 내마모성, 내마찰 성, 사용수명 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 중앙홀의 내부에 도전성 실리콘 복합체 롤 필름을 삽입함으로써 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있을 뿐 아니라 상하 도전성 또한 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 도전성 실리콘 복합체 롤 필름에 다수의 통전홀을 형성함으로써 이에 의해 상기 도전성 실리콘 복합체 롤 필름은 상하 종방향 및 횡방향의 통전이 가능하므로 전체적으로는 상기 도전성 실리콘 복합체 롤 필름에 의한 도전성을 향상시킬 수 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 중판의 상하면에 적층 형성되는 실리콘층을 구비함으로써 콘택터의 두께 조절이 용이할 뿐 아니라 특히 방열 실리콘층인 경우 콘택터에 축적된 열이 원활하게 발산될 수 있으므로 제품수명의 향상을 도모할 수 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 콘택터의 상판 또는 하판에서 도전성 실리콘 컴파운드(Conductive Silicone Compound)가 형성된 부분의 표면에 도금판을 돌출 형성함으로써 상기 도전성 실리콘 컴파운드를 일정한 형태로 유지할 수 있고 콘택터의 접촉 성능을 향상시킬 수 있다.
본 발명의 실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상하 전기적 연결을 확보하기 위해 사용된다.
구체적으로, 반도체 소자(10)는 하면에 볼 그리드 어레이(Ball Grid Array, BGA)를 구성하는 볼 리드(Ball Lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(Contact Pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.
콘택터(100)는 상판(110), 중판(120) 및 하판(130)으로 이루어져 있으며, 각 판(110, 120, 130)에는 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다. 특히, 중앙홀(121)의 내부에는 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film, 140)이 삽입되어 있다.
중판(120)은 폴리이미드(Polyimide) 또는 프리프레그(Prepreg) 등의 엔지니어링 필름(Engineering Film)으로서 통상 연성회로기판(Flexible Printed Circuit, FPC)의 재료로서 적용되는 것을 사용한다.
상판(110)과 하판(130)으로는 CCL(Copper Clad Laminate) 필름을 가공하여 사용한다.
CCL 필름은 폴리이미드, 프리프레그 등으로 이루어지는 필름의 상하면에 구리 박막이 접착된 것으로서 이 또한 FPC에 적용되는 필름의 일종이다.
상판(110)과 하판(130)은 이러한 CCL 필름에 홀(111, 131)을 형성한 후, 무 전해 구리 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 필름 표면에 감광성 필름을 입힌 후 노광, 현상 및 부식 공정을 수행함으로써 표면에 원하는 회로의 형상(도 3 참조)을 갖춘 후, 상기 구리로 도금된 회로 및 홀(111, 131) 내벽면에 다시 니켈 및 금을 무전해 도금공정을 통해 순차로 적층 형성함으로써 얻을 수 있다.
이와 같이, 종래 FPC의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성 및 내구성을 향상시킬 수 있다.
한편, 중판(120)의 상,하면에는 각각 절연성 실리콘층(122, 123)을 형성함으로써 상판(110) 및 하판(130)과의 적층 형성 시 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다. 절연성 실리콘층(122, 123)과 상, 하판(110, 130) 간의 접착은 실리콘 전처리제(Silicone Primer)의 도포 및 가열에 의해 달성된다.
특히, 실리콘층(122, 123)은 방열 기능을 추가 구비할 수도 있으며, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al2O3) 분말을 첨가하여 골고루 분산시킴으로써 달성될 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 방열 실리콘층을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.
도전성 실리콘 복합체 롤 필름(140)은 도 5에 도시된 바와 같이 FPC용 엔지 니어링 필름(141)에 실리콘층(144)이 적층 형성되어 일체로서 롤링되어 구비된다.
엔지니어링 필름(141)은 상기한 중판(120)의 재료와 동일하며, 실리콘층(144)은 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 갖는다.
이때, 실리콘층(144)은, 그 내부에 분산되는 미세볼의 밀도를 조절함으로써, 미세볼들 간 항시 접촉이 유지되어 롤링 시 외부로부터 상하 가압되지 않는 경우에도 접촉과 동시에 상하 통전이 바로 이루어지게 하는 도전성 실리콘층으로 구비될 수도 있고, 이와 달리 상하 가압되는 경우에 한하여 상하 미세볼들 간 접촉이 이루어져 비로소 도전성을 나타내는 이방성 실리콘층으로 구비될 수도 있다.
상기 엔지니어링 필름(141)에는 내측에 다수의 통전홀(142)이 형성되고, 이 통전홀(142)의 내벽면에 전도성 금속을 함유하는 도금막(143)이 형성된다. 따라서, 완성된 형태의 도전성 실리콘 복합체 롤 필름(140)은 도 5의 (e) 및 도 6에 도시된 바와 같이, 실리콘층(144)을 통해 상하 방향으로 흐르게 되는 전기가 내외 양측에 접촉되어 있는 통전홀(142)의 도금막(143)에 의해 반경 방향으로도 함께 흐르게 된다. 결과적으로, 도전성 실리콘 복합체 롤 필름(140)은 내외측의 모든 실리콘층(144)을 통해 상하 통전 기능을 수행할 수 있으므로 상하 방향의 전도성이 향상된다.
실리콘층(144)은 엔지니어링 필름(141)의 상면에 균일한 두께로 적층 형성되어 경화(Curing) 공정에 의해 고화(固化)된다.
실리콘층(144) 내의 상기 미세볼은 실리콘 기질에 골고루 분산된 형태를 취 한다.
한편, 상판(110)과 하판(130)의 홀(111, 131) 내벽면으로는 각각 도금막(112, 132)을 형성함으로써 상하 통전 기능을 수행한다.
상,하판(110, 130)의 홀(111, 131)에 형성된 도금막(112, 132)은 도전성 실리콘 복합체 롤 필름(140)의 상하단부에 각각 접촉되어 상부의 볼 리드(11)와 하부의 접촉 패드(221) 간 통전이 이루어지도록 한다.
상판(110)의 도금막(112)은 상판(110)의 상면으로 반경방향 소정 폭을 갖도록 연장 형성되며, 하판(130)의 도금막(131) 또한 하판(130)의 하면으로 반경방향 소정 폭을 갖도록 연장 형성된다.
각 도금막(112, 132)은 전도성 금속을 함유하며, 특히 구리(Cu), 니켈, 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수 있다. 여기서 구리(Cu) 층의 형성은 상기한 무전해 구리 도금공정 및 감광성 필름의 도포 후 노광, 현상, 부식 공정에 의해 달성될 수 있으며, 니켈 및 금의 적층 형성은 각각 상기 구리 층에 대한 무전해 도금 공정에 의해 달성될 수 있다. 상기 니켈의 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.
또한, 반도체 소자 테스트용 콘택터(100)는 볼 리드(11)가 접촉하는 상면 부분의 마모가 가장 심하고, 접촉 패드(21)가 접촉하게 되는 하면 부분에서도 어느 정도의 마모가 있으므로, 이러한 경우에 대비하여, 도 1에 도시된 바와 같이, 상부의 도금막(112)이 상판(110)의 상면으로 연장 형성된 부분에 도금판(113)을, 하부 의 도금막(132)이 하판(130)의 하면으로 연장 형성된 부분에 도금판(133)을 각각 소정 두께로 추가 형성할 수도 있다.
도금판(113, 133)의 형성은 상기한 무전해 도금공정의 마지막 단계인 금 도금공정에서 도금되는 금의 두께를 두껍게 형성함으로써 달성될 수 있다.
콘택터(100)는 이들 도금판(113, 133)을 구비함으로써 볼 리드(11)와 접촉 패드(21)의 통전뿐 아니라 접촉 마찰로 인한 손상을 최소화할 수 있다.
도금판(113, 133)은 원판 형상을 가질 수도 있으며, 각각 내측 중앙에 홀을 형성함으로써(도 2 참조) 후술하는 도전성 실리콘 컴파운드(Conductive Silicone Compound; 150, 160)의 단부 일부가 직접 외부로 노출되도록 할 수도 있다.
도금판(113, 133) 중앙의 홀 크기는 도금되는 금의 두께에 따라 넓게(도금되는 금의 두께가 얇은 경우) 또는 좁게(도금되는 금의 두께가 두꺼운 경우) 조절될 수 있다.
또한, 도금판(113, 133)은 도 1에 도시된 바와 같이 콘택터(100)의 상·하면에 각각 형성될 수도 있으며, 필요에 따라 상면 또는 하면의 어느 한 부분에만 형성될 수도 있다.
도금판(113, 133)의 형성 두께 또한 수요에 따라 두껍게 또는 얇게 형성할 수 있다.
도 3은 도 1에 도시된 반도체 소자 테스트용 콘택터(100)의 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층된 바를 나타내고 있다.
상판(110)의 내측으로는 다수의 배열된 도금판(113)이 마련되어 있다.
한편, 반도체 소자 테스트용 콘택터(100)의 상, 중, 하판(110, 120, 130)의 홀(111, 121, 131), 이에 삽입되는 도전성 실리콘 복합체 롤 필름(140) 및 도금판(113, 133)은 각각 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형의 단면 기타 다른 다각형의 단면 형상을 가질 수도 있다.
도 2는 본 발명의 실시예에 따른 반도체 소자 테스트용 콘택터(100)의 변형례로서, 상부홀(111')과 하부홀(131')을 도 1의 경우에 비해 다소 넓게 형성하고 그 내부에 각각 도전성 실리콘 컴파운드(150, 160)를 주입 형성한 것이다.
도전성 실리콘 컴파운드(150, 160)는 상기한 실리콘층(144)과 마찬가지로 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 갖는 것으로서, 상, 하판(110, 130)의 제조 시 스크린 인쇄 또는 진공주입 방식으로 각 해당 홀(111, 131)에 주입될 수 있으며, 이후 경화(Curing) 공정에 의해 고화(固化)된다.
이때, 도전성 실리콘 컴파운드(140)는, 그 내부에 분산되는 미세볼의 밀도를 조절함으로써, 미세볼들 간 항시 접촉이 유지되어 외부로부터 상하 가압되지 않는 경우에도 접촉과 동시에 상하 통전이 바로 이루어지게 하는 도전성 실리콘 컴파운드로 구비될 수 있고, 이와 달리 상하 가압되는 경우에 한하여 상하 미세볼들 간 접촉이 이루어져 비로소 도전성을 나타내는 이방성 실리콘 컴파운드로 구비될 수도 있다.
도전성 실리콘 컴파운드(150, 160) 내의 도전성 금속 볼은 상하로 자기장(Magnetic Field)을 형성함으로써 종방향으로 정렬된 형태를 취하도록 할 수도 있으며, 단순히 골고루 분산된 형태를 취할 수도 있다.
한편, 도 1 및 도 2에서, 도전성 실리콘 복합체 롤 필름(140)의 둘레에 접하고 있는 중판(120)의 절연성 실리콘막(122, 123)은 상기 도전성 실리콘 복합체 롤 필름(140)이 상하 가압되는 경우 이를 횡방향의 탄성 복원력에 의해 지지하여 상기 도전성 실리콘 롤 필름(140)이 변형에 의해 파괴되는 것을 방지하도록 기능한다.
본 발명의 실시예에 따른 반도체 소자 테스트용 콘택터의 제조방법은 상기한 콘택터(100)를 제조하는 방법에 관한 것으로서 도 4 내지 도 7에 도시된 바를 참조하여 설명하기로 한다.
본 발명의 실시예에 따른 반도체 소자 테스트용 콘택트의 제조방법은 상, 중, 하판(110, 120, 130)을 각각 별도로 제조한 후 서로 결합하는 순서로 진행한다.
먼저, 중판(120)의 제조 과정을 살펴보면, 도 4에 도시된 바와 같이, 먼저 폴리이미드 필름 또는 프리프레그 필름으로 이루어진 FPC용 엔지니어링 필름(120)을 준비한다(a).
그리고, 이 엔지니어링 필름(120)에 대하여는 반도체 소자(도 1의 10)의 볼 리드(도 1의 11)에 대응하는 배열을 갖는 다수의 홀(121)을 형성하는 과정을 수행한다(b). 홀(121)의 형성 방법은 통상적으로 포토레지스트(Photoresist)를 통한 자외선 노광 및 식각의 방법에 의할 수 있다.
다음으로는, 엔지니어링 필름(120)의 상,하면에 각각 실리콘층(122, 123)을 형성한다(c). 실리콘층(122, 123)의 형성은 통상적으로 엔지니어링 필름(120)을 상 하 금형 사이에 개재시킨 후, 상기 금형 사이로 실리콘을 주입(Injection)한 후 경화시킴으로써 달성된다.
마지막으로, 상·하면에 실리콘막(122, 123)이 형성된 엔지니어링 필름(120)의 각 홀(121)에는 도전성 실리콘 복합체 롤 필름(140)을 삽입한다(d).
통상, 엔지니어링 필름(120)의 두께는 12.5~180㎛로, 상·하면의 실리콘층(122, 123)은 엔지니어링 필름(120) 두께의 1/2 내외로, 도금막(124)은 10~75㎛의 두께를 갖도록 할 수 있다.
여기서, 도전성 실리콘 복합체 롤 필름(140)의 제조는 도 5에 도시된 바와 같은 과정에 의해 달성될 수 있다.
이를 살펴보면, 먼저 폴리이미드 필름 또는 프리프레그 필름으로 이루어진 엔지니어링 필름(141)을 준비한다(a).
그리고, 이 엔지니어링 필름(141)의 내측으로 다수의 미세한 통전홀(142)을 형성하고, 각 통전홀(142)의 내벽면에는 도금막(143)을 형성한다(b).
도금막(143)의 형성은 상기 통전홀(142)이 형성된 엔지니어링 필름(141)에 무전해 구리 도금공정을 수행함으로써 달성된다. 이 경우, 필요에 따라서는 엔지니어링 필름(141)에 포토레지스트(Photoresist)를 입힌 후 자외선 노광, 현상 및 에칭 공정을 수행함으로써 불필요한 부분에 형성된 구리 도금막을 제거할 수도 있다.
다음으로, 통전홀(142)과 도금막(143)이 형성된 엔지니어링 필름(141)의 상면에 도전성 또는 이방성의 실리콘층(144)을 형성한다(c). 실리콘층(144)의 형성은 상기한 바와 마찬가지로 엔지니어링 필름(141)을 금형에 삽입 고정시킨 후 상기 금 형 내부로 실리콘을 주입(Injection)한 후 경화시킴으로써 달성될 수 있다.
이후, 서로 적층 형성된 엔지니어링 필름(141)과 실리콘층(144)을 말아서 롤 형태로 만든다(d). 이 롤은 중판(도 1의 120)에 형성된 중앙홀(121)에 삽입되므로 상기 중앙홀(121)의 내경에 해당하는 두께를 갖는 정도로 롤링되며, 또한 형성된 롤은 상기 중판(120)의 상하 두께에 해당하는 높이를 갖도록 절단된다.
도 5의 (e)는 제조가 완성된 도전성 실리콘 복합체 롤 필름(140)의 횡절단면에 대한 확대도이다.
도시된 바와 같이, 실리콘 복합체 롤 필름(140)은 엔지니어링 필름(141)과 실리콘층(144)이 인접하여 순차 반복되는 형태를 취하며, 특히 엔지니어링 필름(141)은 내측에 관통 형성된 통전홀(142)과 그 내벽면에 형성된 도금막(143)으로 인해 반경 방향의 전도성을 갖게 된다.
이에 대하여, 실리콘층(144)의 경우는, 실리콘 기질에 분포되어 있는 도전성을 갖는 다수의 미세볼을 가지며, 이 미세볼들의 분포되는 밀도에 따라 외부 접촉시 바로 통전될 수 있도록 하는 도전성 실리콘층(144)으로 구비되거나, 평상시에는 비전도성을 나타내나 상하 가압에 의해 상기한 미세 금속 볼 간 상하 접촉이 이루어진 경우에 한하여 상하 방향의 도전성을 나타내는 이방성 실리콘층(144)으로 구비될 수 있다.
도전성 실리콘 복합체 롤 필름(140)이 상하 방향의 가압을 받을 경우에는, 실리콘층(144)을 통한 상하 종방향으로의 통전이 이루어질 뿐 아니라, 엔지니어링 필름(141)의 통전홀(141)을 통한 횡방향 통전이 함께 이루어지게 된다.
횡방향 통전의 경우, 상기 엔지니어링 필름(141)에 이웃하여 형성되는 다른 실리콘층(144)으로 통전되어 다시 그 실리콘층(144)을 통한 상하 통전이 달성되므로, 결과적으로 도전성 실리콘 복합체 롤 필름(140)의 전체 상하 전도성이 향상될 수 있다.
도 6은 도 5 (e)의 도전성 실리콘 복합체 롤 필름(140)을 A-A 방향으로 절단하였을 때에 나타나는 단면도로서, 도시된 바와 같이 상하 종방향으로 연장되고 횡 방향으로 서로 이웃하는 엔지니어링 필름(141)과 실리콘층(144)이 반복 형성되고, 각 엔지니어링 필름(141)의 내부에는 횡방향으로 관통 형성된 통전홀(142)과 도금막(143)이 상하 일정 간격을 유지한 상태로 다수 형성되어 있다.
이러한 구조의 도전성 실리콘 복합체 롤 필름(140)을 상하 가압 및 통전시킬 경우, 각 실리콘층(144)을 통해 상하 방향으로 통전되는 전류는 통전홀(142)의 도금막(143)을 통해 좌우로도 이동할 수 있게 되어 결과적으로 모든 실리콘층(144)을 통해 상하 통전이 이루어질 수 있게 된다.
한편, 상판(110)의 제조 과정을 도 7에 도시된 바를 참조하여 설명하면, 먼저 폴리이미드 필름 또는 프리프레그 필름의 상하면에 구리 박막이 형성되어 있는 CCL 필름(110)을 준비한다(a).
그리고, 이 CCL 필름(110)에 대하여는 상기한 중앙홀(121)의 위치와 대응하되 상기 중앙홀(121)보다는 다소 직경이 작도록 다수의 홀(111)을 형성하는 과정을 수행한다(b).
다음으로, CCL 필름(110)에 대하여 전체적으로 무전해 구리 도금공정을 수행 함으로써 상면의 구리 박막을 포함하여 각 홀(111)의 내벽면에도 구리 도금막(112-1)을 형성한다(c).
다음으로, 상판(110)에 구현하고자 하는 회로를 형성하기 위해(도 3 참조), CCL 필름(110) 상에 포토레지스트를 입히고 나서 자외선 노광, 현상 및 에칭 공정을 수행함으로써 상기 구리 도금막(112-1)에 대하여 불필요한 부분을 제거하여 성형된 구리 도금막(112-2)을 얻는다(d).
그리고 나서, 상기 성형된 구리 도금막(112-2) 상에 순차적으로 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성하여 도금막(112) 및 도금판(113)을 형성함으로써 완성된 형태의 상판(110)을 얻는다(e).
이때, 금 도금의 경우, 도금막(112) 및 도금판(113)의 두께 조절을 위해 필요에 따라 두껍게 또는 얇게 형성되도록 할 수 있다.
한편, 상판(110)의 변형례로서, 도 7의 (e')에 도시된 바와 같이, 도금막(112)이 형성된 홀(111')의 내부에 도전성 실리콘 컴파운드(Conductive Silicone Compound, 150)를 주입 및 경화시켜 형성할 수 있다.
여기서, 도금판(113')은 중앙 부분에 통공(h)이 형성되도록 하고, 실리콘 컴파운드(150)의 상단부가 상기 통공(h)의 상면과 일치하도록 하여 외부에 직접 노출되도록 할 수 있다.
통공(h)이 형성된 도금판(113')은 무전해 금 도금공정을 통해 도금되는 두께에 따라 그 크기가 조절될 수 있다. 즉, 도금 두께가 두꺼운 경우에는 통공(h)이 좁게 형성되며 반대로 도금되는 두께가 얇은 경우에는 상기 통공(h)은 넓게 형성된 다.
한편, 도전성 실리콘 컴파운드(150)의 주입 및 경화는 먼저 엔지니어링 필름(110)의 하면에 도전성 실리콘 컴파운드(150)를 스크린(Screen) 인쇄를 통해 주입하거나 진공주입한 후 이를 경화(Curing)시키는 방법에 의한다.
통상, 엔지니어링 필름(110)의 두께는 12.5~80㎛로, 도금막(112)은 10~75㎛ 내외의 두께를 갖도록 할 수 있으며, 엔지니어링 필름(110)의 상면에 형성되는 도전막(112) 및 도금판(113)의 총 두께는 필요에 따라 25~75㎛로 한다.
하판(130)의 제조 과정은 상기한 상판(110)의 경우와 대동소이하므로 여기서는 이에 대한 설명을 생략하기로 한다.
이상과 같이 상, 중, 하판(110, 120, 130)의 개별 제조 과정이 완료되면 각각 서로 적층시켜 접착함으로써 반도체 소자 테스트용 콘택터(도 1의 100)의 제조를 완성한다. 이때, 각 판의 상하 부착은 중판(120)의 상·하면에 각각 형성된 실리콘막(122, 123)과 이에 면접하게 되는 상판(110) 및 하판(130)과의 사이에 실리콘 전처리제(Silicone Primer)를 도포 및 경화시킴으로써 서로 접착시키는 방법에 의한다.
한편, 이상과 같은 반도체 소자 테스트용 콘택터(100) 및 이의 제조방법은 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.
본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.
도 1은 본 발명의 실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,
도 2는 도 1의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,
도 3은 도 1의 반도체 소자 테스트용 콘택터의 평면도,
도 4는 도 1의 반도체 소자 테스트용 콘택터의 중판의 제조방법을 설명하기 위한 공정 순서도,
도 5는 도 1의 반도체 소자 테스트용 콘택터의 도전성 실리콘 복합체 롤 필름의 제조방법을 설명하기 위한 공정 순서도,
도 6은 도 5의 도전성 실리콘 복합체 롤 필름의 A-A 선 단면도,
도 7은 도 1의 반도체 소자 테스트용 콘택터의 상판의 제조방법을 설명하기 위한 공정 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 소자 11: 볼 리드
20: 테스트 소켓 보드 21: 접촉 패드
100: 반도체 소자 테스트용 콘택터 110: 상판
111, 121, 131: 홀 112, 132: 도금막
113, 133: 도금판 120: 중판
122, 123: 실리콘층 130: 하판
140: 도전성 실리콘 복합체 롤 필름 141: 엔지니어링 필름
142: 통전홀 143: 도금막
144: 실리콘층 150, 160: 도전성 실리콘 컴파운드

Claims (11)

  1. 반도체 소자 테스트용 콘택터에 있어서,
    상하면에 각각 실리콘층이 적층 형성된 FPC(Flexible Printed Circuit)용 엔지니어링 필름(Engineering Film)으로서 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과;
    상기 중판의 상면에 적층 형성되는 CCL(Copper Clad Laminate) 필름으로서, 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 상판과;
    상기 중판의 하면에 적층 형성되는 CCL 필름으로서, 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 하판; 및
    상기 중앙홀에 삽입되어 상단부가 상기 제1 도금막에 접촉되고 하단부가 상기 제2 도금막에 접촉되는 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film)을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  2. 제1항에 있어서,
    상기 도전성 실리콘 복합체 롤 필름은,
    FPC용 엔지니어링 필름의 내측에 다수의 통전홀이 형성되고 각 통전홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 엔지니어링 필름의 일측 표면에 도전성 또는 이방성 실리콘층이 적층 형성되어, 상기 엔지니어링 필름과 상기 도전성 또는 이방성 실리콘층이 일체로서 롤링되어 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  3. 제1항 또는 제2항에 있어서,
    상기 상부홀 및 상기 하부홀에 각각 삽입 형성된 도전성 실리콘 컴파운드(Conductive Silicone Compound)를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  4. 제3항에 있어서,
    상기 제1 도금판 및 상기 제2 도금판은 각각 중앙에 관통홀이 형성되어 상기 도전성 실리콘 컴파운드의 일단부가 상기 관통홀을 통해 직접 외부에 노출되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  5. 제1항에 있어서,
    상기 중판의 상하면에 적층 형성된 실리콘층은 절연 실리콘층인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  6. 제1항 또는 제5항에 있어서,
    상기 중판의 상하면에 적층 형성된 실리콘층은 방열 실리콘층인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  7. 제1항에 있어서,
    상기 FPC용 엔지니어링 필름은 폴리이미드(Polyimide) 또는 프리프레그(Prepreg)인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  8. 제1항에 있어서,
    상기 제1 도금막 및 상기 제2 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것임을 특징으로 하는 반도체 소자 테스트용 콘택터.
  9. 반도체 소자 테스트용 콘택터의 제조방법에 있어서,
    FPC용 엔지니어링 필름 재질의 중판에 상기 반도체 소자의 볼 리드에 대응하는 다수의 중앙홀을 형성하고 상기 중판의 상하면에 각각 실리콘층을 적층 형성하는 단계와;
    상기 중앙홀에 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film)을 삽입하는 단계와;
    CCL 필름 재질의 상판에 상기 중앙홀에 일치하도록 다수의 상부홀을 형성하고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막을 형성하고 상기 상판의 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 단계와;
    CCL 필름 재질의 하판에 상기 중앙홀에 일치하도록 다수의 하부홀을 형성하고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막을 형성하고 상기 하판의 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 단계; 및
    상기 상판, 중판 및 하판을 적층시켜 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터 제조방법.
  10. 제9항에 있어서,
    상기 도전성 실리콘 복합체 롤 필름은,
    FPC용 엔지니어링 필름의 내측에 다수의 통전홀을 형성하고, 각 통전홀의 내벽면에 전도성 금속을 함유하는 제3 도금막을 형성하고, 상기 엔지니어링 필름의 일측 표면에 도전성 또는 이방성 실리콘층을 적층 형성하여, 상기 엔지니어링 필름과 상기 도전성 또는 이방성 실리콘층을 일체로서 롤링하여 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터 제조방법.
  11. 제9항 또는 제10항에 있어서,
    상기 상부홀 및 상기 하부홀에 각각 도전성 실리콘 컴파운드(Conductive Silicone Compound)가 주입 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘 택터 제조방법.
KR1020080053026A 2008-06-05 2008-06-05 반도체 소자 테스트용 콘택터 및 그 제조방법 KR100952297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080053026A KR100952297B1 (ko) 2008-06-05 2008-06-05 반도체 소자 테스트용 콘택터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080053026A KR100952297B1 (ko) 2008-06-05 2008-06-05 반도체 소자 테스트용 콘택터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090126755A KR20090126755A (ko) 2009-12-09
KR100952297B1 true KR100952297B1 (ko) 2010-04-12

Family

ID=41687823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080053026A KR100952297B1 (ko) 2008-06-05 2008-06-05 반도체 소자 테스트용 콘택터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100952297B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131105B1 (ko) * 2010-12-16 2012-04-03 주식회사 세미콘테스트 반도체 검사 장치
KR101420170B1 (ko) * 2013-03-26 2014-07-18 재단법인 서울테크노파크 외팔보 구조물을 이용한 반도체소자 테스트 소켓용 컨택터 및 그 제조 방법
KR102104725B1 (ko) * 2018-11-07 2020-04-24 한국과학기술원 도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241498A (ja) 1999-02-18 2000-09-08 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
JP2000243489A (ja) 1999-02-23 2000-09-08 Jsr Corp 配線板形成材料、板状コネクターおよびその製造方法並びに回路装置検査用アダプター装置
KR200396866Y1 (ko) 2005-07-13 2005-09-27 조인셋 주식회사 압접형 커넥터
JP2008059895A (ja) 2006-08-31 2008-03-13 Masashi Okuma コンタクトシートおよびその製造方法、ならびにコンタクトシートを形成するためのケーブルおよび弾性部材

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241498A (ja) 1999-02-18 2000-09-08 Jsr Corp 半導体素子接続装置、半導体素子検査装置および検査方法
JP2000243489A (ja) 1999-02-23 2000-09-08 Jsr Corp 配線板形成材料、板状コネクターおよびその製造方法並びに回路装置検査用アダプター装置
KR200396866Y1 (ko) 2005-07-13 2005-09-27 조인셋 주식회사 압접형 커넥터
JP2008059895A (ja) 2006-08-31 2008-03-13 Masashi Okuma コンタクトシートおよびその製造方法、ならびにコンタクトシートを形成するためのケーブルおよび弾性部材

Also Published As

Publication number Publication date
KR20090126755A (ko) 2009-12-09

Similar Documents

Publication Publication Date Title
KR100952843B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
TWI253206B (en) Anisotropic connector device and its manufacturing method, and inspection device of circuit device
JP4529978B2 (ja) 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
KR100997576B1 (ko) 반도체 소자 테스트용 콘택터
JP2011090865A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
KR100970571B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
KR20110029465A (ko) 인쇄회로기판 및 그의 제조 방법
JP2011091185A (ja) 導電フィルムおよびその製造方法、並びに半導体装置およびその製造方法
KR100997602B1 (ko) 반도체 소자 테스트용 콘택터
US7728234B2 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
KR101000606B1 (ko) 반도체 소자 테스트용 콘택터
KR100952297B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
JP3185452B2 (ja) 回路基板検査用アダプター装置の製造方法、並びに回路基板検査用アダプター装置、これを用いた回路基板検査方法および装置
KR100973413B1 (ko) 반도체 소자 테스트용 콘택터
JP2002118204A (ja) 半導体装置、並びに半導体搭載用基板及びその製造方法
KR100969482B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
JPH09330995A (ja) 回路基板とその製造方法、その回路基板を用いたバンプ式コンタクトヘッドと半導体部品実装モジュール
JP4017004B2 (ja) シート状プローブおよびその応用
JP2005159074A (ja) 内層側に凸出部のあるビアホール接続用の電極
JP2009098065A (ja) プローブ部材およびその製造方法ならびにその応用
TW200910558A (en) Method for manufacturing substrate embedded with chip
JPWO2020095656A1 (ja) 導電性部材の製造方法
JP2005338073A (ja) シート状プローブの製造方法およびその応用
JP2006278996A (ja) 配線基板、積層回路基板およびその製造方法
TW200835060A (en) Anisotropic conductive connector, adapter device, and device for electrically inspecting circuit device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130401

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee