KR100997602B1

KR100997602B1 - 반도체 소자 테스트용 콘택터

Info

Publication number: KR100997602B1
Application number: KR1020080078099A
Authority: KR
Inventors: 이용준
Original assignee: 이용준
Priority date: 2008-08-08
Filing date: 2008-08-08
Publication date: 2010-11-30
Also published as: KR20100019194A

Abstract

본 발명은 반도체 소자 테스트용 콘택터(Contactor)에 관한 것으로서, CCL(Copper Clad Laminate) 또는 절연실리콘 필름의 상하면에 각각 실리콘층이 적층 형성되고 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성된 상판과; 상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성된 하판; 및 상기 중앙홀, 상부홀 및 하부홀에 각각 주입 형성된 도전성 실리콘 컴파운드(Compound)를 포함하는 것을 특징으로 한다. 이에 의해, 내구성, 내마모성, 내마찰성, 사용수명 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있으며, 특히 하판의 재질을 경성 CCL로 한정함으로써 이를 통해 전체 콘택터를 지지하는 보강판의 기능을 겸하도록 할 수 있다.

BGA 소자, 테스트 소켓, 콘택터, CCL(Copper Clad Laminate), 도전성 실리콘 컴파운드(Conductive Silicone Compound), 절연 실리콘

Description

반도체 소자 테스트용 콘택터{SEMICONDUCTOR DEVICE TEST CONTACTOR}

본 발명은 반도체 소자의 전기적 성능을 테스트하기 위해 사용되는 것으로서, 상기 반도체 소자와 테스트 소켓 보드 사이에 개재되어 양자 간 전기적 연결 상태를 확보하도록 해주는 콘택터에 관한 것이다.

종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.

반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "접적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재한다.

그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다.

본 발명의 목적은 종래기술에 비해 더 우수한 성능 및 사용수명을 갖는 반도체 소자 테스트용 콘택터 및 그 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위해, 본 발명은 반도체 소자 테스트용 콘택터(contactor)에 있어서, CCL(Copper Clad Laminate) 또는 절연실리콘 필름의 상하면에 각각 실리콘층이 적층 형성되고 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성된 상판과; 상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성된 하판; 및 상기 중앙홀, 상부홀 및 하부홀에 각각 주입 형성된 도전성 실리콘 컴파운드(compound)를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.

여기서, 상기 중판과 상기 상판 중 적어도 하나는 경성 CCL일 수 있다. 이때, 상기 경성 CCL은 페놀수지(Phenol resin), 에폭시수지(Epoxy resin), CPE(Chlorinated Polyethylene) 재질의 컴포지트 기판(Composite base material) 중 어느 하나를 포함할 수 있다.

또는, 상기 중판과 상기 상판 중 적어도 하나는 연성 CCL일 수 있다. 이때, 상기 연성 CCL은 폴리이미드(Polyimide), 프리프레그(Prepreg), 폴리에스 터(Polyester) 중 어느 하나를 포함할 수 있다.

한편, 상기 상부홀과 상기 하부홀은 크기가 같으며, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작도록 할 수 있다.

그리고, 상기 상부홀과 상기 하부홀의 내벽면에 전도성 금속을 함유하는 도금막이 형성되도록 할 수도 있다. 이때, 상기 도금막은 무전해 구리 도금막, 전기 동 도금막, 무전해 니켈 도금막, 무전해 금 도금막이 순차로 적층 형성된 것일 수 있다.

또한, 상기 상부홀의 상면 및 상기 하부홀의 하면 중 적어도 하나에는 도전성 금속을 함유하는 도금판이 소정 두께로 돌출 형성되어 상기 도전성 실리콘 컴파운드의 일단부를 접촉 지지하도록 할 수 있다. 이때, 상기 도금판은 중앙에 관통홀이 형성되고, 상기 도전성 실리콘 컴파운드의 일단부는 상기 관통홀을 통해 직접 외부에 노출되도록 할 수도 있다.

한편, 상기 중판은 2개 이상이 서로 적층되어 구비되도록 할 수도 있다.

또한, 상기 목적을 달성하기 위해 본 발명은, 반도체 소자 테스트용 콘택터에 있어서, CCL(Copper Clad Laminate) 또는 절연실리콘 필름의 상하면에 각각 실리콘층이 적층 형성되고 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 상판과; 상기 중판의 하면에 적층 형성되 는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 하판; 및 상기 중앙홀에 삽입되어 상단부가 상기 제1 도금막에 접촉되고 하단부가 상기 제2 도금막에 접촉되는 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film)을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.

또는, 상기 중판과 상기 상판 중 적어도 하나는 연성 CCL일 수 있다. 이때, 상기 연성 CCL은 폴리이미드(Polyimide), 프리프레그(Prepreg), 폴리에스터(Polyester) 중 어느 하나를 포함할 수 있다.

한편, 상기 도전성 실리콘 복합체 롤 필름은, 연성 CCL의 내측에 다수의 통전홀이 형성되고 각 통전홀의 내벽면에 도전성 금속을 함유하는 제3 도금막이 형성되며, 상기 연성 CCL의 일측 표면에 도전성 또는 이방성 실리콘층이 적층 형성되어, 상기 연성 CCL과 상기 도전성 또는 이방성 실리콘층이 일체로서 롤링되어 형성될 수 있다.

이때, 상기 상부홀 및 상기 하부홀에 각각 삽입 형성된 도전성 실리콘 컴파 운드(Conductive Silicone Compound)를 더 포함할 수 있다.

또한, 상기 제1 도금판 및 상기 제2 도금판은 각각 중앙에 관통홀이 형성되어 상기 도전성 실리콘 컴파운드의 일단부가 상기 관통홀을 통해 직접 외부에 노출되도록 할 수도 있다.

또한, 상기 제1 도금막 및 상기 제2 도금막은 무전해 구리 도금막, 전기 동 도금막, 무전해 니켈 도금막, 무전해 금 도금막이 순차로 적층 형성된 것일 수 있다.

또한, 상기 중판은 2개 이상이 서로 적층되어 구비된 것일 수 있다.

이상과 같은 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 서로 적층 형성되는 경성 또는 연성 CCL에 의해 콘택터의 전체 구조를 형성함으로써 종래의 실리콘 성분을 갖는 콘택터 구조에 비해 내구성, 내마모성, 내마찰성, 사용수명, 평탄성, 복원성, 가공성 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.

특히, 하판의 재질을 경성 CCL로 한정함으로써 이를 통해 전체 콘택터를 지지하는 기능을 겸하도록 함으로써, 종래 콘택터를 지지하기 위해 콘택터 하부에 보강판을 부착하여 사용할 필요가 없다는 이점이 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 중판의 상하면에 적층 형성되는 실리콘층을 구비함으로써 콘택터의 두께 조절이 용이할 뿐 아니라 특히 방열 실리콘층인 경우 콘택터에 축적된 열이 원활하게 발산될 수 있으므 로 제품수명의 향상을 도모할 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 상부홀과 하부홀의 크기를 동일하게 하고 중앙홀의 크기를 이보다 작게 형성함으로써 각 홀 내부에 공통적으로 주입되는 도전성 실리콘 컴파운드가 중앙폭이 좁은 장구형을 형성하게 되며, 이에 따라 상하면의 접촉 가압 시 폭이 좁은 중앙 부분은 압축으로 인해 밀도가 향상됨에 따라 상하 방향의 도전성을 향상시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 도전성 실리콘 컴파운드가 삽입되는 홀의 내벽면으로 도금막을 형성함으로써 반도체 소자로부터 테스트 소켓 보드로 이어지는 상하 방향의 도전성을 향상시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 콘택터의 상판 또는 하판에서 도전성 실리콘 컴파운드가 형성된 부분의 표면에 도금판을 돌출 형성함으로써 상기 도전성 실리콘 컴파운드를 일정한 형태로 유지할 수 있고 콘택터의 접촉 성능을 향상시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 중앙홀의 내부에 도전성 실리콘 복합체 롤 필름을 삽입함으로써 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있을 뿐 아니라 상하 도전성 또한 향상시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 도전성 실리콘 복합체 롤 필름에 다수의 통전홀을 형성함으로써 이에 의해 상기 도전성 실리콘 복합체 롤 필름은 상하 종방향 및 횡방향의 통전이 가능하므로 전체적으로는 상기 도전성 실리콘 복합체 롤 필름에 의한 도전성을 향상시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 전체적으로 상판-중판-하판의 3개 판으로 적층 형성된 구성에서 상기 중판을 복수 개로 구비하여 적층시킴으로써 수요에 따라 요구되는 두께가 두꺼울 경우에도 상판-중판-중판-하판 등으로 용이하게 대응할 수 있다.

본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상·하 전기적 연결을 확보하기 위해 사용된다.

구체적으로는, 반도체 소자(10)는 하면에 볼 그리드 어레이(ball grid array, BGA)를 구성하는 볼 리드(ball lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(contact pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.

콘택터(100)는 상판(110), 중판(120) 및 하판(130)으로 이루어져 있으며, 각 판(110, 120, 130)에는 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다. 각 홀의 내부에는 상하 공통되게 실리콘 컴파운드(140)로 채워져 있다.

상판(110), 중판(120) 및 하판(130)의 재질로는 CCL(Copper Clad Laminate)을 가공하여 사용한다. 특히, 상판(110)과 중판(120)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있다. 다만, 하판(130)으로는 경성 CCL에 한하여 사용하도록 한다.

CCL은 통상적으로 인쇄회로기판(Printed Circuit Board, PCB)의 원재료가 되는 기판으로서, 폴리이미드(Polyimide), 프리프레그(Prepreg), 에폭시수지(Epoxy Resin) 등으로 이루어진 필름의 상하면에 구리 박막이 접착된 것을 말한다.

상기한 연성 CCL은 경성 CCL에 비해 비교적 경도가 낮고 휨성이 좋은 것으로서 필름의 재질로는 폴리이미드, 프리프레그, 폴리에스터(Polyester) 등의 주로 연성회로기판(Flexible Printed Circuit Board, FPC)의 재질로서 사용되는 것들이 이용된다.

한편, 상기 경성 CCL은 비교적 경도가 높은 것으로서 그 재질로는 페놀수지(Phenol Resin), 에폭시수지, 컴포지트(Composite) 기판 등의 주로 경성 회로기판(Rigid Printed Circuit Board)에 사용되는 것들이 이용된다.

이러한 CCL은 통상적으로는 PCB를 제조하기 위한 중간재로서 사용되고 있다.

상기에서 하판(130)을 경성 CCL에 한정함으로 인해 콘택터(100)를 지지하기 위한 별도의 보강판(통상, SUS-304의 재질로 이루어짐)을 부착할 필요없이, 상기 경성 CCL 재질의 하판(130) 자체가 이러한 보강판의 기능까지 겸할 수 있다.

이에 비해, 상판(110)과 중판(120)은 필요에 따라 경성 CCL과 연성 CCL 중 어느 하나를 선택적으로 적용할 수 있다.

상, 중, 하판(110, 120, 130) 모두가 경성 CCL을 재질로서 사용하는 경우에는 이와 가압 접촉되는 반도체 소자(10) 내지 테스트 소켓 보드(20)에 손상이 가해진다는 우려가 있을 수 있으나, 이러한 손상은 후술하는 바와 같이 중판(120)의 상,하면에 접착 형성되는 절연성 실리콘막(122, 123)의 충격 흡수를 통해 방지할 수 있다.

상판(110)과 하판(130)은 각 판의 재질을 이루는 CCL에 드릴 공정을 통해 홀(111, 131)을 관통 형성한 후, 무전해 화학 구리 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 필름 표면에 감광성 필름을 입힌 후 노광, 현상 및 부식(Etching) 공정을 수행함으로써 표면에 원하는 회로의 형상(도 2 참조)을 갖춘 후, 상기 구리로 도금된 회로 및 홀(111, 131) 내벽면 상에 다시 전기 동 도금을 하고나서 니켈과 금을 무전해 도금공정을 통해 순차로 적층 형성함으로써 도금막(112, 132) 및 도금판(113, 133)을 얻을 수 있다.

이와 같이, 종래 연성 및 경성 인쇄회로기판의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성 및 내구성을 향상시킬 수 있다.

한편, 중판(120)의 상면 및 하면에는 각각 절연성 실리콘막(122, 123)을 형성함으로써 상판(110) 및 하판(130)과의 적층 형성 시 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다. 절연성 실리콘막(122, 123)과 상, 하판(110, 130) 간의 접착은 실리콘 전처리제(Silicone Primer)의 도포 및 가열에 의해 달성된다.

특히, 실리콘막(122, 123)은 방열 기능을 추가 구비할 수도 있으며, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al₂O₃) 분말을 첨가하여 골고루 분산시킴으로 써 달성될 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 방열 실리콘막을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.

실리콘 컴파운드(Compound, 140)는 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 띤다.

이때, 실리콘 컴파운드(140)는, 그 내부에 분산되는 미세볼의 밀도를 조절함으로써, 미세볼들 간 항시 접촉이 유지되어 외부로부터 상하 가압되지 않는 경우에도 접촉과 동시에 상하 통전이 바로 이루어지게 하는 도전성 실리콘 컴파운드로 구비될 수 있고, 이와 달리 상하 가압되는 경우에 한하여 상하 미세볼들 간 접촉이 이루어져 비로소 도전성을 나타내는 이방성 실리콘 컴파운드로 구비될 수도 있다.

실리콘 컴파운드(140)는 상, 중, 하 각판(110, 120, 130)의 제조 시 스크린 인쇄 또는 진공주입 방식으로 각 해당 홀(111, 121, 131)에 주입될 수 있으며, 이후 경화(curing) 공정에 의해 각 판별로 고화(固化)된다.

실리콘 컴파운드(140) 내의 상기 미세볼은 상하로 자기장(Magnetic Field)을 형성함으로써 종방향으로 정렬된 형태를 취하도록 할 수도 있으며, 단순히 골고루 분산된 형태를 취할 수도 있다.

한편, 상판(110)과 하판(130)은 각 홀(111, 131) 내측면으로 도금막(112, 132)을 형성함으로써 실리콘 컴파운드(140)의 상하 통전 기능을 향상시킬 수도 있다.

도금막(112, 132)은 도전성 금속을 함유하며, 특히 구리(Cu), 니켈(Ni), 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수 있다. 여기서 구리(Cu) 층의 형성은 상기한 무전해 화학 구리 도금공정 및 감광성 필름의 도포 후 노광, 현상, 부식 공정 및 전기 동 도금공정에 의해 달성될 수 있으며, 니켈 및 금의 적층 형성은 각각 상기와 같이 형성된 구리 층에 대한 무전해 도금 공정에 의해 달성될 수 있다. 상기 무전해 니켈 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 무전해 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.

이에 따라, 실리콘 컴파운드(140)가 볼 리드(11)와 접촉패드(21)에 의해 상하 접촉 가압되는 경우, 상하 통전은 상하 미세볼(ball)들 간의 접촉에 의해 달성될 뿐 아니라 그 둘레에 형성되는 도금막(112, 132)에 의해 보완될 수 있다.

또한, 본 발명의 실시예에 따른 반도체 소자 테스트용 콘택터(100)는 홀(111, 121, 131)의 형상에 있어서, 도시된 바와 같이, 상판(110)에 형성되는 상부홀(111)과 하판(130)에 형성되는 하부홀(131)은 동일한 크기를 갖도록 하고, 중판(120)에 형성되는 중앙홀(121)은 크기를 다소 작게 형성하도록 할 수 있다. 즉, 홀들(111, 121, 131)에 삽입되는 실리콘 컴파운드(140)가 중앙부가 좁고 상하부가 넓은 장구 형태를 취하도록 한다.

이와 같이 장구 형태를 갖는 실리콘 컴파운드(140)에 의하면, 콘택터(100)의 상하 가압 접촉 시 동일한 상하 가압에 의할 때 중앙홀(121) 부분에서의 압력이 가장 높게 형성될 수 있으며, 이에 따라 상기 중앙홀(121) 부분의 미세볼들의 분포 밀도가 가장 높게 나타날 수 있으며 결국 이 부분에서의 미세볼들 간 상하 접촉이 더욱 확실하게 이루어질 수 있다.

도금판(113, 133)의 두께는 상기한 전기 동 도금공정에서 구리의 도금량에 따라 조절될 수 있다. 이때, 도금량이 많아짐에 따라 도금판(113, 133) 중앙의 홀(도 2의 h 참조)이 점차 좁아지게 형성된다.

콘택터(100)는 이들 도금판(113, 133)을 구비함으로써 볼 리드(11)와 접촉 패드(21)의 접촉 마찰로 인한 손상, 특히 도전성 실리콘 컴파운드(140)의 이탈을 방지할 수 있다.

도금판(113, 133)은 각각 도전성 실리콘 컴파운드(140)가 외부로 노출이 되지 않도록 원판 형상을 가질 수도 있으며, 도 2에 도시된 바와 같이 각각 내측 중앙에 홀을 형성함으로써 도전성 실리콘 컴파운드(140)의 상단 부분의 일부가 직접 외부로 노출되도록 할 수도 있다.

도전성 실리콘 컴파운드(140)의 상단 부분 일부가 상기 홀을 통해 직접 노출되도록 형성한 경우에는 도금판(113, 133)과 도전성 실리콘 컴파운드(140)의 상하단부가 함께 볼 리드(11)와 접촉 패드(21)에 접촉된다.

도금판(113, 133)은 도 2에 도시된 바와 같이 콘택터(100)의 상·하면 동시에 형성될 수도 있으며, 상면 또는 하면의 어느 한 부분에만 형성되도록 할 수도 있다.

도 2는 도 1에 도시된 반도체 소자 테스트용 콘택터(100)의 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층된 바를 나타내고 있다.

상판(110)의 내측으로는 다수의 배열된 회로를 이루는 도금판(113) 및 각 도금판(113)의 중앙에 형성되는 홀(h)을 통해 실리콘 컴파운드(140)가 노출되어 있 다.

반도체 소자 테스트용 콘택터(100)는 도 2에 도시된 바와 같이 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형의 단면 형상 기타 다른 다각형의 단면 형상을 가지도록 할 수도 있다.

한편, 콘택터(100)는 상기한 바와 같이 CCL의 재질로서 사용하는 것을 주요 특징으로 하나, 중판(120)의 경우에는 종래 일반적으로 콘택터의 재질로 사용되어 오던 실리콘을 사용할 수도 있다.

도 3에 도시된 콘택터(100')는 실리콘 재질의 중판(120')을 사용한 것으로서, 이 경우에는 CCL 재질로 하는 상판(110)과 하판(130)의 사이에 실리콘 재질의 중판(120')이 개재되는 형태를 취한다.

본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터(200)는, 도 4에 도시된 바와 같이, 상판(210), 중판(220) 및 하판(230)으로 이루어져 있다. 본 실시예에서 상기한 제1실시예의 경우와 중복되는 설명은 생략하기로 한다.

상판(210)과 하판(230)의 경우에는 상기한 제1실시예와 대동소이하나, 중판(220)의 홀(221)의 내부에는 제1실시예의 경우와는 달리 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film, 240)이 삽입되어 있다.

본 실시예에서도, 상판(210), 중판(220) 및 하판(230)의 재질로는 CCL을 가공하여 사용한다. 즉, 상판(210)과 중판(220)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있으나, 하판(230)으로는 경성 CCL에 한하여 사용하도록 한다.

물론, 하판(230)을 경성 CCL에 한정함으로 인해 콘택터(200)를 지지하기 위한 별도의 보강판을 부착할 필요가 없어지며, 이는 상기 경성 CCL 재질의 하판(130) 자체가 이러한 보강판의 기능까지 겸하기 때문이다.

중판(220)의 상,하면에는 상기한 제1실시예의 경우와 마찬가지로 각각 절연성 실리콘층(222, 223)을 형성함으로써 상판(210) 및 하판(230)과의 적층 형성 시 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(200)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.

한편, 도전성 실리콘 복합체 롤 필름(240)은 도 5에 도시된 바와 같이 폴리이미드, 프리프레그, 폴리에스터 등으로 이루어진 연성 CCL(241)에 실리콘층(144)이 적층 형성되어 일체로서 롤링되어 구비된다.

실리콘층(144)은 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 갖는다.

이때, 실리콘층(144)은, 그 내부에 분산되는 미세볼의 밀도를 조절함으로써, 미세볼들 간 항시 접촉이 유지되어 롤링 시 외부로부터 상하 가압되지 않는 경우에도 접촉과 동시에 상하 통전이 바로 이루어지게 하는 도전성 실리콘층으로 구비될 수도 있고, 이와 달리 상하 가압되는 경우에 한하여 상하 미세볼들 간 접촉이 이루어져 비로소 도전성을 나타내는 이방성 실리콘층으로 구비될 수도 있다.

상기 연성 CCL(241)에는 내측에 다수의 통전홀(242)이 형성되고, 이 통전홀(242)의 내벽면에 전도성 금속을 함유하는 도금막(243)이 형성된다. 따라서, 완성된 형태의 도전성 실리콘 복합체 롤 필름(240)은 도 5의 (e) 및 도 6에 도시된 바와 같이, 실리콘층(244)을 통해 상하 방향으로 흐르게 되는 전기가 내외 양측에 접촉되어 있는 통전홀(242)의 도금막(243)에 의해 반경 방향으로도 함께 흐르게 된다. 결과적으로, 도전성 실리콘 복합체 롤 필름(240)은 내외측의 모든 실리콘층(244)을 통해 상하 통전 기능을 수행할 수 있으므로 상하 방향의 전도성이 향상된다.

실리콘층(244)은 연성 CCL(241)의 상면에 균일한 두께로 적층 형성되어 경화(Curing) 공정에 의해 고화(固化)된다.

실리콘층(244) 내의 상기 미세볼은 실리콘 기질에 골고루 분산된 형태를 취한다.

반도체 소자 테스트용 콘택터(200)의 상, 중, 하판(210, 220, 230)에 각각 형성되는 홀 및 이에 삽입되는 도전성 실리콘 복합체 롤 필름(240) 그리고 각 판 상하면의 도금판은 원형 단면을 가질 수도 있으나, 상기 제1실시예의 경우에서와 같이, 이에 한정되는 것은 아니며 정사각형의 단면 기타 다른 다각형의 단면 형상을 가질 수도 있다.

한편, 도 4에서, 도전성 실리콘 복합체 롤 필름(240)의 둘레에 접하고 있는 중판(220)의 절연성 실리콘막(222, 223) 부분은 상기 도전성 실리콘 복합체 롤 필름(240)이 상하 가압되는 경우 이를 횡방향의 탄성 복원력에 의해 지지하여 상기 도전성 실리콘 롤 필름(240)이 과도한 변형으로 인해 파괴되는 것을 방지하도록 기능한다.

상기한 도전성 실리콘 복합체 롤 필름(240)의 제조 과정을 도 5를 참조하여 설명하면, 먼저 폴리이미드, 프리프레그 등의 연성 재질을 포함하는 연성 CCL(241)을 준비한다(a).

그리고, 이 연성 CCL(241)의 내측으로 드릴공정을 통해 다수의 미세한 통전홀(242)을 형성하고, 각 통전홀(242)의 내벽면에는 도금막(243)을 형성한다(b).

도금막(243)의 형성은 상기 통전홀(242)이 형성된 연성 CCL(241)에 무전해 구리 도금공정, 전기 동 도금공정, 무전해 니켈 도금공정 및 무전해 금 도금공정을 수행함으로써 달성된다. 이 경우, 필요에 따라서는 연성 CCL(241)에 포토레지스트(Photoresist)를 입힌 후 노광, 현상 및 에칭 공정을 수행함으로써 불필요한 부분에 형성된 구리 도금막을 제거할 수도 있다.

다음으로, 통전홀(242)과 도금막(243)이 형성된 연성 CCL(241)의 상면에 도전성 또는 이방성의 실리콘층(244)을 형성한다(c). 실리콘층(244)의 형성은 연성 CCL(241)을 금형에 삽입 고정시킨 후 상기 금형 내부로 실리콘을 주입(Injection)한 후 경화시킴으로써 달성될 수 있다.

이후, 서로 적층 형성된 연성 CCL(241)과 실리콘층(244)을 말아서 롤 형태로 만든다(d). 이 롤은 중판(도 4의 220)에 형성된 중앙홀(221)에 삽입되므로 상기 중앙홀(221)의 내경에 해당하는 두께를 갖는 정도로 롤링되며, 또한 형성된 롤은 상기 중판(220)의 상하 두께에 해당하는 높이를 갖도록 절단된다.

도 5의 (e)는 제조가 완성된 도전성 실리콘 복합체 롤 필름(240)의 횡절단면에 대한 확대도이다.

도시된 바와 같이, 실리콘 복합체 롤 필름(240)은 연성 CCL(241)과 실리콘 층(244)이 인접하여 순차 반복되는 형태를 취하며, 특히 연성 CCL(241)은 내측에 관통 형성된 통전홀(242)과 그 내벽면에 형성된 도금막(243)으로 인해 반경 방향의 전도성을 갖게 된다.

이에 대하여, 실리콘층(244)의 경우는, 실리콘 기질에 분포되어 있는 도전성을 갖는 다수의 미세볼을 가지며, 이 미세볼들의 분포되는 밀도에 따라 외부 접촉시 바로 통전될 수 있도록 하는 도전성 실리콘층(244)으로 구비되거나, 평상시에는 비전도성을 나타내나 상하 가압에 의해 상기한 미세 금속 볼 간 상하 접촉이 이루어진 경우에 한하여 상하 방향의 도전성을 나타내는 이방성 실리콘층(244)으로 구비될 수 있다.

도전성 실리콘 복합체 롤 필름(240)이 상하 방향의 가압을 받을 경우에는, 실리콘층(244)을 통한 상하 종방향으로의 통전이 이루어질 뿐 아니라, 연성 CCL(241)의 통전홀(242)을 통한 횡방향 통전이 함께 이루어지게 된다.

횡방향 통전의 경우, 상기 연성 CCL(241)에 이웃하여 형성되는 다른 실리콘층(244)으로 통전되어 다시 그 실리콘층(244)을 통한 상하 통전이 달성되므로, 결과적으로 도전성 실리콘 복합체 롤 필름(240)의 전체 상하 전도성이 향상될 수 있다.

도 6은 도 5 (e)의 도전성 실리콘 복합체 롤 필름(140)을 A-A 방향으로 절단하였을 때에 나타나는 일부 단면도로서, 도시된 바와 같이 상하 종방향으로 연장되고 횡 방향으로 서로 이웃하는 연성 CCL(241)과 실리콘층(244)이 반복 형성되고, 각 연성 CCL(241)의 내부에는 횡방향으로 관통 형성된 통전홀(242)과 도금막(243) 이 상하 일정 간격을 유지한 상태로 다수 형성되어 있다.

이러한 구조의 도전성 실리콘 복합체 롤 필름(240)을 상하 가압 및 통전시킬 경우, 각 실리콘층(244)을 통해 상하 방향으로 통전되는 전류는 통전홀(242)의 도금막(243)을 통해 좌우로도 이동할 수 있게 되어 결과적으로 모든 실리콘층(244)을 통해 상하 통전이 이루어질 수 있게 된다.

한편, 콘택터(200)는 상기한 바와 같이 CCL을 재질로서 사용하는 것을 주요 특징으로 하나, 중판(220)의 경우에는 종래 일반적으로 콘택터의 재질로 사용되어 오던 실리콘을 사용할 수도 있다.

도 7에 도시된 콘택터(200')는 실리콘 재질의 중판(220')을 사용한 것으로서, 이 경우에는 CCL을 재질로 하는 상판(210)과 하판(230)의 사이에 실리콘 재질의 중판(220')이 개재되는 형태를 취한다.

한편, 상기 제1실시예에 따른 콘택터(100, 100') 및 제2실시예에 따른 콘택터(200, 200')에서 각 중판(120, 120', 220, 220')의 경우 전체 콘택터의 두께에 맞추어 그 두께를 더 두껍게 형성할 수도 있겠으나, 해당 중판 자체를 2개 이상으로 구비하여 서로 적층되게 형성하여 두께를 두껍게 맞출 수도 있다.

이 경우 해당 콘택터는 전체적으로 상판-중판-중판-하판 등 4개 판 이상으로 적층 구비된다.

이상에서 설명된 반도체 소자 테스트용 콘택터(100, 200)은 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.

본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.

도 1은 본 발명의 제1실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,

도 2는 도 1의 반도체 소자 테스트용 콘택터의 평면도,

도 3은 도 1의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,

도 4는 본 발명의 제2실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,

도 5는 도 4의 반도체 소자 테스트용 콘택터의 도전성 실리콘 복합체 롤 필름의 제조방법을 설명하기 위한 공정 순서도,

도 6은 도 5의 도전성 실리콘 복합체 롤 필름의 A-A 선 부분 단면도,

도 7은 도 4의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 반도체 소자 11: 볼 리드

20: 테스트 소켓 보드 21: 접촉 패드

100: 반도체 소자 테스트용 콘택터 110: 상판

111, 121, 131: 홀 112, 132: 도금막

113, 133: 도금판 120: 중판

122, 123: 실리콘막 130: 하판

140: 실리콘 컴파운드

240: 도전성 실리콘 복합체 롤 필름 241: 연성 CCL

242: 통전홀 243: 도금막

244: 실리콘층

Claims

반도체 소자 테스트용 콘택터(Contactor)에 있어서,

CCL(Copper Clad Laminate) 또는 절연실리콘 필름의 상하면에 각각 실리콘층이 적층 형성되고 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과;

상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성된 상판과;

상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성된 하판; 및

상기 중앙홀, 상부홀 및 하부홀에 각각 주입 형성된 도전성 실리콘 컴파운드(Compound)를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 중판과 상기 상판 중 적어도 하나는 경성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 중판과 상기 상판 중 적어도 하나는 연성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제3항에 있어서,

상기 연성 CCL은 폴리이미드(Polyimide), 프리프레그(Prepreg), 폴리에스터(Polyester) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항 또는 제2항에 있어서,

상기 경성 CCL은 페놀수지(Phenol resin), 에폭시수지(Epoxy resin), CPE(Chlorinated Polyethylene) 재질의 컴포지트 기판(Composite base material) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 상부홀과 상기 하부홀은 크기가 같으며, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작은 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 상부홀과 상기 하부홀의 내벽면에 전도성 금속을 함유하는 도금막이 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제7항에 있어서,

상기 도금막은 무전해 구리 도금막, 전기 동 도금막, 무전해 니켈 도금막, 무전해 금 도금막이 순차로 적층 형성된 것임을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항 또는 제7항에 있어서,

상기 상부홀의 상면 및 상기 하부홀의 하면에는 전도성 금속을 함유하는 도금판이 소정 두께로 돌출 형성되어 상기 도전성 실리콘 컴파운드의 양단부를 접촉 지지하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제9항에 있어서,

상기 도금판은 중앙에 관통홀이 형성되고, 상기 도전성 실리콘 컴파운드의 양단부는 상기 관통홀을 통해 직접 외부에 노출되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 중판은 2개 이상이 서로 적층되어 구비된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
반도체 소자 테스트용 콘택터에 있어서,

CCL(Copper Clad Laminate) 또는 절연실리콘 필름의 상하면에 각각 실리콘층 이 적층 형성되고 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 중판과;

상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고 상기 상부홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상면에 상기 제1 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제1 도금판을 구비하는 상판과;

상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고 상기 하부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며 하면에 상기 제2 도금막으로부터 연장되어 소정 두께로 돌출 형성되는 제2 도금판을 구비하는 하판; 및

상기 중앙홀에 삽입되어 상단부가 상기 제1 도금막에 접촉되고 하단부가 상기 제2 도금막에 접촉되는 도전성 실리콘 복합체 롤 필름(Conductive Silicone Complex Roll Film)을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항에 있어서,

상기 중판과 상기 상판 중 적어도 하나는 경성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항에 있어서,

상기 중판과 상기 상판 중 적어도 하나는 연성 CCL인 것을 특징으로 하는 반 도체 소자 테스트용 콘택터.
제14항에 있어서,

상기 연성 CCL은 폴리이미드(Polyimide), 프리프레그(Prepreg), 폴리에스터(Polyester) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항 또는 제13항에 있어서,

상기 경성 CCL은 페놀수지(Phenol resin), 에폭시수지(Epoxy resin), CPE(Chlorinated Polyethylene) 재질의 컴포지트 기판(Composite base material) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항에 있어서,

상기 도전성 실리콘 복합체 롤 필름은,

연성 CCL의 내측에 다수의 통전홀이 형성되고 각 통전홀의 내벽면에 도전성 금속을 함유하는 제3 도금막이 형성되며, 상기 연성 CCL의 일측 표면에 도전성 또는 이방성 실리콘층이 적층 형성되어, 상기 연성 CCL과 상기 도전성 또는 이방성 실리콘층이 일체로서 롤링되어 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항 또는 제17항에 있어서,

상기 상부홀 및 상기 하부홀에 각각 삽입 형성된 도전성 실리콘 컴파운드(Conductive Silicone Compound)를 더 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제18항에 있어서,

상기 제1 도금판 및 상기 제2 도금판은 각각 중앙에 관통홀이 형성되어 상기 도전성 실리콘 컴파운드의 양단부가 상기 관통홀을 통해 직접 외부에 노출되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항에 있어서,

상기 제1 도금막 및 상기 제2 도금막은 무전해 구리 도금막, 전기 동 도금막, 무전해 니켈 도금막, 무전해 금 도금막이 순차로 적층 형성된 것임을 특징으로 하는 반도체 소자 테스트용 콘택터.
제12항에 있어서,

상기 중판은 2개 이상이 서로 적층되어 구비된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.