KR100969482B1

KR100969482B1 - 반도체 소자 테스트용 콘택터 및 그 제조방법

Info

Publication number: KR100969482B1
Application number: KR1020080065465A
Authority: KR
Inventors: 이용준
Original assignee: 이용준
Priority date: 2008-07-07
Filing date: 2008-07-07
Publication date: 2010-07-14
Also published as: KR20100005434A

Abstract

본 발명은 반도체 소자 테스트용 콘택터에 관한 것으로서, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름으로서 반도체 소자의 볼 리드에 대응하여 중앙홀이 형성되고, 중앙홀의 내벽면에 제1 도금막이 형성되며, 제1 도금막으로부터 중앙홀의 상,하면에 소정 폭으로 연장되는 제1 도금판이 형성된 중판과; 중판과 같은 종류의 CCL 필름으로서 중앙홀에 일치하도록 상부홀이 형성되고, 상부홀의 내벽면에 제2 도금막이 형성되며, 제2 도금막으로부터 상부홀의 상,하면에 소정 폭으로 연장되는 제2 도금판이 형성된 상판; 및 상,중판과 같은 종류의 CCL 필름으로서 중앙홀에 일치하도록 하부홀이 형성되고, 하부홀의 내벽면에 제3 도금막이 형성되며, 제3 도금막으로부터 하부홀의 상,하면에 소정 폭으로 연장되는 제3 도금판이 형성된 하판을 포함하는 것을 특징으로 한다. 이에 의해, 종래기술에 비해 내구성, 내마모성, 복원성, 평탄도, 접촉성, 가공성, 세척력, 생산성, 충격흡수력 등이 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.

BGA 소자, 테스트 소켓, 실리콘 콘택터, 연성회로기판(FPC), FCCL( Flexible Copper Clad Laminate)

Description

반도체 소자 테스트용 콘택터 및 그 제조방법{SEMICONDUCTOR DEVICE TEST CONTACTOR AND MANUFACTURING METHOD THEREOF}

본 발명은 반도체 소자의 전기적 성능을 테스트하기 위해 사용되는 것으로서, 상기 반도체 소자와 테스트 소켓 보드 사이에 개재되어 양자 간 전기적 연결 상태를 확보하도록 해주는 콘택터 및 그 제조방법에 관한 것이다.

종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.

반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "접적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재한다.

그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다.

본 발명의 목적은 종래기술에 비해 연장된 사용수명을 갖는 반도체 소자 테스트용 콘택터 및 그 제조방법을 제공하는 데 있다.

상기 목적을 달성하기 위해 본 발명은, 반도체 소자 테스트용 콘택터에 있어서, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름으로서 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성되고, 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금판이 형성된 중판과; 상기 중판의 상면에 적층 형성되고 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름으로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금판이 형성된 상판; 및 상기 중판의 하면에 적층 형성되고 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름으로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상 면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금판이 형성된 하판을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.

여기서, 상기 상판과 상기 하판은 실리콘층을 매개로 하여 상기 중판의 상면 및 하면에 적층 형성될 수 있다.

이때, 상기 실리콘층의 두께로 인해 상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이에 각각 유격이 형성될 수도 있다.

그리고, 상기 실리콘층은 절연 실리콘층이거나 방열 실리콘층일 수도 있다.

또한, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성될 수도 있다.

또한, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성될 수도 있다.

또한, 상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며, 상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이는 서로 접촉되게 형성될 수도 있다.

이때, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성될 수도 있다.

한편, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 돌출 형성될 수도 있다.

그리고, 상기 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것일 수도 있다.

한편, 상기 목적을 달성하기 위해, 본 발명은 반도체 소자 테스트용 콘택터의 제조방법에 있어서, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름인 중판에 상기 반도체 소자의 볼 리드에 대응하는 다수의 중앙홀을 형성하고, 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막을 형성하며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금판을 형성하는 단계와; 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름인 상판에 상기 다수의 중앙홀에 일치하는 다수의 상부홀을 형성하고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막을 형성하며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금판을 형성하는 단계와; 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름인 하판에 상기 다수의 중앙홀에 일치하는 다수의 하부홀을 형성하고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막을 형 성하며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금판을 형성하는 단계; 및 상기 상판, 중판 및 하판을 적층시켜 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법을 제공한다.

여기서, 상기 중판의 상·하면, 상기 상판의 하면 및 상기 하판의 상면에는 각각 소정 두께의 실리콘층이 형성되고, 상기 상판, 중판 및 하판은 각 해당 실리콘층 간 접착을 통해 서로 적층 형성될 수도 있다.

이때, 상기 상판, 중판 및 하판의 해당 실리콘층의 두께를 조절하여 상기 제1 도금판과 제2 도금판 사이 및 상기 제1도금판과 제3 도금판 사이에 각각 유격이 형성되도록 할 수도 있다.

그리고, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성될 수도 있다.

또는, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성될 수도 있다.

또한, 상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 돌출 형성되는 것일 수도 있다.

또한, 상기 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것일 수도 있다.

이상과 같은 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 적층 형성된 CCL(Copper Clad Laminate) 필름에 의해 전체 구조를 형성함으로써 종래의 실리콘 성분의 콘택터 구조에 비해 내구성, 내마모성, 내마찰성, 사용수명, 접촉성, 평탄도, 가공성, 세척성능 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 상판과 중판 그리고 중판과 하판이 서로 실리콘층을 매개로 적층 형성됨으로써 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있다.

또한, 상기 실리콘층의 두께 조절을 통해 상판과 중판의 도금판 사이와 중판과 하판의 도금판 사이에 유격을 형성함으로써 콘택터의 상하면이 가압될 경우에 한하여 서로 접촉되어 상하 방향의 통전이 이루어지도록 할 수도 있다. 이에 의해, 콘택터의 반복 사용시의 손상을 최소화할 수 있어 콘택터의 사용수명을 연장시킬 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 중판의 상·하면, 상판의 하면 및 하판의 상면에 실리콘층을 구비함으로써 이의 두께 조절을 통해 콘택터의 전체 두께를 용이하게 조절할 수 있을 뿐 아니라 특히 방열 실리콘층인 경우 콘택터에 축적된 열이 원활하게 발산될 수 있으므로 제품수명의 향상을 도모할 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 상·중·하 각 판의 상·하면에 형성된 도금판으로서 도금되는 구리, 니켈, 금 등의 두께를 조절함으로써 콘택터의 전체 두께를 용이하게 조절할 수도 있다.

또한, 상기한 바와 같이, 상기 실리콘층 및 도금판의 두께를 조절함으로써 콘택터의 원하는 두께 및 도금판이 돌출된 정도를 제어할 수 있으므로 상기 콘택터에 요구되는 형상으로의 생산성을 향상시킬 수 있다.

또한, 상판, 중판 및 하판으로 사용되는 CCL 필름의 두께를 다양하게 선택, 적용함으로써 상기 콘택터의 전체 두께를 용이하게 조절할 수 있다.

또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 콘택터의 상판 및/또는 하판의 표면으로부터 도금판을 소정 두께로 돌출 형성함으로써 콘택터의 접촉 성능을 향상시킬 수 있다.

본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상하 전기적 연결을 확보하기 위해 사용된다.

구체적으로, 반도체 소자(10)는 하면에 볼 그리드 어레이(Ball Grid Array, BGA)를 구성하는 볼 리드(Ball Lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(Contact Pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.

콘택터(100)는 상판(110), 중판(120) 및 하판(130)을 포함하며, 각 판(110, 120, 130)에는 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다.

각 홀(111, 121, 131)은 내측면으로 도금막(112, 122, 132)이 형성되어 있으며, 도금막(112, 122, 132)에 연장하여 해당 판(110, 120, 130)의 상면 및 하면으로 도금판(113, 123, 133)이 형성되며, 상기 도금판(113, 123, 133)은 해당 홀(111, 121, 131)의 단부로부터 반경 방향으로 소정 폭으로 연장 형성된다.

상판(110), 중판(120) 및 하판(130)은 모두 CCL(Copper Clad Laminate) 필름, 특히 FCCL(Flexible Copper Clad Laminate) 필름을 가공한 것이 사용된다.

CCL 필름은, FCCL 필름을 포함하여, 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg)로 이루어지는 필름의 상하면에 구리 박막이 접착된 것으로서 FPC(Flexible Printed Circuit)에 적용되는 필름의 일종이다.

각판(110, 120, 130)은 이와 같은 CCL 필름에 홀(111, 121, 131)을 형성한 후, 무전해 구리 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 필름 표면에 감광성 필름을 입힌 후 노광, 현상 및 부식(물론, 추가 형성된 구리 박막과 함께 CCL 필름 자체의 구리 박막이 동시에 부식된다) 공정을 수행함으로써 표면에 원하는 회로의 형상(도 7 참조)을 갖춘 후, 상기 구리 회로 및 도금된 홀(111, 121, 131) 내벽면 상에 다시 니켈과 금을 무전해 도금공정을 통해 순차로 적층 형성함으로써 얻을 수 있다.

도금막(112, 122, 132)으로부터 각 판(110, 120, 130)의 상·하면으로 연장되는 도금판(113,114; 123,124; 133,134)은 해당 판의 상·하면에 반경 방향으로 소정 폭을 갖도록 형성된다. 특히, 상판(110)의 상면으로 형성되는 도금판(113)과 하판(130)의 하면으로 형성되는 도금판(134)은 해당 홀의 일단부를 폐쇄하도록 형성되되 홀의 중앙 영역에 통공(h1, h2)을 갖는다.

상,하단의 도금판(113, 134) 중앙의 홀(h1, h2) 크기는 도금되는 금의 두께에 따라 넓게(도금되는 금의 두께가 얇은 경우) 또는 좁게(도금되는 금의 두께가 두꺼운 경우) 조절될 수 있다.

한편, 도금판(113, 123, 133)은 도 7에 도시된 바와 같이 원형으로 형성될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라서는 다각형 모양으로 형성될 수도 있다.

한편, 콘택터(100)의 형성 두께는 수요에 따라 상,하단의 도금판(113, 134) 또는 전체 도금판의 형성 두께를 조절함으로써 두껍게 또는 얇게 형성할 수 있다.

본 발명의 실시예로서, 상기 CCL 필름의 두께는 수십㎛ 내지 100㎛ 이상인 것을 사용할 수 있으며, 이에 도금되는 구리 박막의 두께는 10㎛ 내외로, 니켈 및 금의 도금 두께는 각각 1~3㎛, 0.03~0.05㎛로 할 수 있으나 이에 한정되는 것은 아니다.

이와 같이, 종래 FPC의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성, 내구성 내지 사용수명, 접촉성 등을 향상시킬 수 있다.

한편, 상판(110)과 중판(120) 사이 및 중판(120)과 하판(130) 사이에는 각각 절연성 실리콘층(140, 150)을 형성함으로써 중판(120)의 상·하면에 상판(110)과 하판(130)을 적층 형성할 때의 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.

여기서, 예를 들어, 상측 절연성 실리콘층(140)은 두께를 반분하여 절반은 상판(110)의 하면에 그리고 나머지 절반은 중판(120)의 상면에 각각 따로 형성한 후, 상판(110)과 중판(120)의 접착 시 서로 대면하게 되는 각 실리콘층에 실리콘 전처리제(Silicone Primer)를 도포 및 가열하여 접합시킴으로써 비로소 완성된 절연성 실리콘층(140)이 형성되도록 할 수 있다.

하측 절연성 실리콘층(150) 또한 상기한 상측 절연성 실리콘층(140)과 마찬가지 방식으로 형성될 수 있다.

이때, 각 판(110, 120, 130) 상에 형성되는 절연성 실리콘층은 통상적으로 해당 판을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 실리콘을 주 입(Injection)한 후 경화시킴으로써 얻을 수 있다.

절연성 실리콘층(140, 150)은 방열 기능을 추가 구비할 수도 있으며, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al₂O₃) 분말을 첨가하여 골고루 분산시킴으로써 달성될 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 이러한 방열 실리콘층을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.

또한, 절연성 실리콘층(140, 150)은 그 두께를 조절함으로써 상판(110)의 도금판(114)과 중판의 도금판(123) 사이 및 중판(120)의 도금판(124)과 하판(130)의 도금판(133) 사이에 각각 거리 d 만큼의 유격이 형성되도록 할 수도 있다.

이에 따라, 콘택터(100)는 평상시에는 상, 중, 하판(110, 120, 130) 간 대면되는 도금판이 서로 이격된 상태로 유지되다가, 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압될 때에는 상하 이격된 도금판 간에 서로 접촉되어 비로소 상하 통전이 이루어지게 된다.

이와 같이, 절연성 실리콘층(140, 150)의 두께 조절을 통해 상하 도금판 간 유격을 형성함으로써 콘택터(100)의 반복 사용으로 인한 손상을 최소화할 수 있다.

한편, 각 판(110, 120, 130)의 홀(111, 121, 131) 내벽면에 형성된 도금막(112, 122, 132)은 전도성 금속을 함유하며, 상기한 바와 같이 구리(Cu), 니켈(Ni), 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수도 있으나 이에 한정되는 것은 아니다.

여기서 구리(Cu) 층의 형성은 상기한 무전해 구리 도금공정 및 감광성 필름의 도포 후 노광, 현상, 부식 공정에 의해 달성될 수 있으며, 니켈 및 금의 적층 형성은 각각 상기 구리 층에 대한 무전해 도금 공정에 의해 달성될 수 있다. 상기 니켈의 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.

도 7은 도 1에 도시된 반도체 소자 테스트용 콘택터(100)의 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층된 바를 나타내고 있다.

상판(110)의 내측으로는 다수의 배열된 도금판(113)이 형성되어 있으며, 도금판(113)은 상부홀(도 1의 111)의 내측으로 연장되어 그 중앙 영역에 홀(h1)이 형성된다.

한편, 반도체 소자 테스트용 콘택터(100)의 상, 중, 하판(110, 120, 130)의 홀(111, 121, 131) 및 도금판(113,114; 123,124; 133,134)은 각각 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형 기타 다른 다각형의 단면 형상을 가질 수도 있다.

한편, 반도체 소자 테스트용 콘택터(100)는 볼 리드(11)가 접촉하는 상면 부분의 마모가 가장 심하고, 접촉 패드(21)가 접촉하게 되는 하면 부분에서도 비록 적은 정도이기는 하나 마모가 있으므로, 이러한 경우에 대비하여, 도 2에 도시된 바와 같이, 상판(210)의 상면에 형성된 도금판(213)과, 하판(230)의 하면에 형성된 도금판(234)이 각각 해당 홀(211, 231)의 일단부를 완전히 폐쇄하도록 형성할 수도 있다.

이러한 도금판(213, 234)의 형성은 상기한 무전해 도금공정의 마지막 단계인 금 도금공정에서 도금되는 금의 두께를 더 두껍게 형성함으로써 달성될 수 있다. 이에 따라, 상기 도금되는 금은 해당 홀(211, 231)의 내측으로 연장하여 추가 형성되며 홀(도 1의 h1, h2)을 완전히 없어질 때까지 형성되면 비로소 도금판(213, 234)의 형성이 완성된다.

콘택터(200)는 이와 같은 도금판(213, 234)을 구비함으로써 볼 리드(도 1의 11) 및 접촉 패드(도 1의 21)와의 접촉 마찰로 인한 손상을 최소화할 수 있다.

도금판(213, 234)의 형성 두께 또한 수요에 따라 두껍게 또는 얇게 형성할 수 있다.

도 3은 상기한 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 다른 변형례(300)로서, 상,하단의 도금판(313, 334)이 내측의 홀(311, 331)을 향해 연장 형성되지 않는 구조를 나타낸다.

이때, 콘택터(300)의 상단 면에 형성된 도금판(313)은 반도체 소자의 볼 리드(도 1의 11 참조)와의 접촉 시 원형의 접촉선을 갖게 된다.

도 4는 본 발명에 따른 반도체 소자 테스트용 콘택터의 제2 실시예(400)로서, 중앙홀(421)이 상부홀(411)과 하부홀(431)에 비해 좁게 형성되고, 상하 이웃하는 도금판 간(414와 423, 424와 433)의 유격(도 1의 d 참조)이 없으며 서로 접촉되게 형성된다. 이에 따라, 각 홀(411, 421, 431)의 내부 공간은 서로 합해져 상하로 중앙폭이 좁은 아령 내지 장구 형상을 형성하게 된다.

이때, 상하 이웃하는 도금판 간(414와 423, 424와 433)의 접촉 형성은 절연 성 실리콘층(440, 450)의 두께 조절을 통해 달성된다.

따라서, 이러한 콘택터(400) 구조에 의하면, 상기한 콘택터들(100, 200, 300)과는 달리 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압되지 않고 단순히 접촉된 상태에서도 상하 통전이 달성될 수 있다.

여기서, 중앙홀(421)이 상부홀(411)과 하부홀(431)에 비해 좁게 형성됨으로 인해 중판의 도금판(423, 424)이 내측으로 더 돌출되게 형성되는데, 이에 의하면 콘택터(400)가 상하 가압으로 인해 압축될 때 상하 도금판 간 접촉성을 향상시킬 수 있으며 홀(411, 421, 431) 내측면에 수직으로 형성된 도금막(412, 422, 432)이 휘게 되는 현상 또한 어느 정도 방지할 수 있다.

물론, 상기한 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터(400)에 대하여도 콘택터의 상,하면 접촉으로 인한 마모에 대비하여, 도 5에 도시된 바와 같이, 상판(510)의 상면에 형성된 도금판(513)과, 하판(530)의 하면에 형성된 도금판(534)이 각각 해당 홀(511, 531)의 일단부를 완전히 폐쇄하도록 형성할 수도 있다.

또한, 도 6에 도시된 바와 같이, 상,하단의 도금판(613, 634)이 내측의 홀(611, 631)을 향해 연장 형성되지 않는 구조를 나타낼 수도 있다.

한편, 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 제조방법은, 도 8 및 도 9에 도시된 바와 같이 상, 중, 하판(110, 120, 130)을 각각 별도로 제조한 후 이들을 서로 결합하는 순서로 진행된다.

먼저, 중판(120)의 제조 과정을 살펴보면, 도 8에 도시된 바와 같이, 폴리이 미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상하면에 구리 박막이 형성되어 있는 FCCL 필름(120)을 준비한다(a).

그리고, 이 FCCL 필름(120)에 대하여는 반도체 소자(도 1의 10)의 볼 리드(도 1의 11)에 대응하는 배열을 갖는 다수의 홀(121)을 형성하는 과정을 수행한다(b). 홀(121)의 형성 방법은 통상적으로 레이저 드릴링을 통한 타공에 의할 수 있다.

다음으로, FCCL 필름(120)에 대하여 전체적으로 무전해 구리 도금공정을 수행함으로써 각 홀(121) 내벽면의 구리 도금막(122-1)과 필름 상·하면의 구리 도금판(123-1, 124-1)을 형성한다(c).

다음으로, 중판(120)에 구현하고자 하는 회로를 형성하기 위해(도 7 참조), FCCL 필름(120) 상에 포토레지스트를 입히고 나서 자외선 노광, 현상 및 에칭 공정을 수행함으로써 상기 구리 도금판(123-1, 124-1)에 대하여 불필요한 부분을 제거하여 회로가 형성된 구리 도금판(123-2, 124-2)을 얻는다(d). 물론, 이때 FCCL 필름(120) 상에 원래 형성되어 있던 구리 박막 또한 동시에 노광, 현상 및 에칭 공정이 수행된다.

그리고 나서, 상기 구리 도금막(122-1) 및 회로가 형성된 구리 도금판(123-2, 124-2) 상에 순차적으로 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성하여 완성된 형태의 도금막(122) 및 도금판(123, 124)을 형성한다(e).

이때, 금 도금의 경우, 도금막(122) 및 도금판(123)의 두께 조절을 위해 필요에 따라 두껍게 또는 얇게 형성되도록 할 수 있다.

마지막으로, FCCL 필름(120)의 상,하면에 각각 절연성 실리콘층(140-1, 150-1)을 형성한다(f). 절연성 실리콘층(140-1, 150-1)의 형성은 통상적으로 FCCL 필름(120)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 절연성 실리콘을 주입(Injection)한 후 경화시킴으로써 달성된다.

이때, 절연성 실리콘층(140-1, 150-1)은 도금판(123, 124)의 두께보다 다소 두껍게 형성한다. 구체적으로는, 절연성 실리콘층(140-1, 150-1)은 도금판(123, 124)보다 상하 이웃하는 도금판 간 유격(도 1의 d 참조)의 1/2 만큼 더 두껍게 형성한다. 이에 따라, 이러한 절연성 실리콘층(140-1, 150-1)과 같은 두께를 가지고 상판(110)과 하판(130)에 대응하여 형성되는 절연성 실리콘층(도 9의 (f) 140-2, 150-2 참조)과 서로 접착된 경우 상기한 도금판 간 유격(d)을 형성할 수 있다.

그러나, 절연성 실리콘층(140-1, 150-1)의 두께는 이에 한정되는 것은 아니며, 상판(110)과 하판(130)에 형성되는 절연성 실리콘층(140-2, 150-2)과 합하여 상하 이웃하는 도금판 간 상기한 유격(d)을 형성한다는 전제하에서는 다소 변경될 수도 있다.

한편, 상판(110)의 제조 과정을 도 9에 도시된 바를 참조하여 설명하면, 먼저 폴리이미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상·하면에 구리 박막이 형성되어 있는 FCCL 필름(110)을 준비한다(a).

그리고, 이 FCCL 필름(110)에 대하여는 상기한 중앙홀(121)의 위치와 대응하고 상기 중앙홀(121)과 동일한 직경을 갖는 다수의 홀(111)을 형성하는 과정을 수행한다(b).

다음으로, FCCL 필름(110)에 대하여 전체적으로 무전해 구리 도금공정을 수행함으로써 각 홀(111) 내벽면의 구리 도금막(112-1)과 필름 상·하면의 구리 도금판(113-1, 114-1)을 형성한다(c).

다음으로, 상판(110)에 구현하고자 하는 회로를 형성하기 위해(도 4 참조), FCCL 필름(110) 상에 포토레지스트를 입히고 나서 자외선 노광, 현상 및 에칭 공정을 수행함으로써 상기 구리 도금판(113-1, 114-1)에 대하여 불필요한 부분을 제거하여 성형된 구리 도금판(113-2, 114-2)을 얻는다(d). 물론, 이때에도 FCCL 필름(110) 상에 원래 형성되어 있던 구리 박막 또한 동시에 노광, 현상 및 에칭 공정이 수행된다.

그리고 나서, 상기 구리 도금막(112-1) 및 성형된 구리 도금판(113-2, 114-2) 상에 순차적으로 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성하여 완성된 형태의 도금막(112) 및 도금판(113-3, 114)을 형성한다(e).

다음으로, 상면의 도금판(113-3)에 대한 금 도금량을 두껍게 형성함으로써 상기 도금판(113-3)이 홀(111)의 내측으로 연장되고 내측으로 통공(h1)이 형성된 도금판(113)이 완성되도록 하고, 이와 아울러 FCCL 필름(110)의 하면에 절연성 실리콘층(140-2)을 형성한다(f).

절연성 실리콘층(140-2)의 형성은 상기 중판(120)의 경우와 마찬가지로 통상적으로 FCCL 필름(110)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 절연성 실리콘을 주입(Injection)한 후 경화시킴으로써 달성된다.

이때, 절연성 실리콘층(140-2)은 도금판(114)의 두께보다 다소 두껍게 형성 한다. 구체적으로는, 절연성 실리콘층(140-2)은 도금판(114)보다 상하 이웃하는 도금판 간 유격(도 1의 d 참조)의 1/2 만큼 더 두껍게 형성한다. 이에 따라, 상기한 바와 같이 중판(120)에 대응하여 형성되는 절연성 실리콘층(140-1)과 서로 접착된 경우 상기한 도금판 간 유격(d)을 형성할 수 있게 된다.

그러나, 이 경우에도, 절연성 실리콘층(140-2)의 두께는 이에 한정되는 것은 아니며, 중판(120)에 형성되는 절연성 실리콘층(140-1)과 합하여 상하 이웃하는 도금판 간 상기한 유격(d)을 형성한다는 전제하에서는 다소 변경될 수 있다.

도 9의 (f')는 FCCL 필름(210)의 상면에 무전해 도금되는 금의 도금량을 조절함으로써 홀(211)의 상단부가 완전히 폐쇄된 도금판(213)을 이루도록 한 것이다. 이때의 상판(210)은 도 2의 반도체 소자 테스트용 콘택트(200)의 제조 시 이용된다.

도 9의 (f")는 상기한 (e) 단계 이후 도금판((f)의 113) 형성을 위한 추가적인 무전해 금 도금 공정을 수행하지 않고, 바로 절연성 실리콘층(340-2)을 형성한 것이다. 이때의 상판(310)은 도 3의 반도체 소자 테스트용 콘택트(300)의 제조 시 이용된다.

하판(130)의 제조 과정은 상기한 상판(110)의 경우와 대동소이하므로 여기서는 이에 대한 설명을 생략하기로 한다.

이상과 같이 상, 중, 하판(110, 120, 130)의 개별 제조 과정이 완료되면 각각 서로 적층시켜 접착함으로써 반도체 소자 테스트용 콘택터(도 1의 100)의 제조가 완성된다. 이때, 각 판의 상하 부착은 중판(120)의 상·하면에 각각 형성된 절 연성 실리콘층(140-1, 150-1)과 이에 면접하게 되는 상판(110)의 절연성 실리콘층(140-2) 및 하판(130)의 절연성 실리콘층(150-2)과의 사이에 실리콘 전처리제(Silicone Primer)를 도포 및 경화시킴으로써 서로 접착시키는 방법에 의한다.

물론, 상, 중, 하판(110, 120, 130) 간의 접착 시 형성되는 절연성 실리콘층(140, 150)의 두께로 인하여 상하 이웃하는 도금판 사이(114와 123 사이 및 124과 133 사이)에는 유격(도 1의 d)이 형성된다.

본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 제조방법은, 도 10 및 도 11에 도시된 바와 같다. 이 경우에도 상, 중, 하판(410, 420, 430)을 각각 별도로 제조한 후 이들을 서로 결합하는 순서로 진행된다.

먼저, 중판(420)의 제조 과정을 살펴보면, 도 10에 도시된 바와 같이, 폴리이미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상하면에 구리 박막이 형성되어 있는 FCCL 필름(420)을 준비하여(a), 반도체 소자(도 1의 10)의 볼 리드(도 1의 11)에 대응하는 배열을 갖는 다수의 홀(421)을 형성하는 과정을 수행한다(b).

이때, 홀(421)의 크기는 상기한 제1 실시예에 따른 콘택터의 제조방법에서의 홀(도 8의 (b) 121 참조)보다 다소 작게 형성한다.

다음으로, 무전해 구리 도금공정을 수행함으로써 각 홀(421) 내벽면의 구리 도금막(422-1)과 필름 상·하면의 구리 도금판(423-1, 424-1)을 형성한 후(c), 포토레지스트를 통한 노광, 현상 및 에칭 공정을 수행함으로써 회로가 형성된 구리 도금판(423-2, 424-2)을 얻는다(d).

그리고, 구리 도금막(422-1)과 구리 도금판(423-2, 424-2) 상에 무전해 도금 공정을 수행하여 니켈과 금을 차례로 적층 형성하여 도금막(422) 및 도금판(423, 424)을 형성한다(e).

마지막으로, FCCL 필름(420)의 상,하면에 각각 절연성 실리콘층(440-1, 450-1)을 형성한다(f).

이때, 절연성 실리콘층(440-1, 450-1)은 도금판(423, 424)의 두께와 동일하게 형성한다. 이는, 상기한 제1 실시예에 따른 콘택트 제조방법과 달리 상하 대면하게 되는 도금판 간(도 4의 414와 423간 그리고 424와 433 간) 접촉이 유지되도록 하기 위함이다.

한편, 상판(410)의 제조 과정을 도 11에 도시된 바를 참조하여 설명하면, 먼저 폴리이미드 필름, 폴리에스터 필름 또는 프리프레그 필름의 상·하면에 구리 박막이 형성되어 있는 FCCL 필름(410)을 준비하고(a), 상기한 중앙홀(도 10의 (b) 421)의 위치와 대응하고 상기 중앙홀(421)보다 다소 큰 직경을 갖는 다수의 홀(411)을 형성한다(b).

다음으로, 무전해 구리 도금공정을 수행함으로써 각 홀(411) 내벽면의 구리 도금막(412-1)과 필름 상·하면의 구리 도금판(413-1, 414-1)을 형성한 후(c), 포토레지스트를 통한 노광, 현상 및 에칭 공정을 수행함으로써 회로가 형성된 구리 도금판(413-2, 414-2)을 얻는다(d).

그리고 나서, 상기 구리 도금막(412-1) 및 구리 도금판(413-2, 414-2) 상에 무전해 도금공정을 수행하여 니켈과 금을 차례로 적층 형성함으로써 도금막(412) 및 도금판(413-3, 414)을 얻는다(e).

상면의 도금판(413-3)에 대한 금 도금량을 두껍게 형성함으로써 상기 도금판(413-3)이 홀(411)의 내측으로 연장되고 내측에 통공(h3)이 형성된 도금판(413)이 완성되도록 하고, 이와 아울러 FCCL 필름(410)의 하면에 절연성 실리콘층(440-2)을 형성한다(f).

이때, 절연성 실리콘층(440-2)은 상기한 중판(420)의 경우와 같이 도금판(414)의 두께와 동일하게 형성한다.

도 11의 (f')는 FCCL 필름(510)의 상면에 무전해 도금되는 금의 도금량을 조절함으로써 홀(511)의 상단부가 완전히 폐쇄된 도금판(513)을 이루도록 한 것으로서, 이러한 상판(510)은 도 5의 반도체 소자 테스트용 콘택트(500)의 제조 시 이용된다.

도 11의 (f")는 상기한 (e) 단계 이후 도금판((f)의 413) 형성을 위한 추가적인 무전해 금 도금 공정을 수행하지 않고, 바로 절연성 실리콘층(640-2)을 형성한 것이다. 이때의 상판(610)은 도 6의 반도체 소자 테스트용 콘택트(600)의 제조 시 이용된다.

하판(430)의 제조 과정은 상기한 상판(410)의 경우와 대동소이하므로 여기서는 이에 대한 설명을 생략하기로 한다.

이상과 같이 상, 중, 하판(410, 420, 430)의 개별 제조 과정이 완료되면 각각 서로 적층시켜 접착함으로써 반도체 소자 테스트용 콘택터(도 4의 400)의 제조가 완성된다. 물론, 이때 각 판의 상하 부착은 중판(420)의 상·하면에 각각 형성된 절연성 실리콘층(440-1, 450-1)과 이에 면접하게 되는 상판(410)의 절연성 실리 콘층(440-2) 및 하판(430)의 절연성 실리콘층(450-2)과의 사이에 실리콘 전처리제(Silicone Primer)를 도포 및 경화시킴으로써 서로 접착시키는 방법에 의한다.

상, 중, 하판(410, 420, 430) 간의 접착 시 형성되는 절연성 실리콘층(440, 450)의 두께는 각각 상하 이웃하는 도금판(414와 423 및 424과 433)의 두께와 일치하므로 상기 이웃하는 도금판 간 유격(도 1의 d)은 형성되지 않는다. 즉, 상하 이웃하는 도금판(414와 423 및 424과 433)은 서로 접촉하게 된다.

한편, 이상과 같은 반도체 소자 테스트용 콘택터(도 1 내지 도 6 참조) 및 이의 제조방법은 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.

본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.

도 1은 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,

도 2는 도 1의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,

도 3은 도 1의 반도체 소자 테스트용 콘택터의 다른 변형례를 도시한 측단면도,

도 4는 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,

도 5는 도 4의 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,

도 6은 도 4의 반도체 소자 테스트용 콘택터의 다른 변형례를 도시한 측단면도,

도 7은 도 1의 반도체 소자 테스트용 콘택터의 평면도,

도 8은 도 1의 반도체 소자 테스트용 콘택터의 중판의 제조방법을 설명하기 위한 공정 순서도,

도 9는 도 1의 반도체 소자 테스트용 콘택터의 상판의 제조방법을 설명하기 위한 공정 순서도,

도 10은 도 4의 반도체 소자 테스트용 콘택터의 중판의 제조방법을 설명하기 위한 공정 순서도,

도 11은 도 4의 반도체 소자 테스트용 콘택터의 상판의 제조방법을 설명하기 위한 공정 순서도이다.

<도면의 주요 부분에 대한 부호의 설명>

10: 반도체 소자 11: 볼 리드

20: 테스트 소켓 보드 21: 접촉 패드

100: 반도체 소자 테스트용 콘택터 110: 상판

111, 121, 131: 홀 112, 122, 132: 도금막

113, 114, 123, 124, 133, 134: 도금판 120: 중판

130: 하판 140, 150: 절연성 실리콘층

Claims

반도체 소자 테스트용 콘택터에 있어서,

폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름으로서 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성되고, 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금판이 형성된 중판과;

상기 중판의 상면에 적층 형성되고 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름으로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금판이 형성된 상판; 및

상기 중판의 하면에 적층 형성되고 폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름으로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금판이 형성된 하판을 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 상판과 상기 하판은 실리콘층을 매개로 하여 상기 중판의 상면 및 하면에 적층 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제2항에 있어서,

상기 실리콘층의 두께로 인해 상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이에 각각 유격이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제2항 또는 제3항에 있어서,

상기 실리콘층은 절연 실리콘층인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제2항 또는 제3항에 있어서,

상기 실리콘층은 방열 실리콘층인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도 금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항 또는 제2항에 있어서,

상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며,

상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이는 서로 접촉되게 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제8항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제8항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 돌출 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
제1항에 있어서,

상기 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것임을 특징으로 하는 반도체 소자 테스트용 콘택터.
반도체 소자 테스트용 콘택터의 제조방법에 있어서,

폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL(Copper Clad Laminate) 필름인 중판에 상기 반도체 소자의 볼 리드에 대응하는 다수의 중앙홀을 형성하고, 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막을 형성하며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금판을 형성하는 단계와;

폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름인 상판에 상기 다수의 중앙홀에 일치하는 다수의 상부홀을 형성하고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막을 형성하며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금판을 형성하는 단계와;

폴리이미드(Polyimide), 폴리에스터(Polyester) 또는 프리프레그(Prepreg) 재질의 양면에 구리 박막이 형성된 CCL 필름인 하판에 상기 다수의 중앙홀에 일치하는 다수의 하부홀을 형성하고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막을 형성하며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금판을 형성하는 단계; 및

상기 상판, 중판 및 하판을 적층시켜 접착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제13항에 있어서,

상기 중판의 상·하면, 상기 상판의 하면 및 상기 하판의 상면에는 각각 소정 두께의 실리콘층이 형성되고,

상기 상판, 중판 및 하판은 각 해당 실리콘층 간 접착을 통해 서로 적층 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제14항에 있어서,

상기 상판, 중판 및 하판의 해당 실리콘층의 두께를 조절하여 상기 제1 도금판과 제2 도금판 사이 및 상기 제1도금판과 제3 도금판 사이에 각각 유격이 형성되도록 하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제13항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제13항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제13항 또는 제14항에 있어서,

상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며,

상기 제1 도금판과 제2 도금판 사이 및 상기 제1 도금판과 제3 도금판 사이는 서로 접촉되게 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제18항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제18항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 해당 홀의 일단부를 폐쇄하도록 연장 형성되되 해당 홀의 상기 일단부 중앙 영역에 통공이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제13항에 있어서,

상기 상판의 상면에 형성된 제2 도금판과 상기 하판의 하면에 형성된 제3 도금판 중 적어도 하나는 소정 두께로 돌출 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.
제13항에 있어서,

상기 도금막은 구리, 니켈, 금이 무전해 도금공정을 통해 순차로 적층 형성된 것임을 특징으로 하는 반도체 소자 테스트용 콘택터의 제조방법.