KR101000606B1 - 반도체 소자 테스트용 콘택터 - Google Patents

반도체 소자 테스트용 콘택터 Download PDF

Info

Publication number
KR101000606B1
KR101000606B1 KR1020080084884A KR20080084884A KR101000606B1 KR 101000606 B1 KR101000606 B1 KR 101000606B1 KR 1020080084884 A KR1020080084884 A KR 1020080084884A KR 20080084884 A KR20080084884 A KR 20080084884A KR 101000606 B1 KR101000606 B1 KR 101000606B1
Authority
KR
South Korea
Prior art keywords
plate
middle plate
plating
hole
contactor
Prior art date
Application number
KR1020080084884A
Other languages
English (en)
Other versions
KR20100026055A (ko
Inventor
이용준
Original Assignee
이용준
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이용준 filed Critical 이용준
Priority to KR1020080084884A priority Critical patent/KR101000606B1/ko
Publication of KR20100026055A publication Critical patent/KR20100026055A/ko
Application granted granted Critical
Publication of KR101000606B1 publication Critical patent/KR101000606B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R33/00—Coupling devices specially adapted for supporting apparatus and having one part acting as a holder providing support and electrical connection via a counterpart which is structurally associated with the apparatus, e.g. lamp holders; Separate parts thereof
    • H01R33/74—Devices having four or more poles, e.g. holders for compact fluorescent lamps
    • H01R33/76—Holders with sockets, clips, or analogous contacts adapted for axially-sliding engagement with parallely-arranged pins, blades, or analogous contacts on counterpart, e.g. electronic tube socket

Abstract

본 발명은 반도체 소자 테스트용 콘택터(Contactor)에 관한 것으로서, 반도체 소자의 볼 리드에 대응하여 다수의 홀이 형성되고 각 홀의 내벽면에 전도성 금속을 함유하는 도금막이 형성되어 상하로 순차 적층 배치되는 상판, 중판 및 하판을 포함하되, 상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방지하는 다수의 탄성 체결부를 포함하는 것을 특징으로 한다. 이에 의하면, 다수의 탄성 체결부에 의해 콘택터의 상, 중, 하판을 지지함으로써 각 판의 이탈을 방지할 뿐 아니라 상기 탄성 체결부가 상하 방향의 신축성을 가짐으로써 사용 시 콘택터가 상하 가압으로 인해 탄성 변형되는 경우에도 용이하게 적용할 수 있다.
BGA 소자, 테스트 소켓, 콘택터, CCL(Copper Clad Laminate), 체결, 스프링

Description

반도체 소자 테스트용 콘택터{SEMICONDUCTOR DEVICE TEST CONTACTOR}
본 발명은 반도체 소자의 전기적 성능을 테스트하기 위해 사용되는 것으로서, 상기 반도체 소자와 테스트 소켓 보드 사이에 개재되어 양자 간 전기적 연결 상태를 확보하도록 해주는 콘택터에 관한 것이다.
종래의 반도체 소자 테스트용 콘택터는 반도체 소자와 테스트 소켓 보드 사이에 개재되어 접촉에 의한 가압, 마찰 등의 반복으로 수명이 짧아 자주 교체하여야 한다는 문제가 있었다.
반도체 소자 테스트용 콘택터에 관하여 최근 제안된 것으로서, 특허등록 제10-0448414호 "집적화된 실리콘 콘택터 및 그 제작장치와 제작방법", 실용신안등록 제20-0278989호 "접적화된 실리콘 콘택터의 링타입 콘택터 패드" 등이 존재한다.
그러나, 상기 등록된 특허 및 실용신안 등에 개시된 기술을 포함하여 현재까지 사용되고 있는 거의 모든 콘택터에 있어서 여전히 제품의 사용수명 연장에 관한 요구가 있어 왔다.
본 발명의 목적은 종래기술에 비해 연장된 사용수명을 갖는 반도체 소자 테스트용 콘택터를 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명은, 반도체 소자 테스트용 콘택터(Contactor)에 있어서, 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과; 상기 중판의 상면에 배치되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과; 상기 중판의 하면에 배치되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판과; 상기 중앙홀, 상부홀 및 하부홀에 각각 주입 형성된 도전성 실리콘 컴파운드(Compound); 및 상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서, 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방 지하는 다수의 탄성 체결부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.
여기서, 각 탄성 체결부는, 상기 상판에 삽입되는 상판 지지부와; 상기 상판 지지부의 하측으로 연장 형성되어 상기 중판에 삽입되는 스프링부; 및 상기 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함할 수 있다.
또는, 각 탄성 체결부는, 상기 상판에 삽입되는 상판 지지부와; 상기 상판 지지부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1 스프링부와; 상기 제1 스프링부의 하측으로 연장 형성되어 상기 중판에 삽입되는 중판지지부와; 상기 중판 지지부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2 스프링부; 및 상기 제2 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함할 수도 있다.
이들의 경우, 상기 상판 지지부와 상기 하판 지지부는, 각각, 해당 판에 삽입되되 상기 스프링부의 반대 측면으로부터 나사홈이 함입 형성되는 몸체부와, 상기 몸체부의 나사홈에 체결되어 해당 판을 상기 중판 방향으로 지지하는 볼트부를 포함할 수도 있다.
한편, 상기 중판은 상면과 하면에 제1 실리콘층이 적층 형성되고, 상기 상판은 하면에 상기 중판 상면의 제1 실리콘층에 맞닿도록 제2 실리콘층이 적층 형성되고, 상기 하판은 상면에 상기 중판 하면의 제1 실리콘층에 맞닿도록 제3 실리콘층이 적층 형성될 수도 있다.
이때, 상기 실리콘층의 두께로 인해 상기 제1 도금회로와 제2 도금회로 사이 및 상기 제1 도금회로와 제3 도금회로 사이에 각각 유격이 형성되도록 할 수도 있다.
그리고, 상기 중판과 상기 상판 중 적어도 하나는 경성 CCL이거나 연성 CCL일 수 있다.
또한, 상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며, 상기 제1 도금회로와 제2 도금회로 및 상기 제1 도금회로와 제3 도금회로는 서로 접촉되게 형성되게 할 수도 있다.
또한, 상기 중판은 2개 이상이 서로 적층되어 구비될 수도 있다.
한편, 상기 목적을 달성하기 위해 본 발명은 반도체 소자 테스트용 콘택터에 있어서, 상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과; 상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과; 상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판; 및 상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서, 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방지하는 다수의 탄성 체결부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.
여기서, 각 탄성 체결부는, 상기 상판에 삽입되는 상판 지지부와; 상기 상판 지지부의 하측으로 연장 형성되어 상기 중판에 삽입되는 스프링부; 및 상기 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함할 수 있다.
또는, 각 탄성 체결부는, 상기 상판에 삽입되는 상판 지지부와; 상기 상판 지지부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1 스프링부와; 상기 제1 스프링부의 하측으로 연장 형성되어 상기 중판에 삽입되는 중판지지부와; 상기 중판 지지부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2 스프링부; 및 상기 제2 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함할 수도 있다.
이들의 경우, 상기 상판 지지부와 상기 하판 지지부는, 각각, 해당 판에 삽입되되 상기 스프링부의 반대 측면으로부터 나사홈이 함입 형성되는 몸체부와, 상기 몸체부의 나사홈에 체결되어 해당 판을 상기 중판 방향으로 지지하는 볼트부를 포함할 수 있다.
또한, 상기 중판은 상면과 하면에 제1 실리콘층이 적층 형성되고, 상기 상판 은 하면에 상기 중판 상면의 제1 실리콘층에 맞닿도록 제2 실리콘층이 적층 형성되고, 상기 하판은 상면에 상기 중판 하면의 제1 실리콘층에 맞닿도록 제3 실리콘층이 적층 형성되도록 할 수도 있다.
이때, 상기 실리콘층의 두께로 인해 상기 제1 도금회로와 제2 도금회로 사이 및 상기 제1 도금회로와 제3 도금회로 사이에 각각 유격이 형성되도록 할 수도 있다.
한편, 상기 중판과 상기 상판 중 적어도 하나는 경성 CCL 또는 연성 CCL의 필름 재질을 가질 수도 있다.
또한, 상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며, 상기 제1 도금회로와 제2 도금회로 및 상기 제1 도금회로와 제3 도금회로는 서로 접촉되게 형성되도록 할 수도 있다.
또한, 상기 중판은 2개 이상이 서로 적층되어 구비될 수도 있다.
한편, 상기 목적을 달성하기 위해 본 발명은 반도체 소자 테스트용 콘택터(Contactor)에 있어서, 상기 반도체 소자의 볼 리드에 대응하여 다수의 홀이 형성되고 각 홀의 내벽면에 전도성 금속을 함유하는 도금막이 형성되어 상하로 순차 적층 배치되는 상판, 중판 및 하판을 포함하고, 상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서, 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방지하는 다수의 탄성 체결부를 포함하되, 각 탄성 체결부는, 상기 상판에 삽입되는 상판 지지부와, 상기 상판 지지부의 하측으로 연장 형성되어 상기 중판에 삽입되는 스프링부 및 상기 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.
여기서, 상기 상판 지지부와 상기 하판 지지부는, 각각, 해당 판에 삽입되되 상기 스프링부의 반대 측면으로부터 나사홈이 함입 형성되는 몸체부와, 상기 몸체부의 나사홈에 체결되어 해당 판을 상기 중판 방향으로 지지하는 볼트부를 포함할 수 있다.
이때, 상기 중판은 2개 이상이 서로 적층되어 구비될 수도 있다.
또한, 상기 목적을 달성하기 위해 본 발명은 반도체 소자 테스트용 콘택터(Contactor)에 있어서, 상기 반도체 소자의 볼 리드에 대응하여 다수의 홀이 형성되고 각 홀의 내벽면에 전도성 금속을 함유하는 도금막이 형성되어 상하로 순차 적층 배치되는 상판, 중판 및 하판을 포함하고, 상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서, 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방지하는 다수의 탄성 체결부를 포함하되, 각 탄성 체결부는, 상기 상판에 삽입되는 상판 지지부와, 상기 상판 지지부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1 스프링부와, 상기 제1 스프링부의 하측으로 연장 형성되어 상기 중판에 삽입되는 중판지지부와, 상기 중판 지지부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2 스프링부; 및 상기 제2 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터를 제공한다.
여기서, 상기 상판 지지부는 상기 상판에 삽입되되 상기 제1 스프링부의 반대 측면으로부터 나사홈이 함입 형성되는 제1 몸체부와, 상기 제1 몸체부의 나사홈에 체결되어 상기 상판을 상기 중판 방향으로 지지하는 제1 볼트부를 포함하고, 상기 하판 지지부는 상기 하판에 삽입되되 상기 제2 스프링부의 반대 측면으로부터 나사홈이 함입 형성되는 제2 몸체부와, 상기 제2 몸체부의 나사홈에 체결되어 상기 하판을 상기 중판 방향으로 지지하는 제2 볼트부를 포함할 수 있다.
이상과 같은 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 서로 적층 배치되는 경성 또는 연성 CCL에 의하여 콘택터의 상, 중, 하판의 구조를 형성할 경우 종래의 실리콘 성분을 갖는 콘택터 구조에 비해 내구성, 내마모성, 내마찰성, 사용수명, 평탄성, 복원성, 가공성 등의 면에서 향상된 반도체 소자 테스트용 콘택터를 얻을 수 있다.
특히, CCL을 이용하여 상, 중, 하판의 구조를 형성할 경우에는 상기 CCL에 대하여 다양한 두께로의 제작이 가능하므로 콘택터에 요구되는 두께에 대응한 주문 제작이 극히 용이하다는 장점을 갖는다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 다수의 탄성 체결부에 의해 상, 중, 하판을 탄성적으로 지지함으로써, 각 판의 이탈을 방지할 뿐 아니라 상기 탄성 체결부가 상하 방향의 신축성을 가짐으로써 사용 시 콘택터가 상하 가압으로 인해 탄성 변형되는 경우에도 용이하게 적용할 수 있다.
또한, 탄성 체결부는 서로 나사 결합되는 몸체부와 볼트부를 구비하여 분해 가 가능함으로써 콘택터의 사용으로 인해 상판, 중판 또는 하판의 개별적인 교체가 필요할 경우에 유용하게 적용할 수 있다.
또한, 하판의 재질을 경성 CCL로 한정함으로써 이를 통해 전체 콘택터를 지지하는 기능을 겸하도록 함으로써, 종래 콘택터를 지지하기 위해 콘택터 하부에 보강판을 부착하여 사용할 필요가 없다는 이점이 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 상판과 중판 그리고 중판과 하판이 서로 실리콘층을 매개로 적층 형성됨으로써 상하면의 접촉 가압 시 완충 기능을 향상시킬 수 있다.
또한, 상기 실리콘층의 두께 조절을 통해 상판과 중판의 도금회로 사이와 중판과 하판의 도금회로 사이에 유격을 형성함으로써 콘택터의 상하면이 가압될 경우에 한하여 서로 접촉되어 상하 방향의 통전이 이루어지도록 할 수도 있다. 이에 의해, 콘택터의 반복 사용시의 손상을 최소화할 수 있어 콘택터의 사용수명을 연장시킬 수 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 중판의 상·하면, 상판의 하면 및 하판의 상면에 실리콘층을 구비함으로써 이의 두께 조절을 통해 콘택터의 전체 두께를 용이하게 조절할 수 있을 뿐 아니라 특히 방열 실리콘층인 경우 콘택터에 축적된 열이 원활하게 발산될 수 있으므로 제품수명의 향상을 도모할 수 있다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터 및 그 제조방법에 의하면, 상부홀과 하부홀의 크기를 동일하게 하고 중앙홀의 크기를 이보다 작게 형성함 으로써 각 홀 내부가 상하로 중앙폭이 좁은 장구형을 형성하게 되며, 이에 따라 상하면의 접촉 가압 시 폭이 좁은 중앙 부분은 압축으로 인해 밀도가 향상됨에 따라 상하 방향의 도전성을 향상시킬 수 있다.
특히, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 상, 중, 하 각 판에 형성되는 도금회로의 동(Cu) 도금량을 조절함으로써 그 두께를 조절하기가 용이함으로 인해 상기 도금회로가 콘택터의 상판 내지 하판 상에서 외측으로 돌출되는 두께에 대한 요구 사항에 대하여 대응하기가 용이하다는 장점을 갖는다.
또한, 본 발명에 따른 반도체 소자 테스트용 콘택터에 의하면, 전체적으로 상판-중판-하판의 3개 판으로 적층 형성된 구성 중 중판을 복수 개로 구비하여 적층시킴으로써 수요에 따라 요구되는 두께가 두꺼울 경우에도 용이하게 대응할 수 있다.
본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터(이하, 간략히 "콘택터"라고도 함, 100)는, 도 1에 도시된 바와 같이, 반도체 소자(10)와 테스트 소켓 보드(20)의 사이에 마련되어 상하 전기적 연결을 확보하기 위해 사용된다.
구체적으로, 반도체 소자(10)는 하면에 볼 그리드 어레이(Ball Grid Array, BGA)를 구성하는 볼 리드(Ball Lead, 11)가 돌출 형성되어 있으며, 이에 대응하여 하부의 테스트 소켓 보드(20)는 상면에 다수의 접촉 패드(Contact Pad, 21)가 돌출 형성된다. 반도체 소자 테스트용 콘택터(100)는 상기한 볼 리드(11)와 접촉 패드(21) 간의 전기적 연결을 확보하는 기능을 담당한다.
콘택터(100)는 서로 상하로 배치되는 상판(110), 중판(120) 및 하판(130)을 포함하며, 각 판(110, 120, 130)은 테두리 부분에 구비된 탄성 체결부(140)에 의해 체결된다.
각 판(110, 120, 130)은 서로 대응하는 위치에 홀(111, 121, 131)이 형성된다.
각 홀(111, 121, 131)은 표면에 도금막(112, 122, 132)이 형성되어 있으며, 도금막(112, 122, 132)에 연장하여 해당 판(110, 120, 130)의 상면 및 하면으로 도금회로(113, 123, 133)가 소정 폭으로 형성된다.
상판(110), 중판(120) 및 하판(130)의 재질로는 CCL(Copper Clad Laminate)을 가공하여 사용한다. 특히, 상판(110)과 중판(120)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있다. 다만, 하판(130)으로는 경성 CCL에 한하여 사용하도록 한다.
CCL은 통상적으로 인쇄회로기판(Printed Circuit Board, PCB)의 원재료가 되는 기판으로서, 폴리이미드(Polyimide), 프리프레그(Prepreg), 에폭시수지(Epoxy Resin) 등으로 이루어진 필름의 상하면에 구리 박막이 접착된 것을 말한다.
상기한 연성 CCL은 경성 CCL에 비해 비교적 경도가 낮고 휨성이 좋은 것으로서 필름의 재질로는 폴리이미드, 프리프레그, 폴리에스터(Polyester) 등의 주로 연성회로기판(Flexible Printed Circuit Board, FPC)의 재질로서 사용되는 것들이 이용된다.
이러한 연성 CCL은 다양한 두께의 필름으로 마련될 수 있는데, 예를 들어 폴 리이미드 필름으로 제작할 경우에는 12.5[㎛], 17.5[㎛], 35[㎛], 70~100[㎛] 또는 그 이상의 두께로 제공될 수 있으며, 프리프레그 필름의 경우에는 35[㎛], 60[㎛], 80[㎛], 100[㎛], 180[㎛] 또는 그 이상의 두께로 제공될 수 있다.
따라서, 반도체 소자 테스트용 콘택터의 제조에 이와 같은 CCL을 이용할 경우 상기 콘택터에 요구되는 두께 사양에 따라 대응하기가 수월하다는 이점을 갖는다.
한편, 상기 경성 CCL은 비교적 경도가 높은 것으로서 그 재질로는 페놀수지(Phenol Resin), 에폭시수지, 컴포지트(Composite) 기판 등의 주로 경성 회로기판(Rigid Printed Circuit Board)에 사용되는 것들이 이용된다.
이러한 CCL은 통상적으로 PCB를 제조하기 위한 중간재로서 사용되고 있다.
상기에서 하판(130)을 경성 CCL에 한정함으로 인해 콘택터(100)를 지지하기 위한 별도의 보강판(통상, SUS-304의 재질로 이루어짐)을 부착할 필요없이, 상기 경성 CCL 재질의 하판(130) 자체가 이러한 보강판의 기능까지 겸할 수 있다.
이에 비해, 상판(110)과 중판(120)은 필요에 따라 경성 CCL과 연성 CCL 중 어느 하나를 선택적으로 적용할 수 있다.
상, 중, 하판(110, 120, 130) 모두가 경성 CCL을 재질로서 사용하는 경우에는 이와 가압 접촉되는 반도체 소자(10) 내지 테스트 소켓 보드(20)에 손상이 가해진다는 우려가 있을 수 있으나, 이러한 손상은 후술하는 바와 같이 중판(120)의 상,하면에 형성되는 실리콘층(140, 150)의 충격 흡수를 통해 방지할 수 있다.
각판(110, 120, 130)은 이러한 CCL에 드릴 공정을 통해 홀(111, 121, 131)을 형성한 후, 무전해 화학 동 도금공정을 통해 상기 구리 박막 상에 그리고 상기 홀(111, 131) 내벽면에 소정 두께의 구리 박막을 추가 형성한다. 그리고 나서, CCL 표면에 감광성 필름을 입힌 후 노광 및 현상 공정을 수행함으로써 표면에 원하는 회로의 형상(도 2 참조)을 갖춘 후, 상기 구리로 도금된 회로 및 홀(111, 121, 131) 내벽면에 다시 전기 동 도금을 하고난 다음 부식공정과 무전해 니켈 도금 및 무전해 금 도금 공정을 통해서 회로가 형성된 연성 및 경성 CCL을 얻을 수 있다.
도금막(112, 122, 132)으로부터 각 판(110, 120, 130)의 상·하면으로 연장되는 도금회로(113, 123, 133)는 해당 판의 상·하면에 반경 방향으로 소정 폭을 갖도록 형성된다.
따라서, 도금회로(113, 123, 133)는 도 2에 도시된 바와 같이 원형으로 형성될 수 있으나, 이에 한정되는 것은 아니며 필요에 따라서는 다각형 모양으로 형성될 수도 있다.
이와 같이, 종래 인쇄회로기판의 제조에 사용되던 재료를 콘택터(100)의 주 재료로서 사용함으로써, 종래의 절연성 실리콘에 의하던 경우에 비해 콘택터(100)의 내마모성, 내마찰성, 내구성, 사용 수명, 접촉성능, 가공성 등을 향상시킬 수 있다.
한편, 상판(110)과 중판(120) 사이 및 중판(120)과 하판(130) 사이에는 각각 절연성 실리콘층을 형성함으로써 중판(120)의 상·하면에 상판(110)과 하판(130)을 적층 형성할 때의 접착성을 향상시킬 수 있을 뿐 아니라, 콘택터(100)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.
즉, 중판(120)의 상, 하면에 각각 제1 절연성 실리콘층(125, 126)을 각각 적층 형성하고, 상판(110)의 하면에는 상기 제1 절연성 실리콘층(125)과 대응되는 위치에 제2 절연성 실리콘층(115)을 형성하며, 하판(130)의 상면에는 상기 제1 절연성 실리콘층(126)과 대응되는 위치에 제3 절연성 실리콘층(135)을 형성한다.
따라서, 각각 절연성 실리콘층이 형성된 상, 중, 하판을 상하 적층되게 배치시킬 경우에는 각 판간 절연성 실리콘층이 서로 맞닿아 접촉하게 된다.
여기서, 절연성 실리콘층의 형성은 통상적으로 해당 판(110, 120 또는 130)을 상하 금형 사이에 개재시킨 후, 상기 금형 사이로 실리콘을 주입(Injection)한 후 경화시킴으로써 얻을 수 있다.
한편, 상기 절연성 실리콘층은 방열 기능을 추가 구비할 수도 있는 바, 이를 위해서는 통상의 실리콘에 산화알루미늄(Al2O3) 분말을 첨가하여 골고루 분산시키는 방법에 의할 수 있다. 고주파 집적회로용 테스트 소켓(Test Socket)에 적용되는 콘택터의 경우, 상기 테스트 소켓으로부터 많은 열이 발생하기 때문에 이러한 방열 실리콘층을 통해 이를 원활하게 외부로 방출시킬 필요가 있다.
또한, 절연성 실리콘층은 그 두께를 조절함으로써 상판(110)의 도금회로(113)와 중판의 도금회로(123) 사이 및 중판(120)의 도금회로(123)와 하판(130)의 도금회로(133) 사이에 각각 거리 d 만큼의 유격이 형성되도록 할 수도 있다.
이에 따라, 콘택터(100)는 평상시에는 상, 중, 하판(110, 120, 130) 간 도금회로가 서로 이격된 상태로 유지되다가, 반도체 소자(10)와 테스트 소켓 보드(20) 에 의해 상하 가압될 때에는 상하 이격된 도금회로 간 그리고 후술하는 도전성 실리콘 컴파운드 간에 서로 접촉되어 비로소 상하 통전이 이루어지게 된다.
이와 같이, 절연성 실리콘층(140, 150)의 두께 조절을 통해 상하 도금회로 및 도전성 실리콘 컴파운드 간 유격을 형성함으로써 콘택터(100)의 반복 사용으로 인한 손상을 최소화할 수 있다.
도 1을 참조하면, 각 판(110, 120, 130)의 홀(111, 121, 131)에는 해당 도금막(112, 122, 132)의 내측면으로 도전성 실리콘 컴파운드(Conductive Silicone Compound, 114, 124, 134)가 주입 형성된다.
도전성 실리콘 컴파운드(114, 124, 134)는 실리콘 기질에 금(Au), 은(Ag) 등의 도전성 금속 소재의 미세볼(Ball)이 분산된 형태를 갖는 것으로서, 각 판(110, 120, 130)의 제조 시 스크린 인쇄 또는 진공주입 방식으로 각 해당 홀(111, 121, 131)에 주입될 수 있으며, 이후 경화(Curing) 공정에 의해 고화(固化)된다.
도전성 실리콘 컴파운드(114, 124, 134) 내의 도전성 금속 볼은 상하로 자기장(Magnetic Field)을 형성함으로써 종방향으로 접촉 정렬된 형태를 취하도록 할 수도 있으며, 단순히 골고루 분산 접촉된 형태를 취할 수도 있다.
이로써, 콘택터(100)가 상부의 반도체 소자(10)와 하부의 테스트 소켓 보드(20)에 의해 접촉 가압될 경우, 도전성 실리콘 컴파운드(114, 124, 134)는 상기한 도금막(112, 122, 132)과 함께 볼 리드(11)와 접촉 패드(21) 사이를 상하 통전하는 기능을 수행하게 된다.
한편, 각 판(110, 120, 130)의 홀(111, 121, 131) 내벽면에 형성된 도금 막(112, 122, 132)은 전도성 금속을 함유하며, 특히 상기한 바와 같이 구리(Cu), 니켈(Ni), 금(Au)이 순차 적층된 형태의 다중막 구조를 취할 수 있다.
이러한 다중막 구조의 형성은 상기한 무전해 화학 동 도금공정 및 감광성 필름의 도포 후 노광, 현상, 전기 동 도금, 부식 공정, 무전해 니켈 도금 및 무전해 금 도금의 순차적인 수행에 의해 달성될 수 있다. 상기 무전해 니켈 도금은 구리 박막 상에 금이 직접 도금될 수 없기 때문에 상기 무전해 금 도금의 수행을 매개하기 위한 공정으로서 필요하다.
이상에서 설명된 바에 따라 제조되는 상판(110), 중판(120) 및 하판(130)은, 도 1 및 도 2에 도시된 바와 같이, 각 테두리에 관통하여 삽입 및 체결되는 다수의 탄성 체결부(140)에 의해 체결된다.
탄성 체결부(140)는 상하 방향으로 신축 가능한 탄성 부재로서, 도 1 및 도 3에 도시된 바와 같이, 상판(110)에 삽입되는 상판 지지부(141), 중판(120)에 삽입되는 스프링부(142), 하판(130)에 삽입되는 하판 지지부(143)를 포함한다.
상판 지지부(141), 스프링부(142) 및 하판 지지부(143)는 모두 일체로서 서로 상,하측으로 연장 형성된다.
이때, 상판 지지부(141)는 그 몸체의 상측면으로 나사홈(141a)이 함입되게 형성되고, 마찬가지로 하판 지지부(143)는 그 몸체의 하측면으로 나사홈(도면 미도시)이 함입 형성된다.
그리고, 상판 지지부(141)와 하판 지지부(143)는 각각 해당 나사홈(141a 등)에 나사 결합되는 나사산(144a, 145a)이 형성된 볼트부(144, 145)가 구비된다.
이상과 같은 구성을 갖는 탄성 체결부(140)에 의하면, 도 4에 도시된 바와 같이, 상판(110), 중판(120) 및 하판(130)을 각각 개별적으로 제작하되 상기 탄성 체결부(140)가 삽입될 관통홀(116, 127, 136)을 형성한 후 서로 적층되도록 배치한다.
그리고 나서, 상기한 탄성 체결부(140)를 관통홀(116, 127, 136)에 공통되게 삽입한 후, 상하 양단부에 마련된 볼트부(144, 145)를 해당 판 지지부(141, 143)의 몸체 부분에 체결함으로써 콘택터의 조립을 완성한다.
이때, 체결 완료된 상,하단의 볼트부(144, 145)는, 도 1에 도시된 바와 같이, 도금회로(113, 133)의 두께보다 얇은 두께로 돌출되도록 함으로써 콘택터(100)의 상하 가압 시 상측의 볼리드(11)와 하측의 접촉패드(21)와의 접촉 불량을 방지할 수 있도록 하는 것이 바람직하다.
볼트부(144, 145)의 체결로 인해, 상판(110)은 볼트(144)에 의해 하방향으로 탄성적으로 지지되고, 하판(130)은 볼트(145)에 의해 상방향으로 탄성적으로 지지된다.
이상과 같은 탄성 체결부(140)에 의하면, 콘택터(100)가 상하 가압으로 인해 압축되는 경우 상,하 도금회로(113,123 등) 간 간격(d) 내지 각 판(110, 120, 130) 사이에 개재하는 절연 실리콘층(115, 125 등)이 압축 변형되어 전체 콘택터(100)의 두께가 얇아지게 되는 경우에도 상기 탄성 체결부(140) 또한 스프링부(142)를 구비하고 있어 함께 압축될 수 있으므로 탄성 체결부(140)의 자체 손상뿐 아니라 나아가 전체 콘택터(100), 반도체 소자(10) 및 테스트 보드(20)의 손상을 방지할 수 있 다.
도 2는 탄성 체결부(140)에 의해 체결된 상태의 반도체 소자 테스트용 콘택터(100)를 나타내는 평면도로서, 하판(130) 상에 중판(도면 미도시)과 상판(110)이 순차 적층 배치된 바를 나타내고 있다.
상판(110)의 내측으로는 상기한 바와 같이 다수의 도금회로(113)가 배열 형성되어 있으며, 각 도금회로(113)의 내측 홀(h)의 내부에는 도전성 실리콘 컴파운드(114)가 형성된다.
한편, 반도체 소자 테스트용 콘택터(100)의 상, 중, 하판(110, 120, 130)의 홀(111, 121, 131) 및 도금회로(113, 123, 133)는 각각 원형 단면을 가질 수도 있으나, 이에 한정되는 것은 아니며 정사각형의 단면 기타 다른 다각형의 단면 형상을 가질 수도 있다.
도금회로(113) 중앙의 홀(h) 크기는 상기한 전기 동 도금공정에서 구리의 도금량에 따라 조절될 수 있다. 이때, 도금량이 많아짐에 따라 상기 홀(h)이 점차 좁아지게 형성된다.
도 5는 상기한 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례(200)를 도시한 측단면도로서, 콘택터(200)는 상판(210), 중판(220) 및 하판(230)을 포함하며, 각 판(210, 220, 230)은 테두리 부분에 다수의 탄성 체결부9240)에 의해 관통되어 상하단부를 통해 체결된다. 본 변형례의 설명에 있어서 상기한 제1 실시예의 경우와 중복되는 설명은 생략하기로 한다.
각 판(210, 220, 230)의 구성은 상기한 제1 실시예의 경우와 대동소이하나, 각 해당 홀(211, 221, 231)의 내부에는 제1 실시예의 경우와는 달리 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지된다.
본 변형례에서도, 상판(210), 중판(220) 및 하판(230)의 재질로는 CCL을 가공하여 사용한다. 즉, 상판(210)과 중판(220)으로는 경성 CCL 또는 연성 CCL을 선택적으로 사용할 수도 있으나, 하판(230)으로는 경성 CCL에 한하여 사용하도록 한다.
물론, 하판(230)을 경성 CCL에 한정함으로 인해 콘택터(200)를 지지하기 위한 별도의 보강판을 부착할 필요가 없어지며, 이는 상기 경성 CCL 재질의 하판(130) 자체가 이러한 보강판의 기능까지 겸하기 때문이다.
중판(220)의 상,하면과 상판(210)의 하면 그리고 하판(230)의 상면에는 상기한 제1 실시예의 경우와 마찬가지로 각각 절연성 실리콘층(225, 226, 215, 235)을 형성함으로써 콘택터(200)의 완성 시 상하 가압 접촉에 대한 탄성 복원력을 갖도록 할 수 있다.
상판(210)의 상면에 형성된 도금회로(213)와 하판(230)의 하면에 형성된 도금회로(233)는 해당 홀(211, 231)의 일단부를 폐쇄하도록 형성되되 홀의 중앙 영역에 통공(h1, h2)을 갖는다.
또한, 본 변형례에서도 절연성 실리콘층(240, 250)의 두께를 조절함으로써 상판(210)의 도금회로(213)와 중판의 도금회로(223) 사이 및 중판(220)의 도금회로(223)와 하판(230)의 도금회로(233) 사이에 각각 d 만큼의 유격이 형성되도록 할 수도 있다.
도 6은 도 5에 도시된 반도체 소자 테스트용 콘택터(200)의 평면도로서, 상판(210)의 내측으로는 다수의 배열된 도금회로(213)가 형성되어 있으며, 도금회로(213)는 그 중앙 영역에 홀(h1)이 형성된다. 물론, 홀(h1)의 내부는 빈 공간을 이루고 있다.
한편, 도 7은 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터(300)로서, 상기한 제1 실시예의 경우와 달리 상,하단의 도금회로(313, 333)가 해당 홀(311, 331)의 내측을 향해 연장 형성되지 않은 구조를 갖는다.
본 실시예에서도 각 판(310, 320, 330)은 테두리 부분에 다수의 탄성 체결부(340)에 의해 관통되어 상기 탄성 체결부(340)의 상,하단부를 통해 체결된다.
본 실시예에 의하면, 콘택터(300)의 상단 면에 형성된 도금회로(313)는 반도체 소자의 볼 리드(도 5의 11 참조)와의 접촉 시 원형의 접촉선을 갖게 된다.
도 8은 상기한 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례로서, 각 판(410, 420, 430)의 구성은 상기한 제2 실시예의 경우와 대동소이하나, 각 해당 홀(411, 421, 431)의 내부에는 제2 실시예의 경우와는 달리 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지된다.
도 9는 본 발명의 제3 실시예에 따른 반도체 소자 테스트용 콘택터(500)로서, 중앙홀(521)이 상부홀(511)과 하부홀(531)에 비해 좁게 형성되고, 상하 이웃하는 도금회로 간(513와 523, 523와 533)의 유격(도 1의 d 참조)이 없으며 서로 접촉되게 형성된다. 이에 따라, 각 홀(511, 521, 531)의 내부 공간은 서로 합쳐져 상하로 아령 내지 장구 형상을 형성하게 된다.
본 실시예에 의하는 경우에도 상기한 실시예들과 마찬가지로 각 판(510, 520, 530)은 테두리 부분에 다수의 탄성 체결부(540)에 의해 관통되어 상기 탄성 체결부(540)의 상,하단부를 통해 체결된다.
이때, 상하 이웃하는 도금회로 간(513와 523, 523와 533)의 접촉은 절연성 실리콘층(540, 550)의 두께를 적절히 조절함으로써 달성된다.
따라서, 이러한 콘택터(500)의 구조에 의하면, 상기한 콘택터들(100, 200, 300, 400)과는 달리 반도체 소자(10)와 테스트 소켓 보드(20)에 의해 상하 가압되지 않고 단순히 접촉된 상태에서도 상하 통전이 달성될 수 있다.
여기서, 중앙홀(521)이 상부홀(511)과 하부홀(531)에 비해 좁게 형성됨으로 인해 중판의 도금회로(523)가 내측으로 더 돌출되게 형성되는데, 이에 의하면 콘택터(500)가 상하 가압으로 인해 압축될 때 상하 도금회로 간 접촉성을 향상시킬 수 있으며 홀(511, 521, 531) 내측면에 수직으로 형성된 도금막(512, 522, 532)이 휘게 되는 현상 또한 어느 정도 방지할 수 있다.
도 10은 상기한 제3 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례로서, 각 판(610, 620, 630)의 구성은 상기한 제3 실시예의 경우와 대동소이하나, 각 해당 홀(611, 621, 631)의 내부에는 제3 실시예의 경우와는 달리 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지된다.
도 11은 본 발명의 제4 실시예에 따른 반도체 소자 테스트용 콘택터(700)를 도시한 측단면도로서, 상기한 제3 실시예에 따른 콘택터(도 9의 500)를 사용할 경우 상,하면 접촉으로 인한 마모에 대비한 것으로서, 상,하단의 도금회로(713, 733) 가 해당 홀(711, 731)의 내측으로 연장 형성되지 않는 구조를 나타낸다.
도 12는 상기한 제4 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례로서, 각 판(810, 820, 830)의 구성은 상기한 제4 실시예의 경우와 대동소이하나, 각 해당 홀(811, 821, 831)의 내부에는 제4 실시예의 경우와는 달리 도전성 실리콘 컴파운드가 주입 형성되지 않고 빈 공간으로 유지된다.
한편, 상기 본 발명의 각 실시예 및 그 변형례에서 각 중판(120, 220 등)의 경우 콘택터의 전체 두께에 맞추어 그 자체 두께를 더 두껍게 형성할 수도 있겠으나, 해당 중판을 2개 이상으로 구비하여 서로 적층되게 형성하여 두께를 두껍게 맞출 수도 있다.
이 경우 해당 콘택터는 전체적으로 상판-중판-중판-하판 등 중판이 복수 개로 구비되어 전체적으로 4개 판 이상이 적층되는 구조를 갖는다.
한편, 도 13은 상기한 탄성 체결부의 변형례로서, 이때의 탄성 체결부(940)는 상판 지지부(941)와 하판 지지부(945) 사이에 중판 지지부(943)이 추가적으로 구비되며, 제1 및 제2 스프링부(942, 944)는 각 지지부 사이에서 연장 형성된다.
물론, 상기한 탄성 체결부(도 3의 140)의 경우와 마찬가지로, 상하 방향으로 서로 순차 위치하는 상판 지지부(941), 제1 스프링부(942), 중판 지지부(943), 제2 스프링부(944) 및 하판 지지부(945)는 모두 일체로서 형성된다.
이와 같은 탄성 체결부(940)에 의할 경우에는, 도 13 및 도 14를 참조하면, 상판 지지부(941)는 상판(110)에, 중판 지지부(943)는 중판(120)에 그리고 하판 지지부(945)는 하판(130)에 각각 삽입된다.
그리고, 제1 스프링부(942)는 상판(110)과 중판(120) 사이에 면접하게 되는 절연 실리콘층(115, 125)의 두께에 해당하는 공간에 개재하며, 제2 스프링부(944)는 중판(120)과 하판(130) 사이에 면접하게 되는 절연 실리콘층(126, 135)의 두께에 해당하는 공간에 개재하게 된다.
이상에서 설명된 반도체 소자 테스트용 콘택터는 본 발명의 이해를 돕기 위해 설명한 것에 불과할 뿐 본 발명의 기술적 범위 내지 권리범위를 한정하는 것으로 이해되어서는 안 된다.
본 발명의 권리범위 내지 기술적 범위는 후술하는 특허청구범위 및 그 균등범위에 의해 정하여진다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 사용 상태를 도시한 측단면도,
도 2는 도 1의 반도체 소자 테스트용 콘택터의 평면도,
도 3은 도 1의 반도체 소자 테스트용 콘택터의 탄성 체결부를 도시한 분해 사시도,
도 4는 도 3의 탄성 체결부가 체결되는 과정을 설명하기 위한 부분 분해 단면도,
도 5는 본 발명의 제1 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,
도 6은 도 5의 반도체 소자 테스트용 콘택터의 평면도,
도 7은 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터를 도시한 측단면도,
도 8은 본 발명의 제2 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,
도 9는 본 발명의 제3 실시예에 따른 반도체 소자 테스트용 콘택터를 도시한 측단면도,
도 10은 본 발명의 제3 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,
도 11은 본 발명의 제4 실시예에 따른 반도체 소자 테스트용 콘택터를 도시 한 측단면도,
도 12는 본 발명의 제4 실시예에 따른 반도체 소자 테스트용 콘택터의 변형례를 도시한 측단면도,
도 13은 본 발명의 실시예에 따른 반도체 소자 테스트용 콘택터의 탄성 체결부에 대한 변형례를 도시한 분해 사시도,
도 14는 도 13의 탄성 체결부가 적용된 반도체 소자 테스트용 콘택터를 도시한 측단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 반도체 소자 11: 볼 리드
20: 테스트 소켓 보드 21: 접촉 패드
100: 반도체 소자 테스트용 콘택터 110: 상판
111, 121, 131: 홀 112, 122, 132: 도금막
113, 123, 133: 도금회로 114, 124, 134: 도전성 실리콘 컴파운드
115, 125, 126, 135: 실리콘층 120: 중판
130: 하판 140: 탄성 체결부
141: 상판 지지부 142: 스프링부
143: 하판 지지부 144, 145: 볼트부

Claims (25)

  1. 반도체 소자의 반도체 소자 테스트용 콘택터(Contactor)에 있어서,
    상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과;
    상기 중판의 상면에 배치되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과;
    상기 중판의 하면에 배치되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판과;
    상기 중앙홀, 상부홀 및 하부홀에 각각 주입 형성된 도전성 실리콘 컴파운드(Compound); 및
    상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서, 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방지하는 다수의 탄성 체결부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  2. 제1항에 있어서,
    각 탄성 체결부는,
    상기 상판에 삽입되는 상판 지지부와;
    상기 상판 지지부의 하측으로 연장 형성되어 상기 중판에 삽입되는 스프링부; 및
    상기 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  3. 제1항에 있어서,
    각 탄성 체결부는,
    상기 상판에 삽입되는 상판 지지부와;
    상기 상판 지지부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1 스프링부와;
    상기 제1 스프링부의 하측으로 연장 형성되어 상기 중판에 삽입되는 중판지지부와;
    상기 중판 지지부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2 스프링부; 및
    상기 제2 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지 지부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  4. 제2항 또는 제3항에 있어서,
    상기 상판 지지부와 상기 하판 지지부는, 각각, 해당 판에 삽입되되 내측에 나사홈이 함입 형성되는 몸체부와, 상기 몸체부의 나사홈에 체결되어 해당 판을 상기 중판 방향으로 지지하는 볼트부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 중판은 상면과 하면에 제1 실리콘층이 적층 형성되고,
    상기 상판은 하면에 상기 중판 상면의 제1 실리콘층에 맞닿도록 제2 실리콘층이 적층 형성되고,
    상기 하판은 상면에 상기 중판 하면의 제1 실리콘층에 맞닿도록 제3 실리콘층이 적층 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  6. 제5항에 있어서,
    상기 실리콘층의 두께로 인해 상기 제1 도금회로와 제2 도금회로 사이 및 상기 제1 도금회로와 제3 도금회로 사이에 각각 유격이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  7. 제1항에 있어서,
    상기 중판과 상기 상판 중 적어도 하나는 경성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  8. 제1항에 있어서,
    상기 중판과 상기 상판 중 적어도 하나는 연성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  9. 제1항에 있어서,
    상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며,
    상기 제1 도금회로와 제2 도금회로 및 상기 제1 도금회로와 제3 도금회로는 서로 접촉되게 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  10. 제1항 또는 제2항에 있어서,
    상기 중판은 2개 이상이 서로 적층되어 구비된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  11. 반도체 소자의 반도체 소자 테스트용 콘택터에 있어서,
    상기 반도체 소자의 볼 리드에 대응하여 다수의 중앙홀이 형성된 CCL(Copper Clad Laminate)로서 각 중앙홀의 내벽면에 전도성 금속을 함유하는 제1 도금막이 형성되며, 상기 제1 도금막으로부터 각 중앙홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제1 도금회로가 형성된 중판과;
    상기 중판의 상면에 적층 형성되는 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 상부홀이 형성되고, 각 상부홀의 내벽면에 전도성 금속을 함유하는 제2 도금막이 형성되며, 상기 제2 도금막으로부터 각 상부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제2 도금회로가 형성된 상판과;
    상기 중판의 하면에 적층 형성되는 경성 CCL로서 상기 다수의 중앙홀에 일치하도록 다수의 하부홀이 형성되고, 각 하부홀의 내벽면에 전도성 금속을 함유하는 제3 도금막이 형성되며, 상기 제3 도금막으로부터 각 하부홀의 상면 및 하면 둘레에 소정 폭으로 연장되는 제3 도금회로가 형성된 하판; 및
    상기 상판, 중판 및 하판을 상하로 관통하여 삽입되는 탄성 부재로서, 상단부와 하단부가 각각 상기 상판과 상기 하판을 지지하여 상기 상판, 중판 및 하판의 이탈을 방지하는 다수의 탄성 체결부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  12. 제11항에 있어서,
    각 탄성 체결부는,
    상기 상판에 삽입되는 상판 지지부와;
    상기 상판 지지부의 하측으로 연장 형성되어 상기 중판에 삽입되는 스프링 부; 및
    상기 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  13. 제11항에 있어서,
    각 탄성 체결부는,
    상기 상판에 삽입되는 상판 지지부와;
    상기 상판 지지부의 하측으로 연장 형성되어 상기 상판과 중판 사이에 개재되는 제1 스프링부와;
    상기 제1 스프링부의 하측으로 연장 형성되어 상기 중판에 삽입되는 중판지지부와;
    상기 중판 지지부의 하측으로 연장 형성되어 상기 중판과 하판 사이에 개재되는 제2 스프링부; 및
    상기 제2 스프링부의 하측으로 연장 형성되어 상기 하판에 삽입되는 하판 지지부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  14. 제12항 또는 제13항에 있어서,
    상기 상판 지지부와 상기 하판 지지부는, 각각, 해당 판에 삽입되되 내측에 나사홈이 함입 형성되는 몸체부와, 상기 몸체부의 나사홈에 체결되어 해당 판을 상기 중판 방향으로 지지하는 볼트부를 포함하는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  15. 제11항 내지 제13항 중 어느 한 항에 있어서,
    상기 중판은 상면과 하면에 제1 실리콘층이 적층 형성되고,
    상기 상판은 하면에 상기 중판 상면의 제1 실리콘층에 맞닿도록 제2 실리콘층이 적층 형성되고,
    상기 하판은 상면에 상기 중판 하면의 제1 실리콘층에 맞닿도록 제3 실리콘층이 적층 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  16. 제15항에 있어서,
    상기 실리콘층의 두께로 인해 상기 제1 도금회로와 제2 도금회로 사이 및 상기 제1 도금회로와 제3 도금회로 사이에 각각 유격이 형성되는 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  17. 제11항에 있어서,
    상기 중판과 상기 상판 중 적어도 하나는 경성 CCL인 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  18. 제11항에 있어서,
    상기 중판과 상기 상판 중 적어도 하나는 연성 CCL인 것을 특징으로 하는 반 도체 소자 테스트용 콘택터.
  19. 제11항에 있어서,
    상기 상부홀과 상기 하부홀은 크기가 같고, 상기 중앙홀은 상기 상부홀과 상기 하부홀보다 크기가 작으며,
    상기 제1 도금회로와 제2 도금회로 및 상기 제1 도금회로와 제3 도금회로는 서로 접촉되게 형성된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  20. 제11항 또는 제12항에 있어서,
    상기 중판은 2개 이상이 서로 적층되어 구비된 것을 특징으로 하는 반도체 소자 테스트용 콘택터.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020080084884A 2008-08-29 2008-08-29 반도체 소자 테스트용 콘택터 KR101000606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080084884A KR101000606B1 (ko) 2008-08-29 2008-08-29 반도체 소자 테스트용 콘택터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080084884A KR101000606B1 (ko) 2008-08-29 2008-08-29 반도체 소자 테스트용 콘택터

Publications (2)

Publication Number Publication Date
KR20100026055A KR20100026055A (ko) 2010-03-10
KR101000606B1 true KR101000606B1 (ko) 2010-12-10

Family

ID=42177443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080084884A KR101000606B1 (ko) 2008-08-29 2008-08-29 반도체 소자 테스트용 콘택터

Country Status (1)

Country Link
KR (1) KR101000606B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012033258A1 (ko) * 2010-09-09 2012-03-15 (주)엑스엘티 반도체 소자 테스트용 콘텍터 및 그 제조방법
KR101955271B1 (ko) * 2017-02-03 2019-03-08 최두성 논 배럴 타입의 상하 분리형 반도체 테스트 소켓
KR102139945B1 (ko) * 2019-01-23 2020-08-03 주식회사 이노글로벌 테스트 소켓 및 이의 제조방법
KR102158507B1 (ko) * 2019-07-09 2020-09-22 주식회사 이노글로벌 테스트 소켓 및 그 제조방법
KR102191702B1 (ko) * 2019-09-06 2020-12-16 주식회사 이노글로벌 빈 공간이 형성된 테스트 소켓
KR102639525B1 (ko) * 2021-06-22 2024-02-22 주식회사 아이에스시 테스트 소켓

Also Published As

Publication number Publication date
KR20100026055A (ko) 2010-03-10

Similar Documents

Publication Publication Date Title
KR101000606B1 (ko) 반도체 소자 테스트용 콘택터
KR100997576B1 (ko) 반도체 소자 테스트용 콘택터
TWI381785B (zh) 佈線板及其製造方法，暨半導體封裝及其製造方法
KR101000672B1 (ko) 콘택터의 제조방법
US9148952B2 (en) Wiring board
KR100952843B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
JP5997260B2 (ja) 印刷回路基板及びその製造方法
JP2015122385A (ja) 配線基板、半導体装置及び配線基板の製造方法
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
US20140116759A1 (en) Printed wiring board and method for manufacturing printed wiring board
KR100997602B1 (ko) 반도체 소자 테스트용 콘택터
KR100973413B1 (ko) 반도체 소자 테스트용 콘택터
KR100970571B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
US20180090451A1 (en) Semiconductor device and manufacturing method of the same
KR100979638B1 (ko) 콘택터의 제조방법 및 이에 의한 콘택터
KR20130064654A (ko) 인쇄회로기판 및 이의 제조 방법
KR100952297B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
KR100979639B1 (ko) 콘택터의 제조방법 및 이에 의한 콘택터
KR100969482B1 (ko) 반도체 소자 테스트용 콘택터 및 그 제조방법
KR101980666B1 (ko) 인쇄회로기판 및 이의 제조 방법
US11224117B1 (en) Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
EP1761115A3 (en) Printed wiring board and method for fabricating the same
KR101231274B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2009193710A (ja) 異方導電性コネクターおよびこの異方導電性コネクターを用いた回路装置の検査装置
JP5515210B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee