KR102104725B1

KR102104725B1 - 도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법

Info

Publication number: KR102104725B1
Application number: KR1020180136218A
Authority: KR
Inventors: 백경욱; 윤달진; 김지혜; 이한민
Original assignee: 한국과학기술원
Priority date: 2018-11-07
Filing date: 2018-11-07
Publication date: 2020-04-24

Abstract

도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법이 제시된다. 일 실시예에 따르면, 기존의 인터포저를 대체하여 위해 금속입자를 단일층 내에 존재하게 하는 수층 이하의 이방성 전도 필름(Anisotropic Conductive Film, ACF)을 이용하여 전기적 단락회로를 형성시키지 않으며 동시에 안정적인 전기적 특성을 갖는 소켓 인터포저 접속 방법을 제공할 수 있다.

Description

도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법{POLYMER MONOLAYER FILM INCLUDING CONDUCTIVE PARTICLES, METHOD FOR MANUFACTURING THE POLYMER MONOLAYER FILM, AND METHOD SOCKET INTERPOSER CONNECTING METHOD FOR SEMICONDUCTOR PACKAGE TEST USING POLYMER MONOLAYER FILM INCLUDING CONDUCTIVE PARTICLES}

아래의 실시예들은 도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법에 관한 것이다.

차세대 반도체 패키지를 테스트하는 시험용 소켓의 핵심 기술은 극미세피치 및 고집적화를 기반으로 여러 안정적인 전기적 특성을 요구하고 있으며, 최종 생산된 패키지의 요구사항에 따라 고온 환경에서도 안정적인 전기적 특성을 요구하고 있다. 테스트 소켓은 반도체 패키지의 최종 테스트 시 불량 여부를 검사하는데 사용된다. 이러한 테스트 소켓의 핵심 기술은 반도체 및 설비 형태마다 개별 디자인을 필요로 하는 고부가가치 산업이며, 테스트 소켓은 일정 기간 이후 교체가 필요한 소모성 부품이다. 따라서, 신규 반도체 패키지를 개발할 때 테스트 소켓도 함께 개발되어야 하는 문제가 있다.

최종 생산된 반도체 패키지는 소켓과 일시적으로 접촉하며, 접촉하는 동안 전기적 신호를 발생시켜 되돌아 오는 신호를 감지하여 패키지의 불량을 검사하는 과정을 거치게 된다. 이러한, 최종 테스트에 사용되는 소켓과 반도체 패키지 사이에 전기적 접속을 형성시키기 위해 실리콘 러버(Rubber)에 도전입자들이 수직배열된 인터포저를 사용하며, 도 1 및 도 2와 같이 "패키지-인터포저-소켓"의 전기적 신호 전달 회로가 형성된다.

"패키지-인터포저-소켓"의 전기적 신호 전달 회로를 형성하기 위해 패키지의 위 방향에서 일정한 압력이 가해지며, 이때 인터포저내 수직배열된 금속입자는 압력으로 인해 옆으로 퍼지면서 회로를 형성하게 된다. 하지만, 극미세피치 및 고집적화 트렌드에 맞게 인터포저내 수직배열된 금속입자의 굵기와 간격이 줄어들면서 인접 수직배열 라인과 접촉하여 브리징(Bridging) 현상이 나타나게 된다.

상술한 문제점을 근본적으로 해결하고 기존의 인터포저를 대체하여 위해 금속입자를 단일층 내에 존재하게 하여, 전기적 단락회로를 형성시키지 않으며 동시에 안정적인 전기적 특성을 지니는 수층 이하의 이방성 전도 필름(Anisotropic Conductive Film, ACF)을 이용한 소켓 인터포저 접속 방법, 상기 이방성 전도 필름 및 상기 이방성 전도 필름의 제조 방법에 관한 것이다.

반도체 패키지 시험용 소켓 인터포저 접속 방법에 있어서, 도전입자가 포함된 이방성 전도 필름(Anisotropic Conductive Film, ACF)을 플렉서블 기판상에 접합하는 단계; 및 상기 이방성 전도 필름을 사이에 두고 칩과 상기 플렉서블 기판 사이의 일시적 소켓 인터포저 접속을 처리하여 상기 칩의 전극과 상기 플렉서블 기판의 전극 사이에 일시적인 전기적 접속을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법을 제공한다.

일측에 따르면, 상기 일시적인 전기적 접속을 형성하는 단계는, 상기 이방성 전도 필름의 경화반응이 완료되어 상기 이방성 전도 필름의 표면에 접착력이 없는 상태에서 상기 이방성 전도 필름을 사이에 두고 칩과 상기 플렉서블 기판 사이에 일시적인 힘을 가하여 상기 칩의 전극과 상기 플렉서블 기판의 전극 사이를 상기 이방성 전도 필름이 포함하는 도전 입자를 통해 일시적으로 전기적 접속시키는 것을 특징으로 할 수 있다.

다른 측면에 따르면, 상기 칩과 상기 플렉서블 기판은 상기 일시적인 힘이 해제됨에 의해 분리되는 것을 특징으로 할 수 있다.

또 다른 측면에 따르면, 상기 반도체 패키지 시험용 소켓 인터포저 접속 방법은 상기 이방성 전도 필름을 제작하는 단계를 더 포함하는 것을 특징으로 할 수 있다.

또 다른 측면에 따르면, 상기 이방성 전도 필름을 제작하는 단계는, 상기 도전입자와 열경화성 에폭시 레진이 믹싱된 용액에 대한 롤-투-롤(Roll-To-Roll) 코팅 방식을 통해 상기 도전입자가 포함된 이방성 전도 필름을 제작하는 것을 특징으로 할 수 있다.

또 다른 측면에 따르면, 상기 이방성 전도 필름을 제작하는 단계는, 상기 롤-투-롤 코팅 방식에서 롤들 사이의 갭(Gap)의 크기를 조절하여 상기 도전입자가 단일층(Monolayer)을 포함하는 N층(상기 N은 10 미만의 자연수) 상태로 배열되어 포함된 이방성 전도 필름을 제조하는 것을 특징으로 할 수 있다.

또 다른 측면에 따르면, 상기 이방성 전도 필름을 플렉서블 기판상에 접합하는 단계는, TC(Thermal-Compression) 본딩 또는 진공 라미네이션(Vacuum Lamination)을 이용하여 상기 이방성 전도 필름을 플렉서블 기판상에 접합하는 것을 특징으로 할 수 있다.

반도체 패키지 시험용 소켓 인터포저 접속 방법을 위한 이방성 전도 필름의 제조 방법에 있어서, 도전입자와 열경화성 에폭시 레진이 믹싱된 용액을 제조하는 단계; 및 상기 제조된 용액에 대한 롤-투-롤(Roll-To-Roll) 코팅 방식을 통해 상기 도전입자가 포함된 이방성 전도 필름을 제작하는 단계를 포함하고, 상기 제작된 이방성 전도 필름은 상기 반도체 패키지 시험용 소켓 인터포저 접속 시, 플렉서블 기판상에 접합되고, 상기 이방성 전도 필름의 경화반응이 완료되어 상기 이방성 전도 필름의 표면에 접착력이 없는 상태에서 상기 이방성 전도 필름을 사이에 두고 칩과 상기 플렉서블 기판 사이에 일시적인 힘을 가함에 따라 상기 칩의 전극과 상기 플렉서블 기판의 전극 사이에 상기 도전 입자를 통해 일시적인 전기적 접속을 형성하는 것을 특징으로 하는 이방성 전도 필름의 제조 방법을 제공한다.

도전입자와 열경화성 에폭시 레진이 믹싱된 용액에 대한 롤-투-롤(Roll-To-Roll) 코팅 방식을 통해 상기 도전입자가 단일층(Monolayer)을 포함하는 N층(상기 N은 10 미만의 자연수) 상태로 배열되어 포함되는 것을 특징으로 하는 이방성 전도 필름을 제공한다.

기존의 인터포저를 대체하여 위해 금속입자를 단일층 내에 존재하게 하는 수층 이하의 이방성 전도 필름(Anisotropic Conductive Film, ACF)을 이용하여 전기적 단락회로를 형성시키지 않으며 동시에 안정적인 전기적 특성을 갖는 소켓 인터포저 접속 방법, 상기 이방성 전도 필름 및 상기 이방성 전도 필름의 제조 방법을 제공할 수 있다.

도 1은 종래기술에 있어서, 패키지-인터포저-소켓 사이에 형성된 전기적 신호 전달 회로를 도시한 도면이다.
도 2는 종래기술에 있어서, 전기적 전달 회로가 형성되는 과정에서 인터포저 내 금속입자의 변화를 도시한 도면이다.
도 3은 종래기술에 있어서, 극미세피치 및 고집적화에 따른 브리징 현상을 도시한 도면이다.
도 4는 본 발명의 일실시예에 있어서, 단일층의 이방성 전도 필름을 사용한 일시적 소켓 인터포저 접속의 예를 도시한 도면이다.
도 5는 본 발명의 일실시예에 있어서, 단일층 이방성 전도 필름의 제조 과정의 예를 도시한 도면이다.
도 6은 본 발명의 일실시예에 있어서, 플렉서블 기판과 단일층의 이방성 전도 필름의 접합 과정의 예를 도시한 도면이다.
도 7 및 도 8은 본 발명의 일실시예에 있어서, 단일층의 이방성 전도 필름이 접합되어 있는 플렉서블 기판과 칩 사이의 일시적 소켓 접속 공정을 도시한 도면들이다.
도 9는 본 발명의 일실시예에 있어서, 전기적 접속 저항 측정 방법의 예를 도시한 도면이다.
도 10은 본 발명의 일실시예에 있어서, 참조값 특정 방법의 예를 도시한 도면이다.
도 11은 본 발명의 일실시예에 따른 단일층의 이방성 전도 필름의 단면을 도시한 주사 전자 현미경(Scanning Electron Microscope, SEM) 사진이다.
도 12는 본 발명의 일실시예에 있어서, TC 본딩을 이용하여 제조된 단일층의 이방성 전도 필름의 단면을 도시한 주사 전자 현미경 사진이다.
도 13은 본 발명의 일실시예에 있어서, 진공 라미네이션을 이용하여 제조된 단일층의 이방성 전도 필름의 단면을 도시한 주사 전자 현미경 사진이다.
도 14는 본 발명의 일실시예에 있어서, 반도체 패키지 시험용 소켓 인터포저 접속 방법의 예를 도시한 흐름도이다.
도 15는 본 발명의 일실시예에 있어서, 반도체 패키지 시험용 소켓 인터포저 접속 방법을 위한 이방성 전도 필름의 제조 방법의 예를 도시한 흐름도이다.

이하, 첨부된 도면을 참조하여 실시예들을 설명한다. 그러나, 기술되는 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명되는 실시예들에 의하여 한정되는 것은 아니다. 또한, 여러 실시예들은 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.

보다 구체적으로, 반도체 전공정이 완료된 후 후공정인 패키징 공정을 거치게 되며, 해당 패키지가 올바른 기능을 하는지, 그리고 최종 불량 유무를 확인하기 위해 테스트 공정을 거치게 된다. 이 테스트는 완제품 형태를 갖춘 후 진행되며 다양한 조건의 전압이나, 전기신호, 온도 등을 가해 제품의 전기적, 기능적 특성 및 동작 속도 등을 측정하여 불량 유무를 구별한다. 이러한, 테스트 공정에서 반도체 검사용 소켓이 사용되며, 칩(chip)을 반도체 검사용 소켓과 연결하여 테스트 장비에 넣어 반도체가 제대로 작동하는지 검사하게 된다. 대표적인 테스트인 번인 테스트(Burn-In Test)는 패키지 공정 이후 반도체를 125 ℃의 뜨거운 열 속에서 데이터를 쓰고 지우며 불량 반도체를 걸러내는 작업을 말한다. 단품 형태의 메모리들을 모듈형태로 제작하고 난 후 모듈 단위 제품의 신뢰성을 위해 고온에서 다시 한 번 테스트를 거치게 되는데, 이때 번인 소켓을 사용한다. 번인 소켓은 메모리, 비메모리 및 AP(Application Processor) 등 모든 어플리케이션에서 사용되는 소모품이다.

현재, 반도체 칩과 패키지의 핀 카운트(Pin count)는 증가하고 있으며, 크기를 줄이거나 칩을 수직적으로 쌓아 3D 패키지를 만드는 등 단위면적 당 입출력 패드(I/O pad)의 수 역시 증가하고 있다. 이러한 동향을 따라, 제작된 패키지는 최종적으로 패키지 내부에서 전기적 신호 전달이 제대로 이루어지는지 검사하는 테스트를 거치며, 이러한 트렌드에 따라 반도체 칩 패키지 테스트용 소켓의 종류가 변화하고 있다. 반도체 칩과 패키지의 구조에 따라, 리드 프레임(Lead frame)을 테스트하는 리드 프로브(Lead probe)와 BGA(Ball Grid Array)와 같이 여러 패드를 한꺼번에 테스트할 수 있는 스프링 핀 타입(Spring pin type)이 있으며, 특히 테스트 동안 최종적으로 생산된 칩에 가해지는 데미지를 줄이기 위해 실리콘 러버(Rubber)를 사용한 엘라스토머 인터포저 타입(Elastomer interposer type) 등이 있다. 이러한 테스트는 최종 생산된 제품의 요구 특성에 따라 고온에서 진행되기도 한다.

이때, 반도체 패키지의 BGA와 엘라스토머 인터포저가 연결되는 구조에서 실리콘 러버 안에 전도성을 띠는 금속입자들이 일정 두께로 수직배열될 수 있다. 테스트를 진행하는 동안 일정 압력으로 인해, 도 3과 같이 수직배열된 금속입자들이 휘어지게 되면서, 패키지와 테스트 소켓 간 전기적 회로를 형성하게 된다. 하지만, 고밀도 핀 카운트(High density pin count)를 만족하기 위해 수직배열된 금속입자의 피치가 줄어들면서 수직배열된 두께 역시 줄어들고, 인접한 수직배열된 금속입자들과 브리징(Bridging) 현상을 일으켜, 전기적 단락회로를 형성시킨다.

극미세피치 및 고집적화된 테스트를 안정적으로 실행하기 위해, 고밀도 핀 카운트가 기반되어야 하며 전기적인 신호 전달이 노이즈 없이 빠르게 이루어져야 한다. 따라서, 본 발명의 실시예들에서는 도 4와 같이 실리콘 러버 보다 열적 안정성을 지니는 열경화성 에폭시 레진을 사용하며, 미세피치에 따른 브리징 현상이 나타나지 않도록, 금속입자들이 단일 또는 수층으로 배열된 구조를 제공할 수 있다.

도 4는 본 발명의 일실시예에 있어서, 단일층의 이방성 전도 필름을 사용한 일시적 소켓 인터포저 접속의 예를 도시한 도면이다. 도 4는 칩(410)의 전극(420)과 테스트 보드(430)의 전극(440) 사이에 단일층의 이방성 전도 필름(450)이 배치되고, 두 전극들(420, 440)이 단일층의 이방성 전도 필름(450)이 포함하는 도전입자(460)에 의해 전기적으로 연결되는 예를 나타내고 있다.

이처럼 다양한 요구 사항들을 만족시키고, 금속 입자들(일례로, 도전입자(460))이 여러 층 또는 단일층으로 배열된 구조를 쉽게 제작하기 위해 본 발명의 실시예들에서는 러버 대신 이방성 전도 필름(Anisotropic Conductive Film, ACF) 기술을 접목시킬 수 있다. 이하에서는 도전입자가 단일층 내지 여러 층의 이방성 전도 필름을 '수층 ACFs'이라 명명한다. 다시 말해, 본 명세서에서 설명한 '수층 ACFs'는 도전입자가 여러 층으로 배열된 구조의 이방성 전도 필름뿐만 아니라, 도전입자가 단일층으로 배열된 구조의 이방성 전도 필름 역시 포함하는 의미로 사용될 수 있다.

일시적 소켓 인터포저 접속을 가능하게 하기 위해 우선 단일층의 이방성 전도 필름(Monolayer ACF)을 제작할 수 있다. 단일층의 이방성 전도 필름을 제작하기 위해, 도전입자(일례로 Au-Ni 코팅된 지름 10 μm의 폴리머 볼)와 열경화성 에폭시 레진(Epoxy resin) 및 경화개시제(curing agent)를 믹서(Mixer)를 통해 섞어 이방성 전도 필름 용액(ACFs Solution)을 제조할 수 있으며, 제조된 이방성 전도 필름 용액에 롤-투-롤(Roll-to-Roll) 필름 코팅 방식을 적용함으로써, 이방성 전도 필름을 제조할 수 있다. 다시 말해, 단일층의 이방성 전도 필름은 도전입자와 레진의 믹싱, 도전입자의 분산 그리고 롤-투-롤 코팅 방식을 통해 쉽게 제조될 수 있다. 도 5는 본 발명의 일실시예에 있어서, 단일층 이방성 전도 필름의 제조 과정의 예를 도시한 도면이다. 도 5에 도시된 바와 같이, 필름 코팅 단계에서 필름 코터 내 용액이 유입되는 갭(Gap)의 크기를 조절함으로써, 도전입자(510)가 단일층 상태로 배열된 단일층의 이방성 전도 필름(520)을 제작할 수 있다. 실시예에 따라 갭의 크기를 조절하여 도전입자(510)가 n층(일례로, n은 10 미만) 상태로 배열된 수층의 이방성 전도 필름을 제조할 수도 있다.

일시적 소켓 인터포저 접속 방법에서 기존의 실리콘 러버를 롤-투-롤 필름 코팅 방식으로 제조된 단일층의 이방성 전도 필름으로 대체하기 위한 테스트 비히클(Test vehicle)로서 칩(일례로, 가로 10mm × 세로 10mm)과 플렉서블 기판(일례로, 가로 40mm × 세로 20mm)이 사용될 수 있다.

도 6은 본 발명의 일실시예에 있어서, 플렉서블 기판과 단일층의 이방성 전도 필름의 접합 과정의 예를 도시한 도면이다. 도 6에 도시된 바와 같이 폴리이미드(Polyimide)로 구성된 플렉서블 기판(Bump of flex, 610) 위에, 도전입자(620)가 단일층으로 배치된 구조의 이방성 전도 필름(630)을 붙인 후 두 가지 방법으로 플렉서블 기판과 단일층의 이방성 전도 필름을 접합하였다. 첫 번째 접합 방법은, TC(Thermal-Compression) 본딩(일례로, 1 MPa, 170 ℃, 10초)을 이용하여 플렉서블 기판(610)과 단일층의 이방성 전도 필름(630)을 접합하였다. 두 번째 접합 방법은, 일정한 온도(일례로, 170 ℃)에서 N₂ 가스(30 psi)로 압력을 가해 접합하는 진공 라미네이션(Vacuum Lamination) 방법이다. 두 가지 방법 모두 열을 가해 에폭시의 경화반응이 완료된 상태이므로, 단일층의 이방성 전도 필름(630)의 표면에는 접착력이 없는 상태이다. 이로 인해, 칩(Bump of chip, 640)과 플렉서블 기판(610) 사이의 얼라인먼트(Alignment)를 조절한 후 일시적 소켓 인터포저 접속 공정을 진행할 수 있다.

도 7 및 도 8은 본 발명의 일실시예에 있어서, 단일층의 이방성 전도 필름이 접합되어 있는 플렉서블 기판과 칩 사이의 일시적 소켓 접속 공정을 도시한 도면들이다. 도 7은 일시적 소켓 접속 공정에서 칩(710)과 테스트 보더(720)가 서로 접속하기 전의 모습의 예를 나타내고 있다. 테스트 보더(720)상에는 도 6을 통해 설명한 바와 같이 도전입자(730)가 단일층 구조로 배치된 이방성 전도 필름(740)이 접합된 상태일 수 있다. 한편, 도 8은 일시적 소켓 접속 공정에서 칩(710)과 테스트 보더(720)가 서로 접속한 후의 모습을 나타내고 있다. 이때, 칩(710)의 전극(750)과 테스트 보더(720)의 전극(760)이 이방성 전도 필름(740)이 포함하는 도전입자(730)에 의해 서로 전기적으로 접속될 수 있다.

이처럼, 단일층의 이방성 전도 필름이 접합된 플렉서블 기판(테스트 보더(720))과 칩 사이의 일시적 소켓 인터포저 접속 공정을 진행한 후 전기적 접속이 이루어진 상태에서 저항을 측정할 수 있다.

도 9는 본 발명의 일실시예에 있어서, 전기적 접속 저항 측정 방법의 예를 도시한 도면이다. 도 9는 도 8을 통해 설명한 바와 같이, 일시적 소켓 접속을 통해 칩(710)의 전극(750)과 테스트 보더(720)의 전극(760)이 이방성 전도 필름(740)이 포함하는 도전입자(730)에 의해 서로 전기적으로 접속된 예를 나타내고 있다. 이때 점선(910)은 전기적 접속에 의한 전류와 전압의 흐름 예를 나타내고 있다.

도 10은 본 발명의 일실시예에 있어서, 참조값 특정 방법의 예를 도시한 도면이다. 도 10은 참조값을 얻기 위해, 이방성 전도 필름(740)을 사용하지 않은 상태에서 칩(710)의 전극(750)과 테스트 보더(720)의 전극(760)이 직접 접속된 경우의 비교예를 나타내고 있다.

도 11은 본 발명의 일실시예에 따른 단일층의 이방성 전도 필름의 단면을 도시한 주사 전자 현미경(Scanning Electron Microscope, SEM) 사진이다. 도 11은 롤-투-롤 필름 코팅 방식을 이용하여 제조된 단일층의 이방성 전도 필름의 단면 사진을 나타내고 있다. 도 11의 단면 사진은 10 μm 지름의 도전입자들이 12 μm 두께의 단일층의 이방성 전도 필름에 잘 분산되어 단일층 구조로 배치되어 있음을 나타내고 있다.

도 12는 본 발명의 일실시예에 있어서, 단일층의 이방성 전도 필름을 TC 본딩을 이용하여 플렉서블 기판에 접합한 예를 도시한 주사 전자 현미경 사진이고, 도 13은 본 발명의 일실시예에 있어서, 단일층의 이방성 전도 필름을 진공 라미네이션을 이용하여 플렉서블 기판에 접합한 예를 도시한 주사 전자 현미경 사진이다. 도 12 및 도 13 각각의 경우에서 단일층의 이방성 전도 필름은 플렉서블 기판상에 잘 접합되어 있음이 나타나 있으며, 두 접합 공정 모두 열을 가하기 때문에 도전입자의 위 표면이 "레진의 흐름 특성"으로 인해 접합 공정 후 노출되어 있는 것을 알 수 있다. 또한, 도전입자의 아래쪽 표면 역시 플렉스 기판의 전극과 잘 접촉되어 있는 것을 알 수 있다.

단일층의 이방성 전도 필름이 접합된 플렉서블 기판과 칩 사이의 얼라인먼트를 맞춘 후 100 N의 힘으로 칩을 일시적 접합을 시킨 후, 전체 회로의 저항을 측정하였다. 그 결과, 칩과 플렉서블 기판만 사용하여 측정한 저항의 참조값이 1.41 Ω 인 반면, TC 본딩 공정을 사용한 기판과의 접속 저항 값은 1.40 Ω, 그리고 Vacuum lamination 공정을 사용한 기판과의 접속 저항 값은 1.42Ω 으로, 참조값 대비 큰 차이가 없었으며, 전지적 단락회로가 형성되지 않았다. 따라서, 간단한 롤-투-롤 필름 코팅 방식으로 제조된 단일층의 이방성 전도 필름을 사용하여, 노이즈 없이 빠른 전기적 신호 전달이 가능한, 일시적 소켓 인터포저 접속 공정이 가능하였다.

도 14는 본 발명의 일실시예에 있어서, 반도체 패키지 시험용 소켓 인터포저 접속 방법의 예를 도시한 흐름도이다. 도 14에 도시된 바와 같이, 반도체 패키지 시험용 소켓 인터포저 접속 방법은 도전입자가 포함된 이방성 전도 필름을 플렉서블 기판상에 접합하는 단계(1410) 및 이방성 전도 필름을 사이에 두고 칩과 플렉서블 기판 사이의 일시적 소켓 인터포저 접속을 처리하여 칩의 전극과 플렉서블 기판의 전극 사이에 일시적인 전기적 접속을 형성하는 단계(1420)를 포함할 수 있다.

우선, 단계(1410)에서는 TC(Thermal-Compression) 본딩 또는 진공 라미네이션(Vacuum Lamination)을 이용하여 상기 이방성 전도 필름을 플렉서블 기판상에 접합할 수 있다.

또한, 단계(1420)에서는 이방성 전도 필름의 경화반응이 완료되어 이방성 전도 필름의 표면에 접착력이 없는 상태에서 이방성 전도 필름을 사이에 두고 칩과 플렉서블 기판 사이에 일시적인 힘을 가하여 칩의 전극과 플렉서블 기판의 전극 사이를 이방성 전도 필름이 포함하는 도전 입자를 통해 일시적으로 전기적 접속시킬 수 있다. 이때, 칩과 플렉서블 기판은 일시적인 힘이 해제됨에 의해 분리될 수 있다. 다시 말해, 다수의 반도체 패키지를 시험하고자 하는 경우, 이방성 전도 필름이 접합된 하나의 플렉서블 기판에 다수의 칩들을 순차적으로 일시적으로 전기적 접속시키면서 다수의 칩들에 대한 테스트가 가능해진다. 테스트는 도 9를 통해 이미 설명한 바와 같이, 전극들에 대한 전기적 회로에서의 저항을 측정함으로써 진행될 수 있다.

한편, 반도체 패키지 시험용 소켓 인터포저 접속 방법은 이방성 전도 필름을 제작하는 단계를 더 포함할 수도 있다. 이러한 이방성 전도 필름을 제작하는 단계는 이후 도 15를 통해 더욱 자세히 설명한다.

도 15는 본 발명의 일실시예에 있어서, 반도체 패키지 시험용 소켓 인터포저 접속 방법을 위한 이방성 전도 필름의 제조 방법의 예를 도시한 흐름도이다. 이방성 전도 필름의 제조 방법은 도전입자와 열경화성 에폭시 레진이 믹싱된 용액을 제조하는 단계(1510) 및 제조된 용액에 대한 롤-투-롤(Roll-To-Roll) 코팅 방식을 통해 도전입자가 포함된 이방성 전도 필름을 제작하는 단계(1520)를 포함할 수 있다.

이때, 단계(1520)에서는 롤-투-롤 코팅 방식에서 롤들 사이의 갭(Gap)의 크기를 조절하여 도전입자가 단일층(Monolayer)을 포함하는 N층(N은 10 미만의 자연수) 상태로 배열되어 포함된 이방성 전도 필름을 제조할 수 있다.

이미 설명한 바와 같이, 제작된 이방성 전도 필름은 반도체 패키지 시험용 소켓 인터포저 접속 시, 플렉서블 기판상에 접합되고, 이방성 전도 필름의 경화반응이 완료되어 이방성 전도 필름의 표면에 접착력이 없는 상태에서 이방성 전도 필름을 사이에 두고 칩과 플렉서블 기판 사이에 일시적인 힘을 가함에 따라 칩의 전극과 플렉서블 기판의 전극 사이에 도전 입자를 통해 일시적인 전기적 접속을 형성할 수 있다.

이와 같이, 본 발명의 실시예들에 따르면, 기존의 인터포저를 대체하여 위해 금속입자를 단일층 내에 존재하게 하는 수층 이하의 이방성 전도 필름(Anisotropic Conductive Film, ACF)을 이용하여 전기적 단락회로를 형성시키지 않으며 동시에 안정적인 전기적 특성을 갖는 소켓 인터포저 접속 방법, 상기 이방성 전도 필름 및 상기 이방성 전도 필름의 제조 방법을 제공할 수 있다.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims

반도체 패키지 시험용 소켓 인터포저 접속 방법에 있어서,
도전입자가 포함된 이방성 전도 필름(Anisotropic Conductive Film, ACF)을 플렉서블 기판상에 접합하는 단계; 및
상기 이방성 전도 필름을 사이에 두고 칩과 상기 플렉서블 기판 사이의 일시적 소켓 인터포저 접속을 처리하여 상기 칩의 전극과 상기 플렉서블 기판의 전극 사이에 일시적인 전기적 접속을 형성하는 단계
를 포함하고,
상기 이방성 전도 필름을 상기 플렉서블 기판상에 접합하는 과정에서 가해지는 열에 의한 레진의 흐름 특성으로 인해 상기 도전입자의 위 표면 일부가 상기 이방성 전도 필름의 상부에 노출되고,
상기 일시적인 전기적 접속을 형성하는 단계는,
상기 플렉서블 기판상에 접합된 이방성 전도 필름의 경화반응이 완료되어 상기 이방성 전도 필름의 표면에 접착력이 없는 상태에서 상기 이방성 전도 필름을 사이에 두고 칩과 상기 플렉서블 기판 사이에 일시적인 힘을 가하여 상기 칩의 전극과 상기 플렉서블 기판의 전극 사이를 상기 이방성 전도 필름이 포함하는 도전 입자를 통해 일시적으로 전기적 접속시키는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법.
삭제
제1항에 있어서,
상기 칩과 상기 플렉서블 기판은 상기 일시적인 힘이 해제됨에 의해 분리되는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법.
제1항에 있어서,
상기 이방성 전도 필름을 제작하는 단계
를 더 포함하는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법.
제4항에 있어서,
상기 이방성 전도 필름을 제작하는 단계는,
상기 도전입자와 열경화성 에폭시 레진이 믹싱된 용액에 대한 롤-투-롤(Roll-To-Roll) 코팅 방식을 통해 상기 도전입자가 포함된 이방성 전도 필름을 제작하는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법.
제5항에 있어서,
상기 이방성 전도 필름을 제작하는 단계는,
상기 롤-투-롤 코팅 방식에서 롤들 사이의 갭(Gap)의 크기를 조절하여 상기 도전입자가 단일층(Monolayer)을 포함하는 N층(상기 N은 10 미만의 자연수) 상태로 배열되어 포함된 이방성 전도 필름을 제조하는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법.
제1항에 있어서,
상기 이방성 전도 필름을 플렉서블 기판상에 접합하는 단계는,
TC(Thermal-Compression) 본딩 또는 진공 라미네이션(Vacuum Lamination)을 이용하여 상기 이방성 전도 필름을 플렉서블 기판상에 접합하는 것을 특징으로 하는 반도체 패키지 시험용 소켓 인터포저 접속 방법.
반도체 패키지 시험용 소켓 인터포저 접속 방법을 위한 이방성 전도 필름의 제조 방법에 있어서,
도전입자와 열경화성 에폭시 레진이 믹싱된 용액을 제조하는 단계; 및
상기 제조된 용액에 대한 롤-투-롤(Roll-To-Roll) 코팅 방식을 통해 상기 도전입자가 포함된 이방성 전도 필름을 제작하는 단계
를 포함하고,
상기 제작된 이방성 전도 필름은 상기 반도체 패키지 시험용 소켓 인터포저 접속 시, 플렉서블 기판상에 접합되고,
상기 이방성 전도 필름을 상기 플렉서블 기판상에 접합하는 과정에서 가해지는 열에 의한 레진의 흐름 특성으로 인해 상기 도전입자의 위 표면 일부가 상기 이방성 전도 필름의 상부에 노출되고,
상기 플렉서블 기판상에 접합된 이방성 전도 필름의 경화반응이 완료되어 상기 이방성 전도 필름의 표면에 접착력이 없는 상태에서 상기 이방성 전도 필름을 사이에 두고 칩과 상기 플렉서블 기판 사이에 일시적인 힘을 가함에 따라 상기 칩의 전극과 상기 플렉서블 기판의 전극 사이에 상기 도전 입자를 통해 일시적인 전기적 접속을 형성하는 것을 특징으로 하는 이방성 전도 필름의 제조 방법.
제8항에 있어서,
상기 이방성 전도 필름을 제작하는 단계는,
상기 롤-투-롤 코팅 방식에서 롤들 사이의 갭(Gap)의 크기를 조절하여 상기 도전입자가 단일층(Monolayer)을 포함하는 N층(상기 N은 10 미만의 자연수) 상태로 배열되어 포함된 이방성 전도 필름을 제조하는 것을 특징으로 하는 이방성 전도 필름의 제조 방법.
삭제