KR20110090332A - 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법 - Google Patents

이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법 Download PDF

Info

Publication number
KR20110090332A
KR20110090332A KR20100010050A KR20100010050A KR20110090332A KR 20110090332 A KR20110090332 A KR 20110090332A KR 20100010050 A KR20100010050 A KR 20100010050A KR 20100010050 A KR20100010050 A KR 20100010050A KR 20110090332 A KR20110090332 A KR 20110090332A
Authority
KR
South Korea
Prior art keywords
substrate
bump
insulating film
anisotropic conductive
insulating
Prior art date
Application number
KR20100010050A
Other languages
English (en)
Inventor
김영호
김선철
김영민
마성우
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR20100010050A priority Critical patent/KR20110090332A/ko
Publication of KR20110090332A publication Critical patent/KR20110090332A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법에 있어서, 범프와 범프가 단락되는 것을 방지할 수 있는 반도체 소자 및 기판 접합방법에 관한 것이다. 본 발명에 따른 반도체 소자는 전극 패드가 형성되어 있는 제1 기판과, 범프(bump)와 범프의 상면과 측면에 형성되어 있는 절연막을 구비하는 제2 기판과, 제1 기판과 제2 기판 사이에 배치되어 제1 기판과 제2 기판을 전기적 및 기계적으로 접합시키며 절연 수지와 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF)을 구비한다. 범프의 상면에 형성되어 있는 절연막에는 범프의 상면이 일부 노출되도록 절연막의 상면과 하면을 관통하는 홈부가 형성되어 있다. 그리고 전극 패드와 범프를 전기적으로 접합시키기 위해, 전도성 입자 중 일부는 절연막의 홈부에 삽입되어, 일측은 전극 패드와 전기적으로 연결되고, 타측은 범프와 전기적으로 연결된다.

Description

이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법{Semiconductor device bonded substrates using anisotropic conductive film and method of bonding substrates using the same}
본 발명은 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법에 관한 것으로, 보다 상세하게는 범프와 범프가 단락되는 것을 방지할 수 있는 반도체 소자 및 기판 접합방법에 관한 것이다.
정보화 사회로 인해 많은 디스플레이들이 개발되었으며, 이와 같은 여러 종류의 평판디스플레이 중에서도 현재 주요 디스플레이로서는 LCD가 가장 널리 사용되고 있다. 현재 LCD 디스플레이는 패키징 방법의 개선과 플렉서블(flexible) 디스플레이에 대해 많은 연구가 이루어지고 있다. 또한, LCD 디스플레이는 저가화, 대형화 및 고성능화 추세가 갈수록 심화되고 있다. 이를 위해 작은 영역 안에 갈수록 더 많은 픽셀(pixel)들이 자리 잡아야 하는 상황 때문에, LCD 개개 픽셀들을 제어하는 구동 칩(drive chip)의 리드 피치(lead pitch) 또한 지속적으로 미세화되고 있다.
현재 적용되고 있는 패키징 방법은 크게 TCP(tape carrier package), COG(chip on glass), COF(chip on flex) 세 가지 정도로 나눌 수 있다. 그리고 기판 접합방법으로는 이방성 전도 필름(anisotropic conductive film)을 이용한 방법이 가장 일반적으로 사용되고 있다. 이방성 전도 필름을 이용한 기판 접합공정은 절연 수지 내에 Au, Ni 등의 금속입자 또는 Au/Ni을 코팅한 플라스틱 입자와 같은 전도성 입자가 분산되어 있는 이방성 전도 필름을 IC 칩과 평판 디스플레이 패널 사이에 넣고 열압착시켜 IC 칩을 평판 디스플레이 패널에 실장시키는 공정이다.
도 1은 종래의 이방성 전도 필름을 이용하여 기판을 접합시키는 방법을 설명하는 도면들이다.
도 1을 참조하면, 먼저 도 1(a)에 도시된 바와 같이, IC칩이 형성되어 있는 제1 기판(110)에 범프(bump)(115)를 형성시키고, 유리(glass) 기판인 제2 기판(120)에 전극 패드(125)를 형성시킨다. 그리고 제1 기판(110)과 제2 기판(120) 사이에 절연 수지(133)와 절연 수지(133) 내에 분산된 다수의 전도성 입자(135)를 구비하는 이방성 전도 필름(130)을 배치한다.
다음으로, 도 1(b)에 도시된 바와 같이, 열과 압력을 가하여, 전도성 입자(135)의 일측을 범프(125)에 접촉시키고, 타측을 전극 패드(125)와 접촉시켜, 범프(115)와 전극 패드(125)를 전기적으로 접합시키게 된다.
그러나 리드 피치가 미세화됨에 따라 범프의 크기가 감소하고 범프와 범프 사이의 간격 또한 감소하게 되면서, 범프와 범프가 단락이 발생하는 문제점이 발생하였다. 이를 도 2에 나타내었다.
즉, 도 2에 나타낸 바와 같이, 종래의 이방성 전도 필름을 이용하여 기판을 접합시키게 되면, 115a로 표시된 범프와 115b로 표시된 범프가 참조번호 135a로 표시된 전도성 입자에 의해 서로 단락될 수 있다. 범프와 범프가 서로 단락되는 문제는 이전에는 큰 문제가 되지 않았으나, 리드 피치가 미세화됨에 따라 범프와 범프 사이의 간격이 감소하게 되므로 점점 심각한 문제가 되고 있다.
따라서 범프와 범프가 서로 단락되는 문제를 해결하기 위해 다양한 방법들이 개발되고 있다. 이 중, 한국공개특허 2007-0073661호에 개시된 바와 같이 이방성 전도 필름을 이중층(double layer)으로 제조하는 방법, 일본공개특허 1996-241742호에 개시된 바와 같이 전도성 입자를 절연 코팅하는 방법, 한국공개특허 1996-0016661호에 개시된 바와 같이, 범프와 범프 사이에 유전성 댐을 형성하는 방법 등이 대표적이다.
그러나 이방성 전도 필름을 이중층으로 제조하거나, 전도성 입자를 절연 코팅하는 방법은 새로운 이방성 전도 필름을 제조해야 되므로, 이방성 전도 필름의 제조 원가가 올라가는 단점이 있으며, 기존 방법과 다른 접합을 적용해야 하는 문제가 발생한다. 그리고 범프와 범프 사이에 유전성 댐을 형성하는 방법은 마스크 공정이 추가되어 공정이 복잡하게 됨과 동시에 많은 시간과 비용이 소요되는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자에 있어서, 범프와 범프가 단락되는 것이 방지된 반도체 소자를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 이방성 전도 필름을 이용하여 기판을 접합하는 방법에 있어서, 범프와 범프가 단락되는 것을 방지할 수 있는 기판 접합방법을 제공하는 것이다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 반도체 소자에 대한 바람직한 일 실시예는 전극 패드가 형성되어 있는 제1 기판; 범프(bump)와 상기 범프의 상면과 측면에 형성되어 있는 절연막을 구비하되, 상기 범프의 상면에 형성되어 있는 절연막에는 상기 범프의 상면이 일부 노출되도록 상기 절연막의 상면과 하면을 관통하는 홈부가 형성되어 있는 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판과 상기 제2 기판을 전기적 및 기계적으로 접합시키며, 절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF);을 포함하며, 상기 전극 패드와 상기 범프를 전기적으로 접합시키기 위해, 상기 전도성 입자 중 일부는 상기 절연막의 홈부에 삽입되어, 일측은 상기 전극 패드와 전기적으로 연결되고, 타측은 상기 범프와 전기적으로 연결된다.
상기의 기술적 과제를 해결하기 위한, 본 발명에 따른 반도체 소자에 대한 바람직한 다른 실시예는 전극 패드가 형성되어 있는 제1 기판; 범프(bump)와 상기 범프의 측면에 형성되어 있는 절연막을 구비하는 제2 기판; 및 상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판과 상기 제2 기판을 전기적으로 및 기계적으로 접합시키며, 절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF);을 구비한다.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 기판 접합방법에 대한 바람직한 일 실시예는 제1 기판에 전극 패드를 형성하는 단계; 제2 기판에 범프(bump)를 형성하는 단계; 상기 제2 기판에 범프의 상면과 측면이 함께 덮이도록 절연막을 형성하는 단계; 및 절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF)을 상기 제1 기판과 상기 제2 기판 사이에 배치한 후, 열 및 압력 중 적어도 하나를 가하여, 상기 전극 패드와 상기 금속 패드 사이에 위치하는 전도성 입자가 상기 절연막 내부로 들어가게 되어, 상기 절연막 내부로 들어간 전도성 입자와 상기 범프가 접촉되도록 함으로써, 상기 전극 패드와 상기 범프를 전기적으로 접합시키는 단계;를 갖는다.
상기의 다른 기술적 과제를 해결하기 위한, 본 발명에 따른 기판 접합방법에 대한 바람직한 다른 실시예는 제1 기판에 전극 패드를 형성하는 단계; 제2 기판에 범프(bump)를 형성하는 단계; 상기 제2 기판에 범프의 상면과 측면이 함께 덮이도록 절연막을 형성하는 단계; 상기 범프의 상면에 형성되어 있는 절연막을 제거하는 단계; 및 절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF)을 상기 제1 기판과 상기 제2 기판 사이에 배치한 후, 열 및 압력 중 적어도 하나를 인가하여, 상기 전극 패드와 상기 범프를 전기적으로 접합시키는 단계;를 갖는다.
본 발명에 따르면, 범프의 측면에 절연막이 형성되어 있으므로, 범프와 범프 사이가 단락되는 것이 방지된다. 본 발명은 특히, COG(chip on glass) 접합(bonding)에 적용하기 적합한 것으로, 웨이퍼 상에 절연막을 형성하는 방식으로 범프와 범프 사이의 단락을 방지할 수 있다. 본 발명은 절연막으로 코팅된 전도성 입자를 이용하는 경우에 비해 단가가 저렴하여 생산성이 뛰어나고, 전도성 입자에 절연막을 코팅하는 방법보다 훨씬 용이하게 구현하는 것이 가능하다. 그리고 본 발명의 실시예 중 하나인 범프의 상면에 형성된 절연막을 제거하는 방식은 모든 형태의 절연막을 이용할 수 있는 장점이 있다. 또한, 범프가 구리, 주석 또는 니켈 등으로 이루어진 경우, 절연막으로 인해 범프의 산화를 방지할 수 있다.
도 1은 종래의 이방성 전도 필름(anisotropic conductive film, ACF)을 이용하여 기판을 접합시키는 방법을 설명하는 도면들이다.
도 2는 종래의 방법으로 기판을 접합시켰을 때, 범프와 범프 사이가 단락되는 경우를 설명하기 위한 도면이다.
도 3은 본 발명에 따른 기판 접합방법에 대한 바람직한 일 실시예의 수행과정을 설명하기 위한 도면들이다.
도 4는 본 발명에 따른 기판 접합방법에 대한 바람직한 다른 실시예의 수행과정을 설명하기 위한 도면들이다.
이하에서 첨부된 도면들을 참조하여 본 발명에 따른 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법의 바람직한 실시예에 대해 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명에 따른 기판 접합방법에 대한 바람직한 일 실시예의 수행과정을 설명하기 위한 도면들이다.
도 3을 참조하면, 본 실시예의 기판 접합방법은 우선, 도 3(a)에 도시된 바와 같이, 제1 기판(310)에 전극 패드(315)를 형성하고, 제2 기판(320)에 범프(bump)(325)를 형성한다. 제1 기판(310)은 유리(glass) 기판이고, 제2 기판은 반도체 칩이 형성되어 있는 기판일 수 있다. 이때 반도체 칩은 IC 칩일 수 있다. 본 실시예는 유리 기판인 제1 기판(310)과 반도체 칩이 형성되어 있는 기판인 제2 기판(320)이 COG(chip on glass) 접합되도록 전극 패드(315)와 범프(325)를 전기적으로 접합시키는 것이다. 범프(325)의 종류는 특별히 제한되지 않으며, 금, 주석, 구리, 니켈 등이 이용될 수 있다.
다음으로, 도 3(b)에 도시된 바와 같이, 제2 기판(320) 상에 범프(325)의 상면과 측면이 함께 덮이도록 절연막(330)을 형성한다. 이때, 절연막(330)은 열에 의해 유동성이 증가하는 열가소성 수지로 이루어지는 것이 바람직하다. 절연막(330)을 형성하는 방법은 특별히 제한되지 않으며, 스핀 코팅, 딥 코팅 등이 이용되거나, CVD, PVD, ALD와 같은 박막 증착법을 이용될 수 있다.
다음으로, 도 3(c)에 도시된 바와 같이, 이방성 전도 필름(anisotropic conductive film, ACF)(340)을 제1 기판(310)과 제2 기판(320) 사이에 배치한다. 이방성 전도 필름(340)은 절연 수지(343)와 절연 수지(343) 내에 분산된 복수의 전도성 입자(345)들을 구비한다.
그리고 도 3(d)에 도시된 바와 같이, 열 및 압력 중 적어도 하나를 가하여 제1 기판(310)과 제2 기판(320)을 기계적으로 및 전기적으로 접합시킨다. 이때, 전극 패드(315)와 범프(325) 사이에 위치하는 전도성 입자(345a)는 열 및 압력 중 적어도 하나가 가해질 때, 절연막(330) 내부로 들어가게 된다. 이를 위해, 상술한 바와 같이 절연막(330)은 열에 의해 유동성이 증가하는 열가소성 수지로 이루어지는 것이 바람직하다. 열 및 압력이 가해짐에 따라 절연막(330)의 유동성이 증가하게 되고, 유동성이 증가된 절연막(330) 내부로 전도성 입자(345a)가 들어가게 된다. 이에 따라, 절연막(330) 내부로 들어간 전도성 입자(345a)의 일측은 전극 패드(315)와 접촉하게 되고, 타측은 범프(325)와 접촉하게 되어, 전극 패드(315)와 범프(325)가 전기적으로 접합하게 된다.
이러한 과정을 수행함으로써, 절연막(330)에는 상면과 하면을 관통하는 홈부(335)가 형성되고, 이 홈부(335)에는 전도성 입자(345a)가 삽입되는 형태를 가지게 되어, 전극 패드(315)와 범프(325)가 전기적으로 접합하게 된다. 이를 위해, 전도성 입자(345)의 크기는 절연막(330)의 두께보다 큰 것이 바람직하다.
345b로 표시된 전도성 입자와 같이 범프(325)와 범프(325) 사이가 전도성 입자(345b)들로 연결되더라도, 범프(325)의 측면에는 절연막(330)이 형성되어 있으므로, 범프(325)와 범프(325)가 서로 단락되는 것이 방지된다. 제1 기판(310)과 제2 기판(320)을 접합시킬때 가해지는 압력은 제1 기판(310)에서 제2 기판(320)을 향하는 방향(또는 반대 방향)이므로, 범프(325)와 범프(325) 사이 방향으로는 압력이 가해지지 않게 된다. 따라서 범프(325)의 측면에 형성되어 있는 절연막(330) 내부로는 전도성 입자(345b)가 들어가지 않게 되므로, 범프(325)와 범프(325)가 서로 단락되지 않게 된다.
결국 도 3(d)에 도시된 것과 같은 형태를 갖는 반도체 소자(300)는 범프(325) 측면에 형성되어 있는 절연막(330)에 의해, 범프(325) 사이의 간격이 좁아지더라도 범프(325)와 범프(325) 사이가 서로 단락되지 않게 된다. 이러한 형태의 반도체 소자(300)는 특히, 제1 기판(310)과 제2 기판(320)이 COG(chip on glass) 접합(bonding)되는 경우에 적용하기 적합하다. 본 실시예는 절연막으로 코팅된 전도성 입자를 이용하는 경우에 비해 단가가 저렴하여 생산성이 뛰어나고, 훨씬 용이하게 구현하는 것이 가능하다. 또한, 범프(325)가 구리, 주석 또는 니켈 등으로 이루어진 경우, 절연막(330)으로 인해 범프(325)의 산화를 방지할 수 있다.
도 4는 본 발명에 따른 기판 접합방법에 대한 바람직한 다른 실시예의 수행과정을 설명하기 위한 도면들이다.
도 4를 참조하면, 본 실시예의 기판 접합방법은 우선, 도 4(a)에 도시된 바와 같이, 제1 기판(410)에 전극 패드(415)를 형성하고, 제2 기판(420)에 범프(bump)(425)를 형성한다. 제1 기판(410)은 유리(glass) 기판이고, 제2 기판은 반도체 칩이 형성되어 있는 기판일 수 있다. 이때 반도체 칩은 IC 칩일 수 있다. 본 실시예는 유리 기판인 제1 기판(410)과 반도체 칩이 형성되어 있는 기판인 제2 기판(420)이 COG(chip on glass) 접합되도록 전극 패드(415)와 범프(425)를 전기적으로 접합시키는 것이다. 범프(425)의 종류는 특별히 제한되지 않으며, 금, 주석, 구리, 니켈 등이 이용될 수 있다.
다음으로, 도 4(b)에 도시된 바와 같이, 제2 기판(420) 상에 범프(425)의 상면과 측면이 함께 덮이도록 절연막(430)을 형성한다. 이때, 절연막(330)을 이루는 물질은 특별히 제한되지 않는다. 그리고 절연막(430)을 형성하는 방법 또한 특별히 제한되지 않으며, 스핀 코팅, 딥 코팅 등이 이용되거나, CVD, PVD, ALD와 같은 박막 증착법이 이용될 수 있다.
다음으로 도 4(c)에 도시된 바와 같이, 범프(325)의 상면에 형성되어 있는 절연막(330)을 제거하여, 범프(325)의 측면에만 절연막(335)을 형성시킨다. 범프(325)의 상면에 형성되어 있는 절연막을 제거할 때, 제2 기판(420)의 상면에 형성되어 있는 절연막도 함께 제거할 수 있다. 이를 위해, 도 4(c)의 화살표 방향으로 식각가스를 공급하여 건식 식각 방법으로 절연막(330)을 제거할 수 있다. 이때, 플라즈마를 이용하여 절연막(330)을 제거할 수 있다.
도 4(c)의 화살표 방향으로 플라즈마에 의해 활성화된 식각가스를 공급하게 되면, 범프(325)의 측면에 형성되어 있던 절연막은 잘 식각되지 않고, 범프(325)의 상면이나 제2 기판(420)의 상면에 형성되어 있던 절연막은 잘 식각된다. 즉, 플라즈마에 의해 활성화된 식각가스의 공급방향과 직교하는 방향으로 형성되어 있는 절연막은 잘 식각됨에 반해, 플라즈마에 의해 활성화된 식각가스의 공급방향과 나란한 방향으로 형성되어 있는 절연막은 잘 식각되지 않는다. 따라서 상술한 방법을 이용하면, 특별히 마스크 등을 이용하지 않더라도 범프(325)의 측면에 형성되어 있는 절연막(335)만을 잔존시키고 다른 절연막은 모두 제거할 수 있게 된다.
이상에서, 플라즈마에 의해 활성화된 식각가스를 이용하여 절연막(330)을 건식 식각하는 경우에 대해 설명하였으나, 이에 한정되는 것은 아니고 범프(325)의 측면에 형성되어 있는 절연막을 잔존시키고, 범프(325)의 상면에 형성되어 있는 절연막을 제거할 수 있는 다른 식각 방법을 이용할 수도 있다. 그리고 도 4(c)에서는 제2 기판(420)의 상면에 형성되어 있는 절연막이 모두 식각에 의해 제거되는 경우에 대해 나타내었으나, 제2 기판(420)의 상면에 형성되어 있는 절연막은 모두 제거되지 않아도 된다. 즉, 범프(420)의 상면에 형성되어 있던 절연막만 식각에 의해 모두 제거되면, 제2 기판(420)의 상면에 형성되어 있는 절연막은 모두 제거되거나 모두 제거되지 않고 일부가 잔존하더라도 본 실시예에서 구현하고자 하는 효과는 유사하다.
다음으로, 도 4(d)에 도시된 바와 같이, 이방성 전도 필름(anisotropic conductive film, ACF)(440)을 제1 기판(410)과 제2 기판(420) 사이에 배치한다. 이방성 전도 필름(440)은 절연 수지(443)와 절연 수지(443) 내에 분산된 복수의 전도성 입자(445)들을 구비한다.
그리고 도 4(e)에 도시된 바와 같이, 열 및 압력 중 적어도 하나를 가하여 제1 기판(410)과 제2 기판(420)을 기계적으로 및 전기적으로 접합시킨다. 이때, 전극 패드(415)와 범프(425) 사이에 위치하는 전도성 입자(445a)의 일측은 전극 패드(415)와 접촉하게 되고, 타측은 범프(425)와 접촉하게 되어, 전극 패드(415)와 범프(425)가 전기적으로 접합하게 된다. 그리고 범프(425)와 범프(425) 사이가 445b로 표시된 전도성 입자들로 연결되더라도, 범프(425)의 측면에는 절연막(335)이 형성되어 있으므로, 범프(425)와 범프(425)가 서로 단락되는 것이 방지된다.
결국 도 4(e)에 도시된 것과 같은 형태를 갖는 반도체 소자(400)는 범프(425) 측면에 형성되어 있는 절연막(335)에 의해, 범프(425) 사이의 간격이 좁아지더라도 범프(425)와 범프(425) 사이가 서로 단락되지 않게 된다. 이러한 형태의 반도체 소자(400)는 특히, 제1 기판(410)과 제2 기판(420)이 COG(chip on glass) 접합(bonding)되는 경우에 적용하기 적합하다. 본 실시예는 절연막으로 코팅된 전도성 입자를 이용하는 경우에 비해 단가가 저렴하여 생산성이 뛰어나고, 훨씬 용이하게 구현하는 것이 가능하다. 그리고 일반적으로 널리 사용되고 있는 이방성 전도 필름을 사용할 수 있어 가격이 저렴하며 접합 방법을 바꿀 필요가 없다. 또한, 본 실시예의 경우 절연막의 종류가 제한되지 않아 모든 종류의 절연막이 이용 가능하다는 장점이 있다.
이상에서 본 발명의 바람직한 실시예에 대해 도시하고 설명하였으나, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.

Claims (9)

  1. 전극 패드가 형성되어 있는 제1 기판;
    범프(bump)와 상기 범프의 상면과 측면에 형성되어 있는 절연막을 구비하되, 상기 범프의 상면에 형성되어 있는 절연막에는 상기 범프의 상면이 일부 노출되도록 상기 절연막의 상면과 하면을 관통하는 홈부가 형성되어 있는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판과 상기 제2 기판을 전기적 및 기계적으로 접합시키며, 절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF);을 포함하며,
    상기 전극 패드와 상기 범프를 전기적으로 접합시키기 위해, 상기 전도성 입자 중 일부는 상기 절연막의 홈부에 삽입되어, 일측은 상기 전극 패드와 전기적으로 연결되고, 타측은 상기 범프와 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  2. 전극 패드가 형성되어 있는 제1 기판;
    범프(bump)와 상기 범프의 측면에 형성되어 있는 절연막을 구비하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판과 상기 제2 기판을 전기적으로 및 기계적으로 접합시키며, 절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF);을 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 기판은 유리(glass) 기판이고, 상기 제2 기판은 반도체 칩이 형성되어 있는 기판이며,
    상기 제1 기판과 제2 기판은 COG(chip on glass) 접합되어 있는 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 절연막은 열가소성 수지인 것을 특징으로 하는 반도체 소자.
  5. 제1 기판에 전극 패드를 형성하는 단계;
    제2 기판에 범프(bump)를 형성하는 단계;
    상기 제2 기판에 범프의 상면과 측면이 함께 덮이도록 절연막을 형성하는 단계; 및
    절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF)을 상기 제1 기판과 상기 제2 기판 사이에 배치한 후, 열 및 압력 중 적어도 하나를 가하여, 상기 전극 패드와 상기 금속 패드 사이에 위치하는 전도성 입자가 상기 절연막 내부로 들어가게 되어, 상기 절연막 내부로 들어간 전도성 입자와 상기 범프가 접촉되도록 함으로써, 상기 전극 패드와 상기 범프를 전기적으로 접합시키는 단계;를 포함하는 것을 특징으로 하는 기판 접합방법.
  6. 제1 기판에 전극 패드를 형성하는 단계;
    제2 기판에 범프(bump)를 형성하는 단계;
    상기 제2 기판에 범프의 상면과 측면이 함께 덮이도록 절연막을 형성하는 단계;
    상기 범프의 상면에 형성되어 있는 절연막을 제거하는 단계; 및
    절연 수지와 상기 절연 수지 내에 분산된 복수의 전도성 입자들을 구비하는 이방성 전도 필름(anisotropic conductive film, ACF)을 상기 제1 기판과 상기 제2 기판 사이에 배치한 후, 열 및 압력 중 적어도 하나를 가하여, 상기 전극 패드와 상기 범프를 전기적으로 접합시키는 단계;를 포함하는 것을 특징으로 하는 기판 접합방법.
  7. 제5항 또는 제6항에 있어서,
    상기 제1 기판은 유리(glass) 기판이고, 상기 제2 기판은 반도체 칩이 형성되어 있는 기판이며,
    상기 전극 패드와 상기 범프를 전기적으로 접합시키는 단계는,
    상기 제1 기판과 제2 기판이 COG(chip on glass) 접합되도록, 상기 전극 패드와 상기 범프를 전기적으로 접합시키는 것을 특징으로 하는 기판 접합방법.
  8. 제5항에 있어서,
    상기 절연막은 열가소성 수지인 것을 특징으로 하는 기판 접합방법.
  9. 제6항에 있어서,
    상기 절연막을 제거하는 단계는, 플라즈마를 이용하여 수행하는 것을 특징으로 하는 기판 접합방법.
KR20100010050A 2010-02-03 2010-02-03 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법 KR20110090332A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100010050A KR20110090332A (ko) 2010-02-03 2010-02-03 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100010050A KR20110090332A (ko) 2010-02-03 2010-02-03 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법

Publications (1)

Publication Number Publication Date
KR20110090332A true KR20110090332A (ko) 2011-08-10

Family

ID=44928132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100010050A KR20110090332A (ko) 2010-02-03 2010-02-03 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법

Country Status (1)

Country Link
KR (1) KR20110090332A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450061B2 (en) 2013-05-06 2016-09-20 Himax Technologies Limited Metal bump structure for use in driver IC and method for forming the same
KR20190090468A (ko) * 2018-01-25 2019-08-02 한국과학기술원 폴리머 층 내부에 고정된 도전입자의 표면에 대한 자가 노출 방법, 상기 자가 노출 방법을 이용한 이방성 전도 필름의 제조 방법 및 상기 이방성 전도 필름
CN110544434A (zh) * 2019-09-04 2019-12-06 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
KR102104725B1 (ko) * 2018-11-07 2020-04-24 한국과학기술원 도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법
WO2021022642A1 (zh) * 2019-08-02 2021-02-11 武汉华星光电半导体显示技术有限公司 邦定结构及其制备方法、显示面板
KR20230148464A (ko) 2022-04-15 2023-10-25 주식회사 아모그린텍 전도성 접합 필름, 그 제조방법 및 이를 이용한 접합 방법
KR20230148463A (ko) 2022-04-15 2023-10-25 주식회사 아모그린텍 전도성 접합 필름, 그 제조방법 및 이를 이용한 접합 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9450061B2 (en) 2013-05-06 2016-09-20 Himax Technologies Limited Metal bump structure for use in driver IC and method for forming the same
US10128348B2 (en) 2013-05-06 2018-11-13 Himax Technologies Limited Metal bump structure for use in driver IC and method for forming the same
KR20190090468A (ko) * 2018-01-25 2019-08-02 한국과학기술원 폴리머 층 내부에 고정된 도전입자의 표면에 대한 자가 노출 방법, 상기 자가 노출 방법을 이용한 이방성 전도 필름의 제조 방법 및 상기 이방성 전도 필름
US11021616B2 (en) 2018-01-25 2021-06-01 Korea Advanced Institute Of Science And Technology Self-exposure method for surface of conductive particles anchored in polymer layer, method of fabricating anisotropic conductive film using the self-exposure method and the anisotropic conductive film
KR102104725B1 (ko) * 2018-11-07 2020-04-24 한국과학기술원 도전입자를 함유하는 폴리머 단일층 필름, 상기 폴리머 단일층 필름의 제조 방법 및 상기 폴리머 단일층 필름을 사용한 반도체 패키지 시험용 소켓 인터포저 접속 방법
WO2021022642A1 (zh) * 2019-08-02 2021-02-11 武汉华星光电半导体显示技术有限公司 邦定结构及其制备方法、显示面板
CN110544434A (zh) * 2019-09-04 2019-12-06 云谷（固安）科技有限公司 显示面板及其制作方法、显示装置
KR20230148464A (ko) 2022-04-15 2023-10-25 주식회사 아모그린텍 전도성 접합 필름, 그 제조방법 및 이를 이용한 접합 방법
KR20230148463A (ko) 2022-04-15 2023-10-25 주식회사 아모그린텍 전도성 접합 필름, 그 제조방법 및 이를 이용한 접합 방법

Similar Documents

Publication Publication Date Title
US10914992B2 (en) Display apparatus and method of manufacturing the same
US7530816B2 (en) Tape carrier package
KR101182521B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100232678B1 (ko) 돌기가 형성된 범프 및 그 제조방법
KR20110090332A (ko) 이방성 전도 필름을 이용하여 기판이 접합된 반도체 소자 및 기판 접합방법
TWI672774B (zh) 覆晶薄膜封裝結構及顯示裝置
US7403256B2 (en) Flat panel display and drive chip thereof
KR101049252B1 (ko) 테이프 배선 기판, 그 테이프 배선 기판을 포함하는반도체 칩 패키지 및 그 반도체 칩 패키지를 포함하는액정 표시 장치
CN203086846U (zh) 一种柔性线路板及包括该柔性线路板的液晶显示装置
CN107546242B (zh) 显示设备
US20200236776A1 (en) Flexible circuit board, display panel, and display module
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
TWI389604B (zh) 電路板結構與其製造方法及液晶顯示器
US20180331170A1 (en) Connection component, connector, manufacturing method for the same and panel component
JP2004212587A (ja) 液晶表示パネル及びこの液晶表示パネルに使用する可撓性基板の実装方法
WO2022160216A1 (zh) 阵列基板和显示装置
US10090269B2 (en) Bump structure, display device including a bump structure, and method of manufacturing a bump structure
KR20080061602A (ko) 탭 패키지용 반도체 칩
TWI390691B (zh) 銲墊、晶片－基板接合之封裝構造及液晶顯示面板
JP2004214373A (ja) バンプ付き半導体素子およびその実装方法
JP2008140925A (ja) 半導体装置、その製造方法及び表示装置
JP2005121757A (ja) 基板接続構造、電子部品、液晶表示装置および電子部品の製造方法
KR20180005894A (ko) 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자
JP2001358174A (ja) 半導体素子の実装構造及びその構造の液晶表示装置並びに液晶表示装置の半導体素子の実装方法
KR20040110733A (ko) 필름 캐리어 테이프 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application