KR20180005894A - 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자 - Google Patents

본딩 패드 구조체 및 이를 포함하는 집적 회로 소자 Download PDF

Info

Publication number
KR20180005894A
KR20180005894A KR1020160086153A KR20160086153A KR20180005894A KR 20180005894 A KR20180005894 A KR 20180005894A KR 1020160086153 A KR1020160086153 A KR 1020160086153A KR 20160086153 A KR20160086153 A KR 20160086153A KR 20180005894 A KR20180005894 A KR 20180005894A
Authority
KR
South Korea
Prior art keywords
pattern
metal pad
metal
dummy pattern
passivation film
Prior art date
Application number
KR1020160086153A
Other languages
English (en)
Inventor
이상용
김대일
김창희
김범석
박동훈
이승하
이정현
정진효
Original Assignee
주식회사 디비하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 디비하이텍 filed Critical 주식회사 디비하이텍
Priority to KR1020160086153A priority Critical patent/KR20180005894A/ko
Publication of KR20180005894A publication Critical patent/KR20180005894A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본딩 패드 구조체와 이를 포함하는 집적 회로 소자가 개시된다. 상기 본딩 패드 구조체는, 기판 상에 형성된 금속 패드와, 상기 기판 상에 형성되며 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막과, 상기 개구 내에서 상기 금속 패드 상에 배치된 적어도 하나의 더미 패턴과, 상기 패시베이션막과 상기 금속 패드 및 상기 더미 패턴의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴과, 상기 장벽막 패턴 상에 형성된 금속 범프를 포함한다.

Description

본딩 패드 구조체 및 이를 포함하는 집적 회로 소자{Bonding pad structure and integrated circuit device including the same}
본 발명의 실시예들은 본딩 패드 구조체에 관한 것이다. 보다 상세하게는, TCP(Tape Carrier Package), COF(Chip On Film) 패키지 등과 같은 TAB(Tape Automated Bonding) 패키지 또는 COG(Chip On Glass) 패키지 등의 제조를 위한 본딩 패드 구조체에 관한 것이다.
디스플레이 패널의 구동을 위한 구동 집적 회로 소자는 TCP, COF, COG 등의 형태로 상기 디스플레이 패널과 연결될 수 있다. 특히, 상기 구동 집적 회로 소자는 금속 패드 상에 형성된 금속 범프를 포함하는 본딩 패드 구조체를 통해 상기 TAB 패키지의 연성 기판 또는 글래스 기판 상에 접속될 수 있다.
상기 본딩 패드 구조체는 실리콘 웨이퍼와 같은 반도체 기판 상에 형성된 집적 회로와 연결되는 금속 패드와, 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막과, 상기 개구를 통해 노출된 상기 금속 패드의 상부면 상에 형성된 금속 범프를 포함할 수 있다.
그러나, 상기 금속 범프는 상기 금속 패드와 상기 패시베이션막의 표면 프로파일을 따라 형성되기 때문에 상기 금속 범프의 상부면 중앙 부위에는 리세스가 형성될 수 있으며, 이에 의해 상기 연성 기판 또는 글래스 기판 상에 본딩되는 경우 저항 증가로 인한 접속 불량이 발생될 수 있다.
대한민국 등록특허공보 제10-0620911호 (등록일자: 2006.08.30)
본 발명의 실시예들은 상부면의 평탄도가 개선된 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 측면에 따른 본딩 패드 구조체는, 기판 상에 형성된 금속 패드와, 상기 기판 상에 형성되며 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막과, 상기 개구 내에서 상기 금속 패드 상에 배치된 적어도 하나의 더미 패턴과, 상기 패시베이션막과 상기 금속 패드 및 상기 더미 패턴의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴과, 상기 장벽막 패턴 상에 형성된 금속 범프를 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 더미 패턴은 상기 패시베이션막과 동일한 두께를 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 더미 패턴은 상기 패시베이션막과 동일한 물질로 이루어질 수 있다.
본 발명의 실시예들에 따르면, 상기 더미 패턴의 측면들과 상기 개구의 내측면들 사이에서 노출되는 상기 금속 패드 부위들은 동일한 폭을 가질 수 있다.
본 발명의 실시예들에 따르면, 상기 더미 패턴은 사각 링 형태 또는 바(bar) 형태를 갖는 메인 패턴을 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 더미 패턴은 상기 메인 패턴과 상기 패시베이션막을 연결하는 적어도 하나의 서브 패턴을 더 포함할 수 있다.
본 발명의 실시예들에 따르면, 상기 장벽막 패턴은 티타늄막 패턴과 상기 티타늄막 패턴 상에 형성된 티타늄 질화막 패턴을 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면에 따른 집적 회로 소자는, 집적 회로가 형성된 기판과, 상기 기판 상에 형성되며 상기 집적 회로와 연결된 금속 패드와, 상기 기판 상에 형성되며 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막과, 상기 개구 내에서 상기 금속 패드 상에 배치되며 상기 패시베이션막과 동일한 물질로 이루어지는 적어도 하나의 더미 패턴과, 상기 패시베이션막과 상기 금속 패드 및 상기 더미 패턴의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴과, 상기 장벽막 패턴 상에 형성된 금속 범프를 포함할 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 본딩 패드 구조체는, 기판 상에 형성된 금속 패드와, 상기 기판 상에 형성되며 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막과, 상기 개구 내에서 상기 금속 패드 상에 배치된 적어도 하나의 더미 패턴과, 상기 패시베이션막과 상기 금속 패드 및 상기 더미 패턴의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴과, 상기 장벽막 패턴 상에 형성된 금속 범프를 포함할 수 있다.
상기 더미 패턴은 상기 금속 범프를 형성하기 위한 도금 공정에서 상기 금속 범프의 상부면을 평탄화시키기 위해 사용될 수 있으며, 이에 의해 상기 본딩 패드 구조체를 포함하는 집적 회로 소자를 연성 기판 또는 글래스 기판 상에 안정적으로 본딩할 수 있다. 특히, 상기 금속 범프를 통한 전기적인 저항을 크게 감소시킬 수 있으므로 상기 집적 회로 소자의 접속 불량을 충분히 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자를 설명하기 위한 개략적인 단면도이다.
도 2는 도 1에 도시된 금속 패드와 패시베이션막 및 더미 패턴을 설명하기 위한 개략적인 단면도이다.
도 3은 도 2에 도시된 더미 패턴을 설명하기 위한 개략적인 평면도이다.
도 4 내지 도 7은 도 3에 도시된 더미 패턴의 다른 예를 설명하기 위한 개략적인 평면도들이다.
도 8 및 도 9는 도 1에 도시된 장벽막 패턴과 금속 범프의 형성 방법을 설명하기 위한 개략적인 단면도들이다.
이하, 본 발명의 실시예들은 첨부 도면들을 참조하여 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
본 발명의 실시예들에서 하나의 요소가 다른 하나의 요소 상에 배치되는 또는 연결되는 것으로 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접 배치되거나 연결될 수도 있으며, 다른 요소들이 이들 사이에 개재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접 배치되거나 연결되는 것으로 설명되는 경우 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
본 발명의 실시예들에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 요소들은 전적으로 개략적인 것이며 이들의 형상은 요소들의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자를 설명하기 위한 개략적인 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 본딩 패드 구조체(100)는 디스플레이 패널의 구동을 위한 집적 회로 소자를 TAB 패키지의 연성 기판 또는 글래스 기판 상에 접속하기 위해 사용될 수 있다.
본 발명의 일 실시예에 따르면, 상기 본딩 패드 구조체(100)를 포함하는 집적 회로 소자(10)는 집적 회로가 형성된 기판(102)과, 상기 기판(102) 상에 형성되며 집적 회로와 연결된 금속 패드(110)와, 상기 기판(102) 상에 형성되며 상기 금속 패드(110)를 노출시키는 개구(122; 도 2 참조)를 갖는 패시베이션막(120)과, 상기 개구(122) 내에서 상기 금속 패드(110) 상에 배치된 더미 패턴(130)과, 상기 패시베이션막(120)과 상기 금속 패드(110) 및 상기 더미 패턴(130)의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴(140)과, 상기 장벽막 패턴(140) 상에 형성된 금속 범프(150)를 포함할 수 있다.
도 2는 도 1에 도시된 금속 패드와 패시베이션막 및 더미 패턴을 설명하기 위한 개략적인 단면도이고, 도 3은 도 2에 도시된 더미 패턴을 설명하기 위한 개략적인 평면도이다.
도 2 및 도 3을 참조하면, 상기 금속 패드(110)는 일 예로서 상기 디스플레이 패널의 구동을 위한 구동 집적 회로와 연결될 수 있으며 알루미늄과 같은 금속 물질로 이루어질 수 있다. 예를 들면, 상기 금속 패드(110)는 화학기상증착 또는 물리기상증착 등을 통해 알루미늄막을 형성하고 상기 알루미늄막을 패터닝함으로서 형성될 수 있다.
상기 패시베이션막(120)은 상기 집적 회로 소자를 보호하기 위해 형성될 수 있으며 전기적으로 절연 물질로 이루어질 수 있다. 예를 들면, 상기 패시베이션막(120)은 실리콘 질화물로 이루어질 수 있으며 화학기상증착을 통해 상기 기판(102) 및 상기 금속 패드(110) 상에 형성될 수 있다.
본 발명의 일 실시예에 따르면, 상기 패시베이션막(120)을 형성한 후 상기 금속 패드(110)를 노출시키는 개구(122)를 형성하기 위한 패터닝 공정이 수행될 수 있다. 이때, 상기 패터닝 공정을 통해 상기 패시베시션막(120)으로부터 상기 더미 패턴(130)이 획득될 수 있다. 결과적으로, 상기 더미 패턴(130)은 상기 패시베이션막(120)과 동일한 물질로 이루어질 수 있으며, 또한 상기 패시베이션막(120)과 동일한 두께를 가질 수 있다. 상기 더미 패턴(130)은 후속하여 형성될 금속 범프(150)의 상부면 평탄도를 개선하기 위해 사용될 수 있다.
일 예로서, 도 3에 도시된 바와 같이 상기 더미 패턴(130)은 상기 개구(122) 내측에서 상기 개구(122)를 통해 노출된 상기 금속 패드(110) 상에 배치될 수 있으며 사각 링 형태의 메인 패턴(132)을 포함할 수 있다. 특히, 본 발명의 일 실시예에 따르면, 상기 더미 패턴(130)의 측면들과 상기 개구(122)의 내측면들 사이에서 노출되는 상기 금속 패드(110) 부위들(110A)이 동일한 폭을 갖도록 상기 더미 패턴(130)의 폭을 조절하는 것이 바람직하다. 이는 후속하여 형성될 금속 범프(150)의 상부면에서 발생될 수 있는 리세스의 크기를 감소시키기 위함이며, 이를 통해 상기 금속 범프(150)의 상부면에서 리세스가 상대적으로 크게 형성되는 종래 기술의 문제점을 충분히 해결할 수 있다. 결과적으로, 상기 더미 패턴(130)을 상기 개구(122) 내측에 형성함으로서 상기 금속 범프(150)의 상부면 평탄도를 크게 개선할 수 있으며, 이를 통해 상기 연성 기판 또는 글래스 기판과 상기 집적 회로 사이의 안정적인 접속을 구현할 수 있다.
도 4 내지 도 7은 도 3에 도시된 더미 패턴의 다른 예를 설명하기 위한 개략적인 평면도들이다.
도 4를 참조하면, 상기 더미 패턴(130)은 바(Bar) 형태의 메인 패턴(134)을 포함할 수 있다. 도시된 바에 의하면, 두 개의 바 형태의 메인 패턴들(134)이 도시되어 있으나, 상기 바 형태의 메인 패턴들(134)의 개수는 다양하게 변경 가능하므로 이에 의해 본 발명의 범위가 제한되지는 않을 것이다.
도 5 내지 도 7을 참조하면, 상기 더미 패턴(130)은 상기 사각 링 형태 또는 바 형태의 메인 패턴(132 또는 134)과 상기 패시베이션막(122)을 연결하는 서브 패턴들(136, 137 또는 138)을 더 포함할 수 있다.
다시 도 1을 참조하면, 상기 패시베이션막(120)과 상기 금속 패드(110) 및 상기 더미 패턴(130)의 노출된 표면들 상에는 장벽막 패턴(140)이 형성될 수 있으며, 상기 장벽막 패턴(140) 상에 금속 범프(150)가 형성될 수 있다.
도 8 및 도 9는 도 1에 도시된 장벽막 패턴과 금속 범프의 형성 방법을 설명하기 위한 개략적인 단면도들이다.
도 8을 참조하면, 상기 패시베이션막(120)과 상기 금속 패드(110) 및 상기 더미 패턴(130)의 노출된 표면들 상에는 장벽막(140A)이 형성될 수 있다. 상기 장벽막(140A)으로는 티타늄막(142A)과 티타늄 질화막(144A)이 사용될 수 있으며, 상기 금속 패드(110)와 상기 금속 범프(150) 사이에서 물질 확산을 방지하고 또한 상기 금속 패드(110)와 상기 금속 범프(150) 사이의 접착력을 향상시키기 위해 사용될 수 있다.
도 9를 참조하면, 상기 패시베이션막(120) 상에 상기 금속 패드(150)가 형성될 부위를 노출시키는 포토레지스트 패턴(160)이 형성될 수 있으며, 도금 공정을 통해 구리, 니켈, 금 또는 이들의 조합, 또는 주석-납 합금 등으로 이루어지는 예비 금속 범프(150A)가 상기 포토레지스트 패턴(160)에 의해 노출된 상기 장벽막(140A) 상에 형성될 수 있다.
상기 도금 공정이 완료된 후 상기 포토레지스트 패턴(160)은 애싱/스트립 공정을 통해 제거될 수 있다. 한편, 도 9에 도시된 바와 같이 상기 예비 금속 범프(150A)의 상부면에 다소의 요철 형태가 잔류될 수 있으나, 약 200℃ 내지 300℃ 정도의 온도에서 리플로우 공정을 수행함으로써 도 1에 도시된 바와 같이 평탄한 상부면을 갖는 금속 범프(150)가 형성될 수 있다.
아울러, 상기 장벽막(140A)의 패터닝 공정이 수행될 수 있으며, 이에 의해 도 1에 도시된 바와 같이 티타늄막 패턴(142) 및 티타늄 질화막 패턴(144)을 포함하는 장벽막 패턴(140)이 형성될 수 있다.
상술한 바와 같은 본 발명의 실시예들에 따르면, 본딩 패드 구조체(100)는, 기판(102) 상에 형성된 금속 패드(110)와, 상기 기판(102) 상에 형성되며 상기 금속 패드(110)를 노출시키는 개구(122)를 갖는 패시베이션막(120)과, 상기 개구(122) 내에서 상기 금속 패드(110) 상에 배치된 적어도 하나의 더미 패턴(130)과, 상기 패시베이션막(120)과 상기 금속 패드(110) 및 상기 더미 패턴(130)의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴(140)과, 상기 장벽막 패턴(140) 상에 형성된 금속 범프(150)를 포함할 수 있다.
상기 더미 패턴(130)은 상기 금속 범프(150)를 형성하기 위한 도금 공정에서 상기 금속 범프(150)의 상부면을 평탄화시키기 위해 사용될 수 있으며, 이에 의해 상기 본딩 패드 구조체(100)를 포함하는 집적 회로 소자(10)를 연성 기판 또는 글래스 기판 상에 안정적으로 본딩할 수 있다. 특히, 상기 금속 범프(150)를 통한 전기적인 저항을 크게 감소시킬 수 있으므로 상기 집적 회로 소자(10)의 접속 불량을 충분히 방지할 수 있다.
상기에서는 디스플레이 패널의 구동을 위한 TAB 패키지 또는 COG 패키지 등에 관하여 본 발명의 실시예들이 설명되었으나, 본 발명의 실시예들은 리드 프레임 또는 인쇄회로기판 상에 본딩되는 일반적인 반도체 소자들에도 바람직하게 적용될 수 있다. 따라서, 본 발명의 기술 분야에서 숙련된 당업자는 하기의 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있을 것이다.
10 : 집적 회로 소자 100 : 본딩 패드 구조체
102 : 기판 110 : 금속 패드
120 : 패시베이션막 130 : 더미 패턴
140 : 장벽막 패턴 150 : 금속 범프

Claims (8)

  1. 기판 상에 형성된 금속 패드;
    상기 기판 상에 형성되며 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막;
    상기 개구 내에서 상기 금속 패드 상에 배치된 적어도 하나의 더미 패턴;
    상기 패시베이션막과 상기 금속 패드 및 상기 더미 패턴의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴; 및
    상기 장벽막 패턴 상에 형성된 금속 범프를 포함하는 것을 특징으로 하는 본딩 패드 구조체.
  2. 제1항에 있어서, 상기 더미 패턴은 상기 패시베이션막과 동일한 두께를 갖는 것을 특징으로 하는 본딩 패드 구조체.
  3. 제1항에 있어서, 상기 더미 패턴은 상기 패시베이션막과 동일한 물질로 이루어지는 것을 특징으로 하는 본딩 패드 구조체.
  4. 제1항에 있어서, 상기 더미 패턴의 측면들과 상기 개구의 내측면들 사이에서 노출되는 상기 금속 패드 부위들은 동일한 폭을 갖는 것을 특징으로 하는 본딩 패드 구조체.
  5. 제1항에 있어서, 상기 더미 패턴은 사각 링 형태 또는 바(bar) 형태를 갖는 메인 패턴을 포함하는 것을 특징으로 하는 본딩 패드 구조체.
  6. 제5항에 있어서, 상기 더미 패턴은 상기 메인 패턴과 상기 패시베이션막을 연결하는 적어도 하나의 서브 패턴을 더 포함하는 것을 특징으로 하는 본딩 패드 구조체.
  7. 제1항에 있어서, 상기 장벽막 패턴은 티타늄막 패턴과 상기 티타늄막 패턴 상에 형성된 티타늄 질화막 패턴을 포함하는 것을 특징으로 하는 본딩 패드 구조체.
  8. 집적 회로가 형성된 기판;
    상기 기판 상에 형성되며 상기 집적 회로와 연결된 금속 패드;
    상기 기판 상에 형성되며 상기 금속 패드를 노출시키는 개구를 갖는 패시베이션막;
    상기 개구 내에서 상기 금속 패드 상에 배치되며 상기 패시베이션막과 동일한 물질로 이루어지는 적어도 하나의 더미 패턴;
    상기 패시베이션막과 상기 금속 패드 및 상기 더미 패턴의 노출된 표면들을 따라 균일한 두께로 형성되는 장벽막 패턴; 및
    상기 장벽막 패턴 상에 형성된 금속 범프를 포함하는 것을 특징으로 하는 집적 회로 소자.
KR1020160086153A 2016-07-07 2016-07-07 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자 KR20180005894A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160086153A KR20180005894A (ko) 2016-07-07 2016-07-07 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160086153A KR20180005894A (ko) 2016-07-07 2016-07-07 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자

Publications (1)

Publication Number Publication Date
KR20180005894A true KR20180005894A (ko) 2018-01-17

Family

ID=61025904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160086153A KR20180005894A (ko) 2016-07-07 2016-07-07 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자

Country Status (1)

Country Link
KR (1) KR20180005894A (ko)

Similar Documents

Publication Publication Date Title
JP6132769B2 (ja) 半導体装置
KR100744126B1 (ko) 메탈을 용융시켜서 재배선하는 웨이퍼 레벨 패키지 제조방법
TWI613784B (zh) 半導體結構和製造半導體結構的方法
US20150262950A1 (en) Method for Fabricating Equal Height Metal Pillars of Different Diameters
JP2003204014A (ja) 半導体ウエハ、バンプ付き半導体ウエハの製造方法、バンプ付き半導体チップ及びその製造方法、半導体装置、回路基板並びに電子機器
CN102132409A (zh) 半导体装置及其制造方法
CN102870209A (zh) 电路装置的制造方法
CN103545277B (zh) 半导体封装件及其制法
WO2015097979A1 (ja) 半導体装置
US8847391B2 (en) Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking
US8426303B2 (en) Manufacturing method of semiconductor device, and mounting structure thereof
CN105633053A (zh) 基板结构及其制法
TW201444041A (zh) 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
US9478482B2 (en) Offset integrated circuit packaging interconnects
US7560805B2 (en) Semiconductor package and method of manufacturing the same
KR20180005894A (ko) 본딩 패드 구조체 및 이를 포함하는 집적 회로 소자
US8501612B2 (en) Flip chip structure and method of manufacture
US9159660B2 (en) Semiconductor package structure and method for making the same
JP2007042736A (ja) 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法
TWI612632B (zh) 封裝結構、晶片結構及其製法
US11776887B2 (en) Semiconductor package structure and method for manufacturing the same
US20230245965A1 (en) Surface finish structure of multi-layer substrate
US10090269B2 (en) Bump structure, display device including a bump structure, and method of manufacturing a bump structure
TW201630127A (zh) 積體電路封裝基板、半導體封裝體及半導體封裝體的製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application