JP2024001301A - 半導体パッケージングのための構造及び方法 - Google Patents

半導体パッケージングのための構造及び方法 Download PDF

Info

Publication number
JP2024001301A
JP2024001301A JP2023187382A JP2023187382A JP2024001301A JP 2024001301 A JP2024001301 A JP 2024001301A JP 2023187382 A JP2023187382 A JP 2023187382A JP 2023187382 A JP2023187382 A JP 2023187382A JP 2024001301 A JP2024001301 A JP 2024001301A
Authority
JP
Japan
Prior art keywords
metal layer
insulating material
semiconductor packaging
die
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023187382A
Other languages
English (en)
Inventor
ケイ コドゥリ スリーニーバサン
K Koduri Sreenivasan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2024001301A publication Critical patent/JP2024001301A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/03011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/03013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the bonding area, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0341—Manufacturing methods by blanket deposition of the material of the bonding area in liquid form
    • H01L2224/03416—Spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H01L2224/0348—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05006—Dual damascene structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05014—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20641—Length ranges larger or equal to 100 microns less than 200 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20642—Length ranges larger or equal to 200 microns less than 300 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/20643—Length ranges larger or equal to 300 microns less than 400 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体パッケージングのための構造及び方法を提供する。【解決手段】半導体パッケージング構造１００は、ダイ１０２が、ボンドパッド１２４とダイ上に配置される第１の金属層構造（第１の金属層１０７及びシード層１０６）とを含み、第１の金属層は第１の幅１０９を有し、第１の金属層構造がボンドパッド１２４に電気的に結合される。半導体パッケージング構造はまた、第１の金属層構造の側面の周囲の感光性の絶縁材料１０４と、第１の金属層構造の上及び絶縁材料１０４の一部分の上に配置される第２の金属層構造（第２の金属層１１４及びシード層１１２）と、を含む。第２の金属層構造は、第１の金属層構造に電気的に結合され、第１の幅より大きい第２の幅１１９を有する。また、半導体パッケージング構造は、第２の金属層構造の側面の周囲の感光性の絶縁材料１１０を含む。【選択図】図１

Description

本願は半導体パッケージングのための方法及び構造に関する。
エレクトロニクスの普及及び機能性の増大とともに、トランジスタ及び集積回路（ＩＣ）等の半導体デバイスのサイズ及びコストが低減されている。半導体デバイスのサイズが低減されると、電力及び電流密度が増加し、それが高温及び早期パッケージング故障を引き起こし得る。ダイが小さくなると、パッケージング内の電流密度が増大する。ダイのサイズ縮小は、ダイのパッケージングに関連して、導電線のエレクトロマイグレーション及び破損等の問題を引き起こし得る。
少なくとも１つの例示の半導体パッケージング構造が、ボンドパッドを含むダイとダイ上に配置される第１の金属層構造とを含み、第１の金属層構造は第１の幅を有し、第１の金属層構造は第１の金属層を含み、第１の金属層はボンドパッドに電気的に結合される。半導体パッケージング構造はまた、第１の金属層構造の側面の周囲の第１の感光性材料と、第１の金属層構造の上及び第１の感光性材料の一部分の上に配置される第２の金属層構造とを含み、第２の金属層構造は第１の金属層構造に電気的に結合され、第２の金属層構造は第２の幅を有し、第２の幅は第１の幅より大きい。また、半導体パッケージング構造は、第２の金属層構造の側面の周囲の第２の感光性材料を含む。
少なくとも１つの例示の半導体パッケージング構造が、ボンドパッドを含むダイとダイ上に配置される第１の金属層構造とを含み、第１の金属層構造は第１の金属層を含み、第１の金属層はボンドパッドに電気的に結合され、第１の金属層は第１の幅を有する。半導体パッケージング構造はまた、第１の金属層構造の側面の周囲の第１の絶縁材料と第１の金属層構造の上及び第１の絶縁材料の少なくとも一部分の上に配置される第２の金属層構造とを含み、第２の金属層構造は第１の金属層構造に電気的に結合され、第２の金属層構造は平坦化された表面を有し、第２の金属層構造は第２の幅を有し、第２の金属層構造の第２の幅は第１の金属層構造の第１の幅より大きい。また、半導体パッケージング構造は、第２の金属層構造の側面の周囲の第２の絶縁材料と、第２の金属層構造の平坦化された表面上に配置されるメッキ層とを含み、メッキ層は、第２の絶縁材料の頂部表面の上に延在する。
少なくとも１つの例示の半導体パッケージング構造が、ボンドパッドを含むダイとダイ上に配置される第１の金属層構造とを含み、第１の金属層構造は第１の金属層を含み、第１の金属層はボンドパッドに電気的に結合される。半導体パッケージング構造はまた、第１の金属層構造の側面の周囲の第１の絶縁材料と、第１の金属層構造の上及び第１の絶縁材料の一部分の上に配置される第２の金属層構造とを含み、第２の金属層構造は、第１の金属層に電気的に結合され、第２の金属層構造はダイの端部を超えて延在する。また、半導体パッケージング構造は、第２の金属層構造の側面の周囲の第２の絶縁材料を含む。
少なくとも１つの例示の方法が、第１の絶縁材料をボンドパッドを含む半導体構造に適用することと、第１の絶縁材料内に開口を形成して、ボンドパッドの少なくとも一部分を露出させることとを含む。この方法はまた、第１のシード層を第１の絶縁材料の上であって第１の絶縁材料の開口内に堆積させることと、第１の金属層を第１のシード層の上であって第１の絶縁材料の開口内にメッキすることとを含む。また、この方法は、第１の金属層、第１のシード層、及び第１の絶縁材料の少なくとも一部分上で化学機械研磨（ＣＭＰ）を行って第１の絶縁材料の開口内に第１の金属層構造を形成することと、第１の絶縁材料の上であって第１の金属層構造の上に第２の絶縁材料を適用することとを含む。また、この方法は、第２の絶縁材料内に開口を形成することと、第１の金属層構造の少なくとも一部分及び第１の絶縁材料の少なくとも一部分を露出させることと、第２の絶縁材料の上であって第２の絶縁材料の開口内に第２のシード層を堆積させることとを含む。この方法はまた、第２のシード層の上であって第２の絶縁材料の開口内に第２の金属層をメッキすることと、第２の金属層上、第２のシード層上、及び第２の絶縁材料上でＣＭＰを行って第２の絶縁材料の開口内に第２の金属層構造を形成することとを含み、第２の金属層構造は第２の金属層及び第２のシード層を含む。
少なくとも１つの例示の方法が、第１の絶縁材料をボンドパッドを含む半導体構造に適用することと、第１の絶縁材料に開口を形成してボンドパッドの少なくとも一部分を露出させることとを含む。この方法はまた、第１の絶縁材料の上であって第１の絶縁材料の開口内に第２の絶縁材料を適用することと、第２の絶縁材料内に、第１の絶縁材料の開口の少なくとも一部分を介して延在する開口を形成して、ボンドパッドの少なくとも一部分を露出させることとを含む。また、この方法は、第２の絶縁材料の上であって第２の絶縁材料及び第１の絶縁材料の開口内にシード層を堆積させることと、第２の絶縁材料及び第１の絶縁材料の開口内のシード層の上に金属層をメッキすることとを含む。また、この方法は、金属層の少なくとも一部分上、シード層上、及び第２の絶縁材料上でＣＭＰを行って、第１の絶縁材料の開口内に第１の金属層構造を、及び第２の絶縁材料の開口内に第２の金属層構造を形成することを含む。
例示の半導体パッケージング構造の断面図を示す。
別の例示の半導体パッケージング構造を示す。
例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。 例示の第１の金属層及び例示の第２の金属層の断面図を示す。
別の例示の半導体パッケージング構造の断面図を示す。
付加的な例示の半導体パッケージング構造の断面図を示す。
半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。 半導体パッケージング構造を製造するための例示の方法を示す。
半導体パッケージング構造を製造するための別の例示の方法を示す。 半導体パッケージング構造を製造するための別の例示の方法を示す。 半導体パッケージング構造を製造するための別の例示の方法を示す。 半導体パッケージング構造を製造するための別の例示の方法を示す。 半導体パッケージング構造を製造するための別の例示の方法を示す。 半導体パッケージング構造を製造するための別の例示の方法を示す。 半導体パッケージング構造を製造するための別の例示の方法を示す。
別の例示の半導体パッケージング構造の断面図を示す。
付加的な半導体パッケージング構造の断面図を示す。
半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。 半導体パッケージング構造を製造するための付加的な方法を示す。
半導体パッケージング構造を製造するための別の方法を示す。 半導体パッケージング構造を製造するための別の方法を示す。 半導体パッケージング構造を製造するための別の方法を示す。 半導体パッケージング構造を製造するための別の方法を示す。 半導体パッケージング構造を製造するための別の方法を示す。 半導体パッケージング構造を製造するための別の方法を示す。
半導体パッケージング構造を製造するための例示の方法のフローチャートを示す。
半導体パッケージング構造を製造するための別の例示の方法のフローチャートを示す。
半導体パッケージング構造を製造するための付加的な例示の方法のフローチャートを示す。
トランジスタ及び集積回路（ＩＣ）等の半導体デバイスのサイズ及びコストは低減している。半導体デバイスのサイズが小さくなると電力及び電流密度が増加し、それが高温及び早期パッケージング故障を引き起こす。ダイが小さくなるとパッケージング内の電流密度が増加する。ダイのサイズ縮小は、エレクトロマイグレーション及びパッケージング故障等のダイのパッケージングに関連する問題を引き起こし得る。
本明細書に詳細に説明されるように、チップスケールパッケージングのための或る実施形態の半導体パッケージング構造は、半導体パッケージング構造内に半田を含まない。半導体パッケージング構造内部に半田がないことは、エレクトロマイグレーションを低減し得、高温問題を低減し得、信頼性を向上させ得る。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造のチップスケールパッケージングは、フレキシブルなフットプリントに備える一方で、ダイを保護する。例えば、或る実施形態の半導体パッケージング構造は、印刷回路板（ＰＣＢ）への結合のため、ダイの小さい面積を半導体パッケージング構造上の大きい面積に効果的に結合させるために複数の金属層を用いる。したがって、半導体パッケージング構造の外側部分の上の電流は、ダイ付近の電流より大きい面積にわたって拡散され、半導体パッケージング構造の耐久性を向上させる。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造において、シード層及びメッキ層等の障壁金属が銅含有材料を完全に囲む。銅含有材料を囲むことは、銅マイグレーションを防止し、半導体パッケージング構造の信頼性を向上させる。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造は、ワイヤボンドを含まない。半導体パッケージング構造においてワイヤボンドがないことは、信頼性を向上し、寄生を低減する。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造は、モールド化合物又は付加的な封止を含まない。付加的な封止がないことは、半導体パッケージング構造のサイズ及びコストを低減する。また、封止がないことは、付加的な材料、処理、及び重量からの故障モードを回避する。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造は、例えば２００℃より高い高温で、例えば５０時間より長い時間期間動作し得る。
或る実施形態の半導体パッケージング構造において、パッケージサイズはダイサイズと同じである。これは、パッケージング材料の量を減らし、効率を向上させる。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造は、大量の電力をダイから外部接続に伝送する。例えば、或る実施形態の半導体パッケージング構造が２ｍＷ～５Ｗの間の電力を伝送し得る。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造は、リードフレーム又は他のパッケージング基板を用いない。リードフレーム又は他のパッケージング構造がないことは、半導体パッケージング構造のサイズを低減する。
本明細書に詳細に説明されるように、或る実施形態の半導体パッケージング構造は、モールド化合物内にダイを含み、半導体パッケージング構造は露出されたシリコンを含まない。したがって、ダイは、機械的、光学的、及び環境的に保護される。複数の金属層で、後続の金属層が初期の層より大きい場合、ファンアウトルーティングとして知られ得る。或る実施形態の半導体パッケージング構造において、ダイの端部を超えてファンアウトルーティングが延在する。
図１は、チップスケールパッケージングのための半導体パッケージング構造１００の断面図を図示する。少なくとも１つの実施形態において、半導体パッケージング構造１００は半田を含まない。半導体パッケージング構造１００における基板１０２等の半導体構造が、ダイ又はウェハの一部分であり、少なくとも１つの半導体デバイス（例えば、少なくとも１つのトランジスタ）又は集積回路を含む。基板１０２の１つの表面上に配置されるボンドパッド１２４が、半導体デバイスの少なくとも１つに電気的に結合される。ボンドパッド１２４は、ダイ又はウェハにおける一番上の層である。或る実施形態において、ボンドパッド１２４より上に半導体材料がない。少なくとも１つの実施形態（図示されない）において、ボンドパッド４２４の頂部表面は、基板１０２の頂部表面よりわずかに下である。ボンドパッド４２４の一部がポリイミドで被覆され得る。裏側被覆１２２は、不透明フィルム、例えば黒フィルムであり得るが、ボンドパッド１２４に対して基板１０２の反対側に配置される。裏側被覆１２２は、例えば約２５μｍ～約３５μｍなど、約１０μｍ～約６０μｍの厚み１２６を有する。基板１０２は厚み１０３を有し、それは、例えば約２００μｍ～約３００μｍなど、約５０μｍ～約５００μｍであり得る。
絶縁材料１０４が基板１０２上、ボンドパッド１２４の上に配置される。絶縁材料１０４は、低吸水性、低弾性率、及び高密着性を有し得る。少なくとも１つの例において、絶縁材料１０４はポリマーである。或る実施形態において、絶縁材料１０４は、エポキシベースの近紫外線（例えば、約３５０ｎｍ～約４００ｎｍ）フォトレジストである。付加的な実施形態において、絶縁材料１０４は、アクリレートベースのフォトレジスト又はノバラック（ｎｏｖａｌａｋ）ベースのフォトレジストである。例えば、絶縁材料１０４は、約２ＧＰａ～約６ＧＰａの弾性率を有し得る。或る実施形態において、絶縁材料１０４は、約０．２～約０．２５のポワソン比（Ｐｏｉｓｓｏｎ ｒａｔｉｏｎ）を有する。或る実施形態において、絶縁材料１０４は、例えば約１６Ｍｐａ～約１９Ｍｐａなど、１５Ｍｐａ～６５Ｍｐａの膜応力を有する。或る実施形態において、絶縁材料１０４は、約０．０１の最大剪断歪みを有する。絶縁材料１０４は、約０．２μの摩擦係数を有し得る。或る実施形態において、絶縁材料１０４は、約２０ｐｐｍ／Ｋ～約５５ｐｐｍ／Ｋの熱膨張係数を有する。絶縁材料１０４は、製造及び動作の応力に耐え得る感光性材料であり得る。絶縁材料１０４は、従来のフォトレジストより厚くし得る。或る例において、感光性材料は、例えばＳＵ－８、Ｒｉｓｔｏｎ（商標）、ＴＭＭＲ－Ｓ２０００（商標）、又はＴＭＭＦ－Ｓ２０００（商標）等の永久フォトレジストである。或る永久フォトレジストは、容易に除去されないように設計されたフォトレジストである。或る永久フォトレジストは、後続の工程に耐え得るように充分に堅牢である。或る実施形態において、或る永久フォトレジストが従来のフォトレジストより厚く、例えば５μｍより大きいか又は５０μｍより大きい。少なくとも１つの例において、絶縁材料１０４は、モールド化合物等の感光性ではない材料であり得る。少なくとも１つの実施形態において、絶縁材料１０４は、例えば約５０μｍ～約８０μｍなど、約５μｍ～約１００μｍの厚み１０５を有する。絶縁材料１０４の厚み１０５は、５０μｍより大きくし得、例えば約１００μｍであり得る。
或る第１の金属層構造が、第１の金属層１０７及びシード層１０６を含む。第１の金属層１０７はボンドパッド１２４に電気的に結合される。また、第１の金属層構造は、第１の金属層１０７、シード層１０６、及び絶縁材料１０４を含み、平坦化された頂部表面を有する。絶縁材料１０４は第１の金属層構造の側面の周囲に配置される。第１の金属層１０７及びシード層１０６は、絶縁材料１０４の開口内に配置される。第１の金属層１０７は、スタンドオフ厚み及び微小応力に対する柔軟性を提供する。少なくとも１つの実施形態において、第１の金属層１０７は、銅を含むか又は導電性金属の合金である。シード層１０６は、第１の金属層１０７と絶縁材料１０４との間に配置される。シード層１０６は、第１の金属層１０７と絶縁材料１０４との間に障壁を提供して、第１の金属層１０７内への銅のクリーページを防止し、第１の金属層１０７を湿気から保護する。シード層１０６は、チタン、ＴｉＷ等のチタン合金、タンタル、又はＴａＮなどのタンタル合金を含む。シード層１０３は、２μｍ未満の厚み１２８を有する。少なくとも１つの例において、第１の金属層１０７は、２０μｍ～２００μｍの間であり得る幅１０９、及び４μｍ～１００μｍであり得る厚み１０１を有する。少なくとも１つの例において、第１の金属層１０７の厚み１０１及びシード層１０６の厚みは、絶縁材料の厚み１０５にほぼ等しい。
絶縁材料１１０は、絶縁材料１０４、第１の金属層１０７、及びシード層１０６の平坦化された表面上に配置される。少なくとも１つの例において、絶縁材料１１０はポリマーである。絶縁材料１１０は、永久フォトレジスト、例えばＳＵ－８、Ｒｉｓｔｏｎ（商標）、ＡＺ－９２６０ＴＭＭＲ－Ｓ２０００（商標）、又はＴＭＭＦ－Ｓ２０００（商標）等の感光性材料であり得る。幾つかの例において、絶縁材料１１０は、モールド化合物などの非感光性材料である。少なくとも１つの例において、絶縁材料１１０は、絶縁材料１０４と同じ材料で構成される。絶縁材料１１０と絶縁材料１０４は、それらが同じタイプの材料で構成される場合、絶縁材料１０４の平坦化された表面によって、差別化され得る。絶縁材料１０４の表面は、絶縁材料１１０の形成の前に、絶縁材料１０４に対して成される化学機械研磨（ＣＭＰ）プロセスによって平坦化され得る。別の例において、絶縁材料１１０は、絶縁材料１０４とは異なる材料で構成される。絶縁材料１１０の厚み１１１は、例えば約１００μｍ～約２００μｍなど、約２５μｍ～約３００μｍである。少なくとも１つの例において、絶縁材料１１０の厚み１１１は、２５０μｍより大きい。絶縁材料１１０の厚み１１１は、絶縁材料１０４の厚み１０５より大きくし得る。少なくとも１つの例において、絶縁材料１１０の厚み１１１は絶縁材料１０４の厚み１０５と同じであるか、或いは絶縁材料１１０の厚み１１１は絶縁材料１０４の厚み１０５より小さい。
第２の金属層構造が、第２の金属層１１４及びシード層１１２を含み、第１の金属層構造の少なくとも部分的に上の、絶縁材料１１０の開口内に配置される。シード層１１２は、開口の底部及び／又は側壁を少なくとも部分的に被覆し得、第２の金属層１１４はシード層１１２上に形成される。少なくとも１つの例において、第２の金属層構造は、第１の金属層構造を完全に被覆する。第２の金属層１１４は、第１の金属層１０７に電気的に結合される。シード層１１２は、絶縁材料１１０から第２の金属層１１４を物理的に分離して、障壁を提供する。シード層１１２は、Ｔｉ、ＴｉＷ、Ｔａ、又はＴａＮで構成され得、２μｍ未満の厚み１１３を有する。少なくとも１つの例において、シード層１０６及びシード層１１２はともに、第２の金属層１１４を第１の金属層１０７から分離するシード層１１２を用いて、第１の金属層１０７を完全に囲む。他の例において、第１の金属層１０７と第２の金属層１１４との間にシード層はなく、第１の金属層１０７は、第２の金属層１１４と区別がつかない可能性がある。少なくとも１つの例において、第２の金属層１１４、シード層１１２、及び絶縁材料１１０は、平坦化された表面を有する。第２の金属層１１４は、電流を拡散させるために充分に厚く、良好な機械的強度を提供する。電流を拡散することは、エレクトロマイグレーションを低減し、電流密度を低減し、信頼性を向上させる。第２の金属層１１４は、銅含有材料等の金属で構成されるか又は導電性金属の合金である。第２の金属層１１４は、約２５μｍ～３００μｍの間の厚み１１５、及び１５０μｍより大きい幅１１７を有する。少なくとも１つの例において、第２の金属層１１４の幅１１７は、第１の金属層１０７の幅１０９より大きい。少なくとも１つの例において、第２の金属層の厚み１１５は、第１の金属層１０７の厚み１０１より大きい。少なくとも１つの例において、第２の金属層１１４は、第１の金属層１０７と同じ材料で構成される。少なくとも１つの実施形態が、第１の金属層１０７と第２の金属層１１４との間の受動素子又はセンサ等の付加的な要素を含む。
メッキ層１１８が、第２の金属層１１４及びシード層１１２の平坦化された表面上に配置される。メッキ層１１８は、絶縁材料１１０の頂部表面の上に延在する。メッキ層１１８は、ニッケル、すず、或いは、ＮｉＡｕ、ＮｉＰｄ、ＮｉＰｄＡｕ、ＮｉＡｇ、又はＮｉＳｎ等のニッケル合金で構成され得る。少なくとも１つの例において、メッキ層４１８は、無電解ニッケル置換金（ＥＮＩＧ）、無電解ニッケル無電解金（ＥＮＥＧ）、又は無電解ニッケル無電解パラジウム置換金（ＥＮＥＰＩＧ）等の半田付け可能な金属スタックである。ＥＮＩＧ及びＥＮＥＰＩＧにおいて、金の薄層がニッケルを酸化から保護する。少なくとも１つの例において、メッキ層１１８は、約２μｍ～８μｍの間の厚み１１５を有する。少なくとも１つの例において、メッキ層１１８は、第２の金属層１１４、シード層１１２、及び絶縁材料１１０の平坦化された表面の上に厚み１１５を延伸する。メッキ層１１８は、例えば、約２５μｍ～約３００μｍの幅１１９を有し、低抵抗を提供する。メッキ層１１８の広い幅が、電流密度及び熱放出を低減し、信頼性を向上させる。メッキ層１１８は、耐破損性の堅牢な半田接合を提供する一方で、第２の金属層１１４及び第１の金属層１０７内の金属を保護する。第２の金属層１１４内及び第１の金属層１０７内の銅が、シード層１０６及び１１２、及びメッキ層１１８によって完全に囲まれている。
半導体パッケージング構造１００はダイに分割され得る。メッキ層１１８は、ダイを印刷回路板（ＰＣＢ）に取り付けるために用いられ、基板１０２及びＰＣＢにおけるトランジスタ間の電気的及び熱的接続を提供する。メッキ層１１８から、第２の金属層１１４を介し、シード層１１２を介し、第１の金属層１０７を介し、シード層１０６を介するボンドパッド１２４への電気的接続は、例えば、約２ｍΩ～約５ｍΩなどの低抵抗を提供する。低抵抗は、熱及びエレクトロマイグレーションを低減し、信頼性を向上させる。
図２は、半導体パッケージング構造１３０の三次元の図である。半導体パッケージング構造１３０は、基板層１３２、第１の金属及び絶縁材料層１３４、第２の金属及び絶縁材料層１３６、及びメッキ層１３８を含む。基板層１３２は、少なくとも１つの半導体デバイスを備えるダイを形成する。基板層１３２の上の第１の金属及び絶縁材料層１３４は、永久フォトレジスト等の絶縁材料と、シード層によって囲まれる銅で構成され得る第１の金属層構造とを含む。第１の金属及び絶縁材料層１３４の上の第２の金属及び絶縁材料層１３６は、別の永久レジスト層等の別の絶縁材料と、シード層によって少なくとも部分的に囲まれる銅を含み得る第２の金属層とを含む。メッキ層１３８は、半田付け可能な材料で構成され、第２の金属及び絶縁材料層１３６の頂部の平坦化された表面の上に延在する。少なくとも１つの例において、メッキ層１３８内の大きいパッド又はストリップが、例えば電力ピン等のための幾つかの接続に対して用いられる一方、メッキ層１３８内のより小さいパッドが、信号ピン等のためのその他の接続に対して用いられる。メッキ層１３８は、基板層１３２内の半導体をＰＣＢに接続するため、ＰＣＢに半田付けされ得る。メッキ層１３８は、一列に並ぶ４個のより小さいストリップ１３７、及び並列に並ぶ２つの長いストリップ１３９を含む。より小さいストリップ１３７は、より低い電流接続（信号ピン）に対して有用であり、電流密度を充分低く保つ一方で低面積を保ち、長いストリップ１３９は、より高い電流接続（電力ピン）に対して有用であり、電流密度を低減する。しかしながら、メッキ層は、高度にカスタマイズ可能であり、任意のパターンを含み得る。
図３Ａ～図３Ｈは、第１の金属層構造及び第２の金属層構造構成の水平断面の例示のトップダウン断面図を図示する。第１の金属層断面は、図１によって示される半導体パッケージング構造１００において幅１０９の方向におけるものであり、第２の金属層断面は、図１によって示される半導体パッケージング構造１００において幅１１７の方向におけるものである。１つの半導体パッケージング構造が、異なるサイズ及び形状の第１の金属層構造、及び異なるサイズ及び形状の第２の金属層構造を含み得る。第２の金属層構造は、第１の金属層構造より大きい面積を有し、場合によってはかなり大きい面積を有する。少なくとも１つの例において、第２の金属層構造及び第１の金属層構造は類似の形状を有する。他の例において、第２の金属層構造と第１の金属層構造とは異なる断面形状を有する。少なくとも１つの例において、複数の第１の金属層構造が第２の金属層構造に結合される。他の例において、１つの第１の金属層構造が第２の金属層構造に結合される。
図３Ａにおいて、第２の金属層構造２４０が長方形断面を有し、第１の金属層構造２４２が円形断面を有する。少なくとも１つの例において、第２の金属層構造２４０は正方形断面を有し得る。図３Ｂにおいて、第２の金属層構造２５０が円形断面を有し、第１の金属層構造２５２も円形断面を有する。図３Ｃにおいて、第２の金属層構造２６０及び第１の金属層構造２６２がともに楕円形断面を有する。図３Ｄにおいて、第２の金属層構造２７０が長方形断面を有し、第１の金属層構造２７２が正方形断面を有する。少なくとも１つの例において、第１の金属層構造２７２は、長方形であるが正方形ではない断面を有する。図３Ｅにおいて、第２の金属層構造２９０が円形断面を有し、第１の金属層構造２９２が正方形断面を有する。他の例において、第１の金属層構造及び第２の金属層構造は、他の形状を有し得、例えば、それらは、三角形、又は、例えば五角形、六角形、又は八角形等の別の多角形、或いは不規則な形状として形成され得る。
図３Ｆにおいて、第１の金属層構造２８４及び第１の金属層構造２８２が正方形断面を有し、第２の金属層構造２８０が長方形断面を有する。少なくとも１つの例において、第１の金属層構造２８２は第２の金属層構造２８０を第１のボンドパッドに結合し、第１の金属層構造２８４は第２の金属層構造２８０を第２のボンドパッドに結合する。少なくとも１つの例において、第１の金属層構造２８２及び２８４は、例えば、円形又は長方形等、種々の断面形状を有し得る。少なくとも１つの例において、第１の金属層構造２８２は、第１の金属層構造２８４とは異なる断面形状を有する。例えば、第１の金属層構造２８２は正方形断面を有し、第１の金属層構造２８４は円形断面を有する。２つの第１の金属層構造２８２及び２８４が第２の金属層構造２８０に結合されて描かれているが、第２の金属層において、更に多くの、例えば、３、４、５、６、７、又は８の第１の金属層が存在し得る。これらの異なる第１の金属層構造は、下にある集積回路における種々の箇所に接し得る。
図３Ｇにおいて、第１の金属層構造２８７が六角形の断面を有し、第２の金属層構造２８５が六角形断面を有する。他の実施形態において、第１の金属層構造及び第２の金属層構造は、例えば、五角形、七角形、八角形、又は十角形など、異なる多角形であり得る。幾つかの実施形態において、第１の金属層構造と第２の金属層構造は異なる多角形であり得る。図３Ｈにおいて、第１の金属層構造２９７及び第２の金属層構造２９５は角丸長方形である。他の実施形態において、第１の金属層構造及び第２の金属層構造は、角丸五角形、角丸六角形、角丸七角形、角丸八角形、又は角丸十角形等の異なる角丸多角形である。
幾つかの例示の半導体パッケージング構造は、だんだん幅広くなる金属特徴を備える２より多くの絶縁材料層を有し得る。図４は、金属特徴を備える３層の絶縁材料を備える半導体パッケージング構造３００を図示する。他の半導体パッケージング構造が、これより多くの、例えば４、５、又は６の絶縁体及び金属の層を有し得る。半導体パッケージング構造３００において、絶縁材料３０２は、絶縁材料１１０、第２の金属層１１４、及びシード層１１２の平坦化された表面の上に位置する。絶縁材料３０２は、永久レジスト等の感光性材料で構成され得る。一実施形態において、絶縁材料３０２は、絶縁材料１１０及び絶縁材料１０４と同じ材料で構成される。絶縁材料３０２が形成される前に絶縁材料１１０に対して成されるＣＭＰによって形成される絶縁材料１１０の平坦化された表面に起因してそれらが同じ材料で構成される場合、絶縁材料３０２は絶縁材料１１０から区別可能であり得る。他の例において、絶縁材料３０２は絶縁材料１１０とは異なる材料であり、及び／又は、絶縁材料３０２は絶縁材料１０４とは異なる材料である。絶縁材料３０２は、絶縁材料１１０の厚み１１１より大きい厚み３０３を有し得、例えば、約１００μｍ～約５００μｍである。
第３の金属層３０６及びシード層３０４を含む第３の金属層構造が、第２の金属層１１４及び絶縁材料１１０の一部分の上の、絶縁材料３０２の開口内に位置する。第３の金属層３０６は銅含有材料で構成され得る。シード層３０４は、例えばチタン、タンタル、チタン合金、又はタンタル合金等であり、第３の金属層３０６を絶縁材料３０２から物理的に分離する。図示されるように、第２の金属層１１４は、シード層１１２及びシード層３０４によって完全に囲まれ、第３の金属層３０６と第２の金属層１１４との間に位置する。他の例において、第３の金属層３０６は、中間のシード層無しに、第２の金属層１１４に直接接する。第３の金属層３０６は、第２の金属層１１４より有意に幅広くなり得る。例えば、第３の金属層は約１００μｍ～約５００μｍの幅３０５を有し得る。
メッキ層３０８が、例えばニッケル、スズ、ニッケル合金、ＥＮＩＧ、ＥＮＥＧ、又はＥＮＥＰＩＧであり、第３の金属層３０６の上に位置し、第３の金属層３０６及び絶縁材料３０２の頂部表面の上に延在する。少なくとも１つの例において、メッキ層３０８及びシード層３０４は、第３の金属層３０６を完全に囲む。低抵抗接続が、メッキ層３０８から、第３の金属層３０６を介し、任意選択的にシード層３０４を介し、第２の金属層１１４を介し、任意選択的にシード層１１２を介し、第１の金属層１０７を介し、シード層１１２を介して、ボンドパッド１２４まで存在する。メッキ層３０８は、ＰＣＢをボンドパッド１２４及び下にある回路要素に電気的に結合するように、ＰＣＢに接続され得る。
図５は、第１の金属層３５７が絶縁材料３５４を介して先細りにされている半導体パッケージング構造３５０を図示する。第１の金属層３５７の底部は、シード層３５６を介してボンドパッド１２４に接し、第２の金属層１１４に接する第１の金属層３５７の頂部より狭い。第１の金属層３５７は、第２の金属層１１４において頂部幅３５５を、及びボンドパッド１２４において底部幅３５９を有し、頂部幅３５５は底部幅３５９より大きい。少なくとも１つの例において、第２の金属層１１４の側面も先細りにされ得、ダイ側で狭くなり、外部接触側で広くなっている。
図６Ａ～図６Ｌは、半導体パッケージング構造を製造するための例示の方法を図示する。図６Ａは基板１０２を図示し、基板１０２は、少なくとも１つの半導体デバイスを含むシリコン基板であり得る。少なくとも１つの半導体デバイスへの電気的接続を提供するボンドパッド１２４が、基板１０２の表面上に配置される。少なくとも１つの例において、ポリイミド（ＰＩ）が基板１０２に、ボンドパッド１２４の少なくとも一部の上に、付加される。ＰＩはまた、ダイとパッケージングとの間のピン位置を分離する。
図６Ｂにおいて、絶縁材料１４０が基板１０２上の、ボンドパッド１２４と同じ側に形成される。絶縁材料１４０はポリマーである。一実施形態において、絶縁材料１４０は、永久フォトレジスト等の感光性材料であり、例えば、ＳＵ－８、Ｒｉｓｔｏｎ（商標）、ＳＰＲ ２２０－７、Ｏｒｄｙｌ Ｐ－５０１００、Ｄｉａｐｌａｔｅ１３２であり、或いは、ＴＯＫ（商標）によって製造された永久フォトレジスト等の別の永久フォトレジスト、例えば、ＴＭＭＲ－Ｓ２０００（商標）又はＴＭＭＦ－Ｓ２０００（商標）である。別の実施形態において、絶縁材料１１０はモールド化合物である。少なくとも１つの例において、絶縁材料１４０は、基板１０２上に液体をスピンコーティングすることによって形成される。別の実施形態において、絶縁材料１４０は、基板１０２上にドライフィルムを積層させることによって形成される。付加的な実施形態において、絶縁材料１４０はフォトレジストをスプレーコーティングすることによって形成される。ドライフィルム材料が、液体に比べて、より大きい厚みとより小さい収縮及び応力を可能にする。その後、溶剤を除去するために、液体又はフィルムに対してソフトべークが行われ得る。少なくとも１つの例において、例えば、絶縁材料が有する溶剤が少量である場合、ソフトベークは行われない。絶縁材料１４０は、厚みが厚く、例えば、約５μｍ～約１００μｍの厚さである。
図６Ｃにおいて、ボンドパッド１２４の上の絶縁材料１４０内に開口１５０が形成されて、ボンドパッド１２４の少なくとも一部を露出させ、絶縁材料１５２を保持する。絶縁材料が永久フォトレジストである少なくとも１つの例において、開口１５０は、フォトリソグラフィマスクを用いて永久フォトレジストを露出させることによって形成される。別の実施形態において、絶縁材料１４０は、レーザエッチングによって又はプラズマエッチングによってパターニングされる。
図６Ｄにおいて、シード層１６２が絶縁材料１５２上に配置されて、ボンドパッド１２４の上の開口１５０の底部及び側面を被覆する。シード層１０６は、Ｔｉ、ＴｉＷ、ＴｉＷＣｕ、Ｔａ、ＴａＮ、又は、別のチタン又はタンタル合金であり得る。シード層１０６は、蒸着、スパッタリング、又は化学気相堆積（ＣＶＤ）を用いて堆積され得る。
図６Ｅにおいて、例えば銅含有材料などの金属１７０が、シード層１０６を用いてメッキされる。金属１７０は、開口１５０を充填し、絶縁材料１５２の上のシード層１６２の頂部表面より上に延在する。金属１７０の頂部表面は不規則形状を有し得る。
図６Ｆにおいて、金属１７０の頂部及びシード層１６２及び絶縁材料１５２の頂部に対してＣＭＰが行われて、平坦化された表面を形成する。半導体構造は、シード層１０６によってライニングされた第１の金属層１０７を含む第１の金属層構造を含む。第１の金属層１０７及びシード層１０６は、ボンドパッド１２４に電気的に結合される。絶縁材料１０４は、第１の金属層１０７及びシード層１０６を囲む。ＣＭＰの後、アッシュクリーニングが行われて、表面に残る任意の銅を除去する。少なくとも１つの例において、絶縁材料１０４はモールド化合物で置き換えられる。少なくとも１つの例において、ＣＭＰを行う前に、半導体構造は、焼結ひずみを低減するため固いキャリアに取り付けられる。
図６Ｇにおいて、絶縁材料１８０が、絶縁材料１０４、第１の金属層１０７、及びシード層１０６の平坦化された表面の上に適用される。一実施形態において、絶縁材料１８０は、絶縁材料１０４と同じ材料であり、同じ手法で適用される。ＣＭＰ工程によって形成された平坦化された表面に起因して、絶縁材料１８０と絶縁材料１０４が同じ材料で構成されている場合でも、絶縁材料１８０と絶縁材料１０４との間の境界が存在する。他の例において、絶縁材料１８０は、絶縁材料１０４とは異なる材料で構成される。少なくとも１つの例において、絶縁材料はポリマー材料である。少なくとも１つの例において、絶縁材料１８０は感光性材料であり、例えば、ＳＵ－８等の永久レジストである。絶縁材料１８０は、例えば、約２５μｍ～約３００μｍの絶縁材料である。
図６Ｈにおいて、絶縁材料１８４を生成するため、開口１８２が絶縁材料１８０内に形成される。開口１８２は、第１の金属層１０７の頂部表面を少なくとも部分的に露出させる。図示されるように、開口１８２の１つが第１の金属層１０７の１つの部分の頂部表面を完全に露出させ、開口１８２の１つが第１の金属層１０７の２つの部分の頂部表面を完全に露出させる。少なくとも１つの例において、開口が第１の金属層のより多くの部分、例えば、第１の金属層の３、４、５、又はそれ以上の部分を露出させ得る。開口１８２は、図示されるように、第１の金属層１０７より幅広い。少なくとも１つの例において、絶縁材料は永久フォトレジストである。
図６Ｉにおいて、シード層１９０が絶縁材料１８４の上に堆積されて、開口１８２の底部及び側面を被覆する。シード層１９０は、Ｔｉ、ＴｉＷ、Ｔａ、ＴａＮ、又は、別のチタン又はタンタル合金であり得る。シード層１９０は、蒸着、スパッタリング、又はＣＶＤを用いて堆積され得る。少なくとも１つの例において、シード層１９０は２μｍ未満の厚みである。
図６Ｊにおいて、例えば銅含有材料である金属１９５が、シード層１９０の上に堆積される。金属１９５は、開口１８２を充填し、絶縁材料１８４及びシード層１９０の頂部表面の上に延在する。金属１９５の頂部表面は不規則形状であり得る。
図６Ｋにおいて、金属１９５の頂部表面、シード層１９０、及び絶縁材料１８４に対してＣＭＰが行われて、フラットな平坦化された頂部表面が生成される。ＣＭＰを行った後、アッシュクリーニングが行われ得る。一実施形態において、絶縁材料はモールド化合物で置き換えられる。一実施形態において、絶縁材料１１０及び絶縁材料１０４はいずれも単一工程で置き換えられる。
図６Ｌにおいて、第２の金属層１１４の頂部の平坦化された表面上にメッキ層１１８が形成される。少なくとも１つの例において、メッキ層１１８は、ＮｉＳｎ、Ｓｎ、ＮｉＡｇ、ＮｉＰｄ、ＮｉＰｄＡｕ、ＮｉＡｕ、或いは、ＥＮＩＧ、ＥＮＥＧ、又はＥＮＥＰＩＧ等の耐酸化性の別の貴表面（ｎｏｖｅｌ ｓｕｒｆａｃｅ）で構成される。メッキ層１１８は、第２の金属層１１４内の銅を保護し、ＰＣＢとの堅牢な半田接合を提供する。このように、第２の金属層１１４及び第１の金属層１０７は、メッキ層１１８、シード層１１２、及びシード層１０６によって囲まれる。
図６Ｌに図示される半導体構造から、図１の半導体パッケージング構造１００を形成するために、基板１０２は薄化され、裏側被覆１２２が、ボンドパッド１２４を含む表面の反対側の、基板１０２の表面に適用される。裏側被覆１２２を適用する前に、基板１０２は、例えば、約５０μｍ～約５００μｍの厚み１０３まで、薄化される。少なくとも１つの例において、裏側被覆１２２を適用する前にキャリアが除去される。裏側被覆１２２は、スピンコーティング又はフィルム装着を用いて適用され得る。裏側被覆１２２は約１０μｍ～約６０μｍの間であり得る。少なくとも１つの例において、裏側被覆１２２は、例えば、黒等の不透明材料である。また、半導体パッケージング構造１００に記号が適用され得る（図示されない）。また、半導体パッケージング構造１００は検査され得る。ウェハは個片化され得、ダイを形成する。ダイのメッキ層１１８は、少なくとも１つのＰＣＢに取り付けられ得る。
図７Ａ～図７Ｇは、半導体パッケージング構造を製造する別の例示の方法を示す。図７Ａに図示される半導体構造は、図６Ｃに図示される半導体構造から形成される。絶縁材料１０４の上及び開口１５０内に絶縁材料２００が堆積される。絶縁材料２００は、ＳＵ－８又は別の永久フォトレジスト等の感光性材料であり得る、ポリマーで構成され得る。絶縁材料２００は、スピンコーティング又は積層によって適用される。
図７Ｂにおいて、絶縁材料２００内にパターンが形成され、絶縁材料２０４内に開口２０２を形成する。開口２０２は、絶縁材料２０４及び絶縁材料１０４を介して延在し、ボンドパッド１２４の少なくとも一部を露出させる。絶縁材料２０４及び１０４が永久フォトレジストである少なくとも１つの例において、パターンはフォトリソグラフィによって形成される。
図７Ｃにおいて、シード層２１０が、絶縁材料２０４及び絶縁材料１０４に適用され、ボンドパッド１２４の上及び開口２０２を完全に被覆する。少なくとも１つの例において、シード層２１０は、Ｔｉ、ＴｉＷ、Ｔａ、ＴａＮ、又は別のチタン又はタンタル合金であり得、２μｍ未満の厚みである。シード層２１０は、例えば、蒸着、スパッタリング、又はＣＶＤによって堆積される。
図７Ｄにおいて、例えば銅含有材料などの金属２２０が、シード層２１０上にメッキされる。金属２２０は、開口２０２を充填し、絶縁材料２０４及びシード層２１０の頂部より上に延在する。金属２２０の頂部表面は不規則である。
図７Ｅにおいて、金属２２０の頂部に対し及びシード層２１０の頂部に対しＣＭＰを行うことによって、平坦化された頂部表面が形成され、シード層２３０及び金属層２３２を形成する。金属層２３２は、絶縁材料１１０によって囲まれる第２の金属層と絶縁材料１０４によって囲まれる第１の金属層とを含み、これらの金属層の間に明確な境界はない。
図７Ｆにおいて、例えばＮｉＳｎ、Ｓｎ、ＮｉＰｄ、ＮｉＡｕ、又はＮｉＰｄＡｕで構成されるメッキ層１１８が、金属層２３２の頂部上に形成される。少なくとも１つの例において、メッキ層１１８は、約２μｍの厚み～約８μｍの厚みである。メッキ層１１８は、無電解メッキを用いて適用され得る。メッキ層１１８は、半導体パッケージング構造を少なくとも１つのＰＣＢに取り付けるために用いられ得る、半田付け可能な仕上げ（ｆｉｎｉｓｈ）を形成する。
図７Ｇにおいて、例えば不透明フィルムである裏側被覆１２２が、基板１０２の裏側上に形成される。裏側被覆１２２は、ボンドパッド１２４を含む表面の反対側の、基板１０２の表面上に形成される。少なくとも１つの例において、裏側被覆１２２は約１０μｍ～約６０μｍである。基板１０２は、裏側被覆１２２が適用される前に薄化され得る。ウェハ形態の半導体パッケージング構造が個片化され得、パッケージング構造を生成する。
別の実施形態において、モールド化合物内に埋め込まれたダイが、複数の絶縁及び金属層を備える半導体パッケージング構造を形成する。図８は、モールド化合物４２２に埋め込まれたダイ４０２等の半導体構造を含む半導体パッケージング構造４００を示す。少なくとも１つの例において、モールド化合物４２２は、例えば黒の不透明材料である。ダイ４０２は、少なくとも１つの半導体デバイスであり、例えば、少なくとも１つのトランジスタ及びボンドパッド４２４である。ダイ４０２は約５０μｍ～約２００μｍの厚み４０３を有し、モールド化合物４２２は約１００μｍ～約７００μｍの厚み４２３を有する。
ダイ４０２の上及びモールド化合物４２２の上に絶縁材料４０４が形成される。絶縁材料４０４は、低吸水性、低弾性、及び高密着性を有し得る。また、絶縁材料４０４は、製造及び動作の応力に耐え得る。少なくとも１つの例において、絶縁材料１１０はポリマーである。絶縁材料４０４は、永久フォトレジスト等の感光性材料であり得、例えば、ＳＵ－８、Ｒｉｓｔｏｎ（商標）であり、或いは、ＴＯＫ（商標）によって製造される永久フォトレジスト等の別の永久フォトレジストであり得、例えばＴＭＭＲ－Ｓ２０００（商標）又はＴＭＭＦ－Ｓ２０００（商標）である。少なくとも１つの例において、絶縁材料４０４は、モールド化合物等の感光性ではない材料とし得る。少なくとも１つの例において、絶縁材料４０４は、約５μｍ～約１００μｍの厚み４０５を有する。
第１の金属層４０７及びシード層４０６を含む第１の金属層構造が絶縁材料４０４の開口内に配置される。第１の金属層４０７、シード層４０６、及び絶縁材料４０４は、ダイ４０２から離れた平坦化された頂部表面を有する。シード層４０６は、Ｔｉ、ＴｉＷ、ＴｉＷＣｕ、Ｔａ、ＴａＮで構成され得、２μｍ未満の厚みであり得る。第１の金属層４０７は、銅を含み得、絶縁材料４０４を介して延在して、シード層４０６の底部を介してダイ４０２内のボンドパッド４２４に結合する。少なくとも１つの例において、第１の金属層４０７は、約２５μｍ～約２００μｍの幅４０９を有する。第１の金属層４０７の高さが高く幅が狭い寸法が、微小応力を低減するために、スタンドオフ厚み及び柔軟性を提供する。少なくとも１つの例において、半導体パッケージング構造４００内の第１の金属層４０７の異なる部分が、異なる幅を有する。他の例において、半導体パッケージング構造４００内の第１の金属層１０７の異なる部分が、類似の又は同じ幅を有する。図示されるように、第１の金属層構造は真っすぐな側壁を有する。少なくとも１つの例において、第１の金属層構造は、角度のある側壁を有し、ダイ４０２側で狭くなり、ダイ４０２から離れると広くなる。ダイ４０２内のシリコンは、モールド化合物４２２、絶縁材料４０４、及びシード層４０６と第１の金属層４０７とを含む第１の金属層構造によって完全に囲まれている。
絶縁材料４１０は、絶縁材料４０４、第１の金属層４０７、及びシード層４０６の平坦化された表面上に配置される。絶縁材料４１０は、例えば、永久フォトレジスト等の感光性材料であるポリマーを含む。少なくとも１つの例において、絶縁材料４１０はモールド化合物である。一実施形態において、絶縁材料４１０は、絶縁材料４０４と同じ材料で構成される。絶縁材料４１０を適用する前に絶縁材料４０４に対して成されるＣＭＰ工程によって形成される平坦化された表面に起因して、それらが同じ組成を有する場合であっても、絶縁材料４１０は絶縁材料４０４から区別可能であり得る。少なくとも１つの例において、絶縁材料４１０は、絶縁材料４０４とは異なる材料で構成される。絶縁材料４１０は、約２５μｍ～約３００μｍの厚み４１１を有する。少なくとも１つの例において、絶縁材料４１０の厚み４１１は、絶縁材料４０４の厚み４０３より大きい。少なくとも１つの例において、厚み４１１は厚み４０３とおよそ同じ厚みであり、厚み４１１は厚み４０３より小さい。
絶縁材料４１０は、シード層４１２によって囲まれる第２の金属層４１４を含む第２の金属層構造を含む。シード層４１２は、Ｔｉ、ＴｉＷ、ＴｉＷＣｕ、Ｔａ、及びＴａＮで構成され得、２μｍ未満の厚みであり得る。第２の金属層４１４は、銅を含み得、１５０μｍより大きい厚み４１５を有する。第２の金属層４１４は、ダイ４０２の端を超えて延在する。したがって、外部コンタクトのサイズがダイのサイズより大きくなり得、ダイの小さなサイズを維持する一方で、電流伝送及び良好なコンタクトを促進する。これは、低電流密度及び低熱密度を備えたより大きいＰＣＢにシームレスにダイを結合させ得る一方で、ダイの小型化を可能にする。図示されるように、シード層４１２は、第２の金属層４１４と第１の金属層４０７との間に位置する。しかしながら、少なくとも１つの例において、第２の金属層４１４は、第１の金属層４０７上に直接配置される。図示されるように、第２の金属層４１４はまっすぐな側壁を持つが、少なくとも１つの例において、それは、ダイ側で狭くなり、コンタクト側で幅広くなる傾斜のある側壁を有していてもよい。第２の金属層４１４は、機械的及び冶金的強度を提供し得る。第２の金属層４１４、シード層４１２、及び絶縁層４１０は、平坦化された頂部表面を有する。
第２の金属層４１４の平坦化された表面上にメッキ層４１８が配置される。メッキ層４１８は、ダイ４０２の端を超えて延在する。メッキ層４１８は、ＮｉＳｎ、Ｓｎ、或いは、ニッケル又はすず合金などの半田付け可能な材料で構成される。少なくとも１つの例において、メッキ層４１８は、ＥＮＩＧ、ＥＮＥＧ、又はＥＮＥＰＩＧ等の半田付け可能な金属スタックである。メッキ層４１８は、第２の金属層４１４内の銅及び第１の金属層４０７内の銅を保護し、堅牢な半田接合を可能にする。第２の金属層４１４及び第１の金属層４０７内の銅は、シード層４０６及び４１２によって及びメッキ層４１８によって完全に囲まれる。メッキ層４１８は、約２μｍ～約８μｍの厚みを有し、第２の金属層４１４及び絶縁材料４１０の頂部表面を超えて延在する。
半導体パッケージング構造４００は、絶縁材料における幅が増大する２つの金属層構造を備えて図示されているが、これより多くの金属層構造、例えば、３、４、又は５の金属層が存在し得、各金属層は、より低い金属層よりも幅広い特徴を備える。より多くの層の数が、非常に大きい接続への結合を促進し得る。
少なくとも１つの例が付加的な層、例えば付加的な金属層、例えば、ＣＯＡ（ｃｏｐｐｅｒ ｏｖｅｒ ａｎｙｔｈｉｎｇ）又は付加的なポリイミド又はフォトレジスト等を含み得る。
図９は、複数のダイ、ダイ４０２及びダイ５５２を備える半導体パッケージング構造５５０を図示する。ダイ４０２及びダイ５５２は、モールド化合物５７２によって少なくとも部分的に囲まれる。少なくとも１つの例において、モールド化合物５７２はエポキシ樹脂である。ダイ４０２は、トランジスタ等の少なくとも１つの半導体デバイスを含み、ボンドパッド４２４及び４２５に接する。同様に、ダイ５５２は、少なくとも１つのトランジスタ等の少なくとも１つの半導体デバイスを含み、ボンドパッド５７４及び５７５に接する。
絶縁材料５５４が、ボンドパッド４２４、４２５、５７４、及び５７５の側の、モールド化合物５７２及びダイ４０２及び５５２の上に配置される。絶縁材料５５４はポリマーであり得、例えば、永久レジスト等の感光性ポリマーであり得る。第１の金属層構造は、シード層５５６によって被覆された第１の金属層５５７、５５８、５５５、及び５５９を含む。第１の金属層５５７、５５８、５５５、及び５５９は、例えば、銅含有材料で作成され、絶縁材料５５４を介して、それぞれ、ボンドパッド４２４、４２５、５７４、及び５７５まで延在する。第１の金属層５５７、５５８、５５９、及び５５５は、同様のサイズで図示されているが、少なくとも１つの例において、第１の金属層５５７は異なるサイズを有し得る。シード層５５６は、Ｔｉ、ＴｉＷ、ＴｉＷＣｕ、Ｔａ、ＴａＮ、或いは、別のチタン又はタンタル合金で構成される。
絶縁材料５５４の上に絶縁材料５６０が配置される。少なくとも１つの例において、絶縁材料５６０は、絶縁材料５５４と同じ材料で構成される。他の例において、絶縁材料５６０は絶縁材料５６０とは異なる材料で構成される。側面上及び底部の全て又は一部上にシード層５６２を備える、第２の金属層５６４及び第２の金属層５６５を含む第２の金属層構造が、それぞれ、第１の金属層５５７及び５５９を絶縁材料５６０を介してメッキ層４６７及び４６９に電気的に結合する。同様に、第２の金属層５６６が、シード層５７０によって、第２の金属層５６４、５６６、及び５６５の側面上及び底部の全て又は一部上にある。第２の金属層５６６は、第１の金属層５５８及び５５５を互いに、及びメッキ層５６８に結合する。したがって、ダイ４０２におけるボンドパッド４２５は、ダイ５５２におけるボンドパッド５７４に電気的に結合される。
少なくとも１つの例において、半導体パッケージング構造内に複数のダイが存在するが、ダイは、パッケージング構造を介して互いに電気的に結合されない。例えば、第２の金属層５６６は存在せず、第２の金属層５６６は、第１の金属層５５８及び５５５を個別のメッキ層に個別に結合するが第１の金属層５５８を第１の金属層５５５に電気的に結合しない、２つの第２の金属層で置き換えられる。
図１０Ａ～図１０Ｏは、例えば、図８によって図示された半導体パッケージング構造４００等の半導体パッケージング構造を製造する例示の方法を示す。図１０Ａにおいて、キャリア４３０が得られる。キャリア４３０は、鋼板等の金属、シリコンウェハ等のウェハ、ガラス、ＰＣＢパネル、或いは、ポリ塩化ビニル（ＰＶＣ）、ポリオレフィン、又はポリエチレン等の粘着テープであり得る。
図１０Ｂにおいて、ダイ４０２、４４２、及び４４４がキャリア４３０に取り付けられる。少なくとも１つの例において、ダイ４０２、４４２、及び４４４は、ウェハを薄化しウェハを個片化して、ダイを生成することによって形成されている。少なくとも１つの例において、例えば、キャリア４３０が接着テープである場合、ダイ４０２、４４２、及び４４４はキャリア４３０上に直接置かれる。ダイ４０２は、キャリア４３０に面するボンドパッド４２４を用いて置かれ、ダイ４４２は、キャリア４３０に面するボンドパッド４４６を用いて置かれ、ダイ４４４はキャリア４３０に面するボンドパッド４４８を用いて置かれる。
図１０Ｃにおいて、モールド化合物４５０が、ダイ４０２、ダイ４４２、及びダイ４４４を少なくとも部分的に被覆するように、トランファーモールドを介してキャリア４３０に適用される。その後、システムはモールド化合物をキュアし、モールド化合物を硬化させる。モールド化合物４５０は塑性材料であり得、例えば、キャリア４３０とともに、ダイ４０２、４４２、及び４４４を囲むエポキシ樹脂であり得る。
図１０Ｄにおいて、キャリア４３０は除去されて、モールド化合物４５０及びダイ４０２、４４２、及び４４４を含む再構成されたウェハ４５１を生成する。ダイ４０２、４４２、及び４４４の、ボンドパッド４２４、４４６、及び４４８を備えるアクティブ側が露出される。
図１０Ｅは、明確にするために反転された、ダイ４０２を備えるモールド化合物４２２を含む再構成されたウェハ４５１の一部を図示する。明確にするために、単一のダイが図示されているが、ダイ４４２及び４４４、又はそれより多くのダイ等複数のダイが、モールド化合物４２２内に埋め込まれ得る。
少なくとも１つの例において、ポリイミドの層が、ダイ４０２及びモールド化合物４２２の上、例えば、ボンドパッド４２４の少なくとも幾つかの部分の上に付加され得る。
図１０Ｆにおいて、絶縁材料４６０は、モールド化合物４２２の上、及びダイ４０２上のボンドパッド４２４の上に形成される。絶縁材料４６０は厚いポリマー層であり、例えば約１０μｍ～約１００μｍの厚みであり得る。絶縁材料４６０は、永久フォトレジスト等の感光性材料であり得る。他の例において、絶縁材料４６０はモールド化合物である。
図１０Ｇにおいて、開口４７０が、ボンドパッド４２４の上の絶縁材料４６０内に形成され、絶縁材料４７２を形成する。開口４７０は、フォトリソグラフィによって形成され得る。他の実施形態において、開口４７０は、レーザエッチング又はプラズマエッチング等の別の方法によって形成される。開口４７０は、同じサイズとして図示されているが、それらは異なるサイズであり得る。また、少なくとも１つの例において、例えば、３、４、５、６、７、８、９、又はそれより多くの開口等、２つより多くの開口とし得る。開口４７０は、真っすぐな側壁を有して図示されるが、それらは、ボンドパッド４２４の付近のダイでより狭くなり、反対側で幅広くなる、傾斜のついた側壁を有し得る。
図１０Ｈにおいて、シード層４８０が絶縁材料４７２の上に堆積され、ボンドパッド４２４を含む開口４７０の底部及び側面を被覆する。シード層４８０は、Ｔｉ、ＴｉＷ、別のチタン合金、Ｔａ、ＴａＮ、又は別のタンタル合金であり得る。ダイ４０２内のシリコンは、モールド化合物４２２、絶縁材料４７２、及びシード層４８０によって完全に囲まれている。シード層４８０は、ダイ４０２及び第１の金属層（まだ製造されていない）双方に対する障壁として働く。
図１０Ｉにおいて、シード層４８０が、例えば銅含有材料などの金属４９０でメッキされる。
図１０Ｊにおいて、金属４９０、シード層４８０、及び絶縁材料４７２の頂部表面に対してＣＭＰが行われて、半導体構造において平らな平坦化された表面を形成する。シード層４０６は第１の金属層４０７を底部及び側面上で囲み、頂部の平坦化された表面が露出された第１の金属層構造を形成する。少なくとも１つの例において、ＣＭＰを行う前か又は後に、絶縁材料４０４がモールド化合物で置き換えられる。
図１０Ｋにおいて、絶縁材料４９２が、絶縁材料４０４、第１の金属層４０７、及びシード層４０６の頂部表面に形成される。絶縁材料４９２は、絶縁材料４０４と同じ材料であり得る、又は、それは絶縁材料４０４とは異なる材料、例えば別のポリマー材料であり得る。ＣＭＰ工程によって生成された平坦化された表面に起因して、絶縁材料４９２は、それらが同じ構成を有する場合でも、絶縁材料４０４から区別可能であり得る。絶縁材料４９２は非常に厚くし得、例えば約５０μｍ～約２００μｍの厚みであり得る。
図１０Ｌにおいて、絶縁材料４９２内に開口４９４が形成されて、絶縁材料４８３を形成する。図示されるように、開口４９４は相対的に真っすぐな側壁を有するが、それらは、第１の金属層４０７の近くのダイ端部上で狭くなり頂部でより幅広くなる、角度のある側壁を有し得る。第１の金属層４０７は、不規則形状、円形、楕円形、正方形、丸い形、正方形、長方形、又は、例えば、五角形、六角形、又は八角形等の別の多角形を含む、ボンドパッド４２４に対して平行な種々の断面を有し得る。少なくとも１つの例は、３～１０の開口等、２より多くの開口４９４を有する。開口４９４は、異なるサイズを有して図示されているが、それらは同じサイズ又は類似のサイズを有し得る。
図１０Ｍにおいて、シード層４９６は、第１の金属層４０７の上を含み、絶縁材料４８３上、及び開口４９４の底部及び側面上に堆積される。シード層４９６は、例えば、チタン、タンタル、チタン合金、又はタンタル合金であり得る。第１の金属層４０７は、シード層４０６及びシード層４９６によって完全に囲まれる。
図１０Ｎにおいて、金属４９８は、シード層４９６を用いてメッキされる。金属４９８は銅含有材料であり得る。
図１０Ｏにおいて、金属４９８、シード層４９６、及び絶縁材料４８３の頂部に対してＣＭＰが行われ、半導体構造内に、第２の金属層４１４、シード層４１２、及び絶縁材料４８３を備える平らな面状の表面を形成する。このように、システムは、第２の金属層４１４及びシード層４１２を含む第２の金属層構造を形成する。第２の金属層４１４は、ダイ４０２の端部を超えて延在する。第２の金属層４１４は種々の形状を有し得る。例えば、第２の金属層４１４は、相対的に真っすぐな側壁を有し得、又は、それらは、第１の金属層４０７によって狭くなり頂部で幅広くなる、傾斜のある側壁を有し得る。第２の金属層４１４は、横方向に種々の断面を有し得、不規則、円形、楕円形、正方形、角丸、正方形、長方形、又は別の多角形、例えば五角形、六角形、又は八角形の断面を有し得る。他の例において、第２の金属層４１４は、種々の形状又は不規則な形状を有する。
図１０Ｏに図示される半導体構造から、図８における半導体パッケージング構造４００を形成するため、メッキ層４１８が、無電解メッキを用いて第２の金属層４１４に適用される。メッキ層４１８は、ＮｉＳｎ、ＥＮＩＧ、Ｓｎ、ＥＮＥＰＩＧ、ＥＮＥＧ、又は別の半田付け可能な材料で構成され得る。メッキ層４１８は、ダイ４０２の端部を超えて延在する。第２の金属層４１４は、シード層４１２及びメッキ層４１８によって完全に囲まれ、シリコンマイグレーションを防止する。メッキ層４１８を適用した後、個片化が行われて、個別の半導体パッケージング構造を形成する。半導体パッケージング構造４００はその後、メッキ層４１８によってＰＣＢに取り付けられ得る。
図１１Ａ～図１１Ｆは、ダイを含む半導体パッケージング構造を製造するための別の例示の方法を図示する。図１１Ａにおいて、絶縁材料５００は、絶縁材料４０４の上及び図１０Ｇに示される半導体構造の開口４７０内に形成される。絶縁材料５００は、約５０μｍ～約２５０μｍの厚みを有する、永久フォトレジスト等のポリマーであり得る。絶縁材料５００は、絶縁材料４０４と同じ材料であり得る。他の例において、絶縁材料５００は絶縁材料４０４とは異なる材料、例えば別のポリマー材料である。
図１１Ｂにおいて、絶縁材料５００内に開口５１０が形成され、絶縁材料５１２を形成する。開口５１０は、絶縁材料５１２及び絶縁材料４０４を介してボンドパッド４２４まで延在する。絶縁材料５００が感光性材料である場合、開口５１０は、フォトリソグラフィマスクを用いて絶縁材料５００を露出させ、絶縁材料５００を現像し、絶縁材料５００を硬化させることによって形成され得る。他の例において、開口５１０は、プラズマエッチング又はレーザエッチングによって形成される。
図１１Ｃにおいて、シード層５２０が、絶縁材料５１２上に形成され、開口５１０を被覆し、ボンドパッド４２４に接する。シード層５２０はスパッタリング又は蒸着によって形成されて、絶縁材料５１２を完全に被覆する。シード層５２２は、障壁を提供し、例えば、チタン、タンタル、チタン合金、又はタンタル合金で構成され得る。ダイ４０２は、モールド化合物４２２、絶縁材料４０４、及びシード層５２２によって完全に囲まれる。
図１１Ｄにおいて、例えば銅含有材料などの金属５３０が、シード層５２０を用いてメッキされる。
図１１Ｅにおいて、金属５３０、絶縁材料５１２、及びシード層５２０の頂部を除去することによって、平らな平坦化された頂部表面を形成するためにＣＭＰが行われる。したがって、シード層５４２で被覆された、第２の金属層及び第１の金属層を含む金属層５４０が形成される。金属層５４０は、ダイ４０２の端部を超えて横方向に延在する。
図１１Ｆにおいて、無電解メッキによって金属層５４０上にメッキ層４１８が形成されて、半導体パッケージング構造５４７を形成する。メッキ層４１８は、例えば、Ｎｉ／Ｓｎ、ＥＮＩＧ、ＥＮＥＰＰＩＧ、ＥＮＥＧ、又はＳｎで構成される半田付け可能な仕上げである。メッキ層４１８は、ダイ４０２の端部を超えて横方向に延在する。金属層５４０は、シード層５４２及びメッキ層４１８によって完全に囲まれる。半導体パッケージング構造５４７は、メッキ層４１８によってＰＣＢに取り付けられ得る。
図１２は、半導体パッケージング構造を製造する例示の方法に対するフローチャート６００を示す。ブロック６０２において、集積回路内にダイが形成される。ウェハの頂部上において、システムは外部接続のためのボンドパッドを製造する。
ブロック６０４において、システムは、複数層の金属構造を製造し、金属構造の各々は、ブロック６０２において製造されたウェハ上の絶縁材料によって囲まれる。図６Ａ～図６Ｌ及び図６Ｉ及び図７Ａ～図７Ｇは、ブロック６０４において実施され得る幾つかの例示のプロセスを図示する。徐々に幅広になる金属構造を備える、２、３、又はそれ以上の絶縁材料が、製造され、第１の層上の第１の金属層がボンドパッドに接する。システムは、一番外側の金属層にメッキ層を適用する。このように、システムは、半導体パッケージング構造を形成する。
ブロック６０６において、システムは、ブロック６０４において生成された半導体パッケージング構造に対して裏側研削を行って、所望の厚みを有する薄化されたウェハ構造を生成する。システムは、半導体パッケージング構造の頂部表面をクリーニングする。また、システムは、ウェハの頂部表面の上に保護テープを適用して、ウェハを機械的損傷及び汚染から保護する。システムは、ウェハをカセットの上にロードし、カセットを裏側研削機械のカセットホルダーに置く。裏側研削機械は、ロボットアームを用いウェハの裏側をピックアップし、ウェハを裏側研削のために位置決めする。研削ホイールがウェハに対して裏側研削を行う。システムは、裏側研削の間、脱イオン水を用いてウェハを継続的に洗浄し得る。裏側研削の後、システムはウェハをカセットに戻す。システムは、例えば脱テープツール（ｄｅ－ｔａｐｅ ｔｏｏｌ）を用いて、ウェハから裏側研削テープを除去する。
ブロック６０８において、システムは、ブロック６０４において生成された薄化されたウェハ構造の裏側に裏側被覆を適用して、被覆されたウェハ構造を生成する。裏側被覆１２２は不透明フィルムであり得る。システムは、スピンコーティング又はフィルム装着を用いて、フィルム裏側被覆をウェハに適用する。
ブロック６１０において、システムは、被覆されたウェハ構造、例えば裏側被覆に記号を適用して、記号ウェハ構造を生成する。記号はダイを識別する。
ブロック６１２において、システムは、ウェハを個片化し、個別にパッケージ化されたダイを生成する。システムは、接着フィルムを用いてリングに取り付けられているプラスチックテープ上に記号ウェハ構造を取り付ける。システムは、例えば、天然ダイヤモンド、合成ダイヤモンド、又はボラゾン等の研磨グリットを含む、金属又は樹脂ボンドを用いてウェハをダイシングする。これらのダイは、その後、メッキ層を用いてＰＣＢに取り付けられ得る。
図１３は、半導体パッケージング構造を製造する例示の方法に対するフローチャート８００を示す。ブロック８０２において、システムはウェハ上に半導体デバイスを製造する。集積回路及び関連する要素がウェハ内に製造され、外部接続を提供するボンドパッドを備える。
ブロック８０４において、システムは、ブロック８０２において製造された半導体デバイスを用いて、ウェハ上で裏側研削を行って、ウェハを所望の厚みまで薄化し、薄化されたウェハ構造を生成する。システムは、ウェハの頂部表面をクリーニングする。また、システムは、ウェハの頂部表面の上に保護テープを適用し、ウェハを機械的損傷及び汚染から保護する。研削ホイールがウェハに対して裏側研削を行う。システムは、裏側研削の間、ウェハを脱イオン水で継続的に洗浄し得る。システムは、ウェハから裏側研削テープを除去する。
ブロック８０６において、システムは、薄化されたウェハ構造を個片化して、ダイを生成する。システムは、接着フィルムを用いてリングに取り付けられたプラスチックテープ上にウェハを取り付ける。システムは、例えば、天然ダイヤモンド、合成ダイヤモンド、又はボラゾン等の研磨グリットを含む金属又は樹脂ボンドを用いて、ウェハをダイシングする。
ブロック８０８において、システムは、ボンドパッドをキャリアの方に向けて、ダイをキャリアに取り付ける。図１０Ｂは、ブロック８０８に示されるプロセスの例を図示する。接着テープ等の接着材料が用いられる場合、システムは、ダイを直に接着材料に取り付ける。ウェハ又はＰＣＢパネル等の非接着材料が用いられる場合、システムは、グルーを用いて、ダイをキャリアに取り付ける。
ブロック８１０において、システムは、ダイの周囲のモールディングを行う。図１０Ｃは、ブロック８１０において行われるプロセスの例を図示する。トランファーモールドにおいて、システムは、モールド化合物を液化し、モールド化合物をモールドプレス内に移送する。その後、システムは、モールド化合物をキュアし、モールド化合物を硬化させる。モールドは、例えばエポキシ樹脂などの可塑性材料であり得る。
ブロック８１２において、システムは、キャリアを除去し、モールド化合物がダイを保持する再構成されたウェハが残される。図１０Ｄは、ブロック８１２において行われるプロセスの例を図示する。ボンドパッドを備えるダイのアクティブ側が露出される。
ブロック８１４において、システムは、再構成されたウェハに対して、チップファンアウトパッケージングを形成する。ボンドパッドを備える複数層の絶縁材料が製造され、ダイに最も近い層が最も狭い特徴（第１の金属層）を有し、ダイから最も遠い層が最も幅広いボンドパッドを有する。図１０Ｅ～図１０Ｏ及び図８及び図１１Ａ～図１１Ｆは、ブロック８１４において行われるプロセスの例を図示する。最上部層上のボンドパッドは、ダイの端部を超えて延在し得る。少なくとも１つの例において、最上部金属層は、複数のダイを電気的に結合する。システムはまた、最も外側の金属層の上にメッキ層を形成する。
ブロック８１６において、システムは、識別記号を、金属層の反対側のモールド化合物上に適用する。
ブロック８１８において、システムは、ダイ間のモールド化合物をダイシングすることによってウェハを個片化して、ダイを形成する。一実施形態において、各ダイが個別のパッケージング構造になっている。他の例において、モールド化合物を用いて、複数のダイがともに単一のパッケージング構造に結合される。ダイは、メッキ層を用いてＰＣＢに取り付けられ得る。
図１４は、半導体パッケージング構造を製造する例示の方法に対するフローチャート７００を示す。フローチャート７００は、例えば、フローチャート６００のブロック６０４、フローチャート８００のブロック８１４、図６Ａ～図６Ｌ、図１、図７Ａ～図７Ｇ、図１０Ａ～図１０Ｏ、図８、及び図１１Ａ～図１１Ｆにおいて行われ得る方法を説明する。ブロック７０２において、システムは、ウェハ又はダイを得る。ウェハ又はダイは、ボンドパッドを備える少なくとも１つの半導体デバイスを含む。一実施形態において、ウェハは、モールド化合物に埋め込まれたダイを含む再構成されたウェハである。
ブロック７０４において、システムは絶縁材料を、ブロック７０２において得られたウェハ又はダイのボンドパッド側に適用する。システムは、ウェハ上に絶縁材料をスピンコーティング又は積層することによって、絶縁材料を適用し得る。システムは、絶縁材料から溶剤を除去するために、ウェハを焼成し得る。絶縁材料は永久フォトレジスト等のポリマーであり得る。一例において、絶縁材料はモールド化合物である。
ブロック７０６において、システムはブロック７０４において適用された絶縁材料内に開口を形成する。例えば、システムは、永久フォトレジストである絶縁材料に対してフォトリソグラフィを行う。システムは、フォトリソグラフィマスクを用いて永久フォトレジストを露出させる。その後、システムは永久フォトレジストを現像し、現像したフォトレジストを焼成する。別の例において、システムは、絶縁材料をレーザエッチング又はプラズマエッチングすることによって絶縁材料をパターニングする。一実施形態において、システムは、ブロック７１４に進み、絶縁材料の第２の層を適用する。別の実施形態において、システムは、ブロック７０８に進み、絶縁材料内にシード層を堆積させる。
ブロック７０８において、システムは、ブロック７０６において形成された開口内に、及び絶縁材料の上に、シード層を堆積させる。シード層は、例えば、Ｔｉ、ＴｉＷ、ＴｉＷＣｕ、Ｔａ、又はＴａＮで構成され得る。システムは、スパッタリング、蒸着、又はＣＶＤによってシード材料を堆積し得、絶縁材料の頂部を被覆するとともに、開口を完全に被覆する。
ブロック７１０において、システムは、ブロック７０８において開口内に形成されたシード層の上に、例えば銅含有材料等の金属をメッキする。システムは、金属をオーバーメッキし、金属を絶縁材料の頂部の上に延在させる。
ブロック７１２において、システムは、金属層、シード層、及び絶縁材料の頂部に対してＣＭＰを行い、平坦化された頂部表面を形成する。このように、システムは、底部及び側面上がシード層でライニングされた半導体ポストを備える半導体ポスト構造を生成する。
ブロック７１４において、システムは、例えば、絶縁材料をスピンコーティング又は積層することによって、絶縁材料を第１の絶縁材料の上に適用する。一実施形態において、絶縁材料は、ブロック７１２において形成された第１の金属層構造の上に堆積される。別の実施形態において、絶縁材料は、ブロック７０６において形成された開口内に堆積される。第２の絶縁材料は、第１の絶縁材料と同じ材料であり得る。他の例において、第２の絶縁材料は第１の絶縁材料とは異なる層である。第２の絶縁材料は永久フォトレジスト等の感光性材料であり得る。
ブロック７１６において、システムは第２の絶縁材料内に開口を形成する。例えば、システムはフォトリソグラフィを行って、開口を形成する。システムは、フォトリソグラフィマスクを用いて永久フォトレジストを露出させる。その後、システムは、永久フォトレジストを現像し、現像したフォトレジストを焼成する。別の例において、システムは、絶縁材料をレーザエッチング又はプラズマエッチングすることによって、絶縁材料をパターニングする。
ブロック７１８において、システムは、ブロック７１６において形成された開口内を含み、第２の絶縁材料の上にシード層を堆積する。システムは、蒸着、スパッタリング、又はＣＶＤによってシード層を堆積し得る。
ブロック７２０において、システムは、例えば銅含有材料を用いて、シード層をメッキして、絶縁材料内の開口を充填する。システムは、金属をオーバーメッキし、そのため、金属が第２の絶縁材料の頂部の上に延在する。
ブロック７２２において、システムは、金属層、シード層、及び絶縁材料に対してＣＭＰを行い、平坦化された表面を形成する。このように、システムは、シード層によって少なくとも部分的に囲まれた第２の金属層を含んで、第２の金属層構造を形成する。少なくとも１つの例において、厚い金属層構造は、ダイの端部を超えて横方向に延在する。
少なくとも１つの例において、ブロック７１４、７１６、７１８、７２０、及び７２２が繰り返されて、絶縁材料によって囲まれる、徐々に幅広くなる金属特徴の付加的な層を形成する。
ブロック７２４において、システムは、無電解メッキを行い、第２の金属層上にメッキ層を形成する。メッキ層は、Ｎｉ／Ｓｎ、ＥＮＩＧ、ＥＮＥＰＰＩＧ、ＥＮＥＧ、Ｓｎ、又は別のメッキ層であり得る。
特許請求の範囲内で、説明した実施形態における変更が可能であり、他の実施形態が可能である。

Claims (44)

  1. 半導体パッケージング構造であって、
    ボンドパッドを含むダイ、
    前記ダイ上に配置される第１の金属層構造であって、前記第１の金属層構造が第１の幅を有し、前記第１の金属層構造が第１の金属層を含み、前記第１の金属層が前記ボンドパッドに電気的に結合される、前記第１の金属構造、
    前記第１の金属層構造の側面の周囲の第１の感光性材料、
    前記第１の金属層構造の上と前記第１の感光性材料の一部分の上とに配置される第２の金属層構造であって、前記第２の金属層構造が前記第１の金属層構造に電気的に結合され、前記第２の金属層構造が第２の幅を有し、前記第２の幅が前記第１の幅より大きい、前記第２の金属層構造、及び
    前記第２の金属層構造の側面の周囲の第２の感光性材料、
    を含む、半導体パッケージング構造。
  2. 請求項１に記載の半導体パッケージング構造であって、
    前記第１の感光性材料が永久フォトレジストである、半導体パッケージング構造。
  3. 請求項１に記載の半導体パッケージング構造であって、
    前記第１の金属層構造が、前記第１の金属層と前記第１の感光性材料との間の第１のシード層を含み、前記第２の金属層構造が、第２の金属層及び前記第２の金属層と前記第２の感光性材料との間に配置される第２のシード層を含む、半導体パッケージング構造。
  4. 請求項３に記載の半導体パッケージング構造であって、
    前記第２の金属層の上に配置されるメッキ層を更に含み、前記メッキ層及び前記第２のシード層が前記第２の金属層を完全に囲む、半導体パッケージング構造。
  5. 請求項１に記載の半導体パッケージング構造であって、
    前記第１の金属層が３μｍ～１００μｍの厚みを有し、前記第１の金属層が２０μｍ～２００μｍの幅を有する、半導体パッケージング構造。
  6. 請求項１に記載の半導体パッケージング構造であって、
    前記第２の金属層構造が２５μｍ～３００μｍの厚みを有し、前記第２の金属層構造が１５０μｍより大きい幅を有する、半導体パッケージング構造。
  7. 請求項１に記載の半導体パッケージング構造であって、
    前記第１の金属層が、長方形、正方形、円形、又は楕円形である断面を有し、前記第２の金属層構造が、長方形、円形、楕円形、多角形、又は丸い角を持つ多角形である断面を有する、半導体パッケージング構造。
  8. 請求項１に記載の半導体パッケージング構造であって、
    前記ボンドパッドが第１のボンドパッドであり、前記第１の金属層構造が前記第２の金属層構造を前記ダイの第２のボンドパッドに電気的に結合する、半導体パッケージング構造。
  9. 請求項１に記載の半導体パッケージング構造であって、
    前記第１の金属層が、前記第２の金属層構造に接する頂部幅と前記ボンドパッドに接する底部幅とを有し、前記頂部幅が前記底部幅より大きい、半導体パッケージング構造。
  10. 請求項１に記載の半導体パッケージング構造であって、
    前記ボンドパッドが前記ダイの第１の側に配置され、前記半導体パッケージング構造が、前記ダイの第２の側に配置され
    る裏側被覆を更に含み、前記ダイの前記第２の側が前記ダイの前記第１の側の反対側である、半導体パッケージング構造。
  11. 請求項１０に記載の半導体パッケージング構造であって、
    前記裏側被覆が黒フィルムである、半導体パッケージング構造。
  12. 請求項１に記載の半導体パッケージング構造であって、
    前記半導体パッケージング構造が半田を含まない、半導体パッケージング構造。
  13. 請求項１に記載の半導体パッケージング構造であって、
    前記第１の金属層が、銅か又は導電性金属の合金を含み、前記第２の金属層構造が、銅か又は導電性金属の合金を含む、半導体パッケージング構造。
  14. 請求項１に記載の半導体パッケージング構造であって、
    前記第２の金属層構造の上、及び前記第２の感光性材料の少なくとも一部分の上に配置される第３の金属層構造、及び
    前記第３の金属層構造の側面の周囲の第３の感光性材料、
    を更に含む、半導体パッケージング構造。
  15. 請求項１４に記載の半導体パッケージング構造であって、
    前記第３の金属層構造が第３の幅を有し、前記第３の幅が前記第２の幅より大きい、半導体パッケージング構造。
  16. 請求項１に記載の半導体パッケージング構造であって、
    前記第２の金属層構造が、平坦化された表面を有し、前記半導体パッケージング構造が、前記第２の金属層構造の前記平坦化された表面上に配置されるメッキ層を更に含み、前記メッキ層の少なくとも一部分が前記第２の感光性材料の頂部表面より上に延在する、半導体パッケージング構造。
  17. 請求項１６に記載の半導体パッケージング構造であって、
    前記第１の金属層が３μｍ～１００μｍの厚みを有し、前記第１の金属層が２５μｍ～２００μｍの幅を有する、半導体パッケージング構造。
  18. 請求項１７に記載の半導体パッケージング構造であって、
    前記第２の金属層構造が２５μｍ～３００μｍの厚みを有し、前記第２の金属層構造が１５０μｍより大きい幅を有する、半導体パッケージング構造。
  19. 請求項１６に記載の半導体パッケージング構造であって、
    前記メッキ層が２μｍ～８μｍの厚みを有する、半導体パッケージング構造。
  20. 請求項１６に記載の半導体パッケージング構造であって、
    前記第１の金属層構造が、前記第１の金属層と前記第１の感光性材料との間の第１のシード層を更に含み、前記第２の金属層構造が、第２の金属層及び前記第２の金属層と前記第２の感光性材料との間の第２のシード層を含む、半導体パッケージング構造。
  21. 請求項２０に記載の半導体パッケージング構造であって、
    前記第１のシード層、前記第２のシード層、及び前記メッキ層が、前記第１の金属層及び前記第２の金属層を囲む、半導体パッケージング構造。
  22. 請求項１６に記載の半導体パッケージング構造であって、
    前記メッキ層が、Ｎｉ、ＮｉＡｕ、ＮｉＰｄ、ＮｉＰｄＡｕ、ＮｉＡｇ、Ｓｎ、ＮｉＳｎ、無電解ニッケル置換金（ＥＮＩＧ）、無電解ニッケル無電解金（ＥＮＥＧ）、又は無電解ニッケル無電解パラジウム置換金（ＥＮＥＰＩＧ）を含む、半導体パッケージング構造。
  23. 半導体パッケージング構造であって、
    ボンドパッドを含むダイ、
    前記ダイを少なくとも部分的に囲むモールド化合物、
    前記ダイ上に配置される第１の金属層構造であって、前記第１の金属層構造が第１の金属層を含み、前記第１の金属層が前記ボンドパッドに電気的に結合される、前記第１の金属層構造、
    前記第１の金属層構造の側面の周囲の第１の絶縁材料、
    前記第１の金属層構造の上に及び前記第１の絶縁材料の一部分の上に配置される第２の金属層構造であって、前記第２の金属層構造が前記第１の金属層に電気的に結合され、前記第２の金属層構造の少なくとも一部分が前記モールド化合物の上の前記ダイの端部を超えて延在する、前記第２の金属層構造、及び
    前記第２の金属層構造の側面の周囲の第２の絶縁材料、
    を含む、半導体パッケージング構造。
  24. 請求項２３に記載の半導体パッケージング構造であって、
    前記第１の絶縁材料及び前記第２の絶縁材料が感光性材料で構成される、半導体パッケージング構造。
  25. 請求項２４に記載の半導体パッケージング構造であって、
    前記感光性材料が永久フォトレジストである、半導体パッケージング構造。
  26. 請求項２３に記載の半導体パッケージング構造であって、
    前記第１の金属層を囲むシード層を更に含む、半導体パッケージング構造。
  27. 請求項２３に記載の半導体パッケージング構造であって、
    前記第２の金属層構造上に配置されるメッキ層、及び
    前記第２の金属層構造を少なくとも部分的に囲むシード層を更に含み、前記メッキ層及び前記シード層が前記第２の金属層構造を囲む、半導体パッケージング構造。
  28. 請求項２７に記載の半導体パッケージング構造であって、
    前記メッキ層が前記第２の絶縁材料の頂部表面を超えて延在する、半導体パッケージング構造。
  29. 請求項２３に記載の半導体パッケージング構造であって、
    前記ダイが第１のダイであり、前記ボンドパッドが第１のボンドパッドであり、前記半導体パッケージング構造が、
    第２のボンドパッドを含む第２のダイ、及び
    前記第２のダイ上に配置される第２の金属層構造であって、前記第２の金属層構造が、前記第２のボンドパッドを前記第２の金属層構造に電気的に結合する前記第２の金属層構造を更に含み、前記第２の金属層構造が前記第１のダイの少なくとも一部分の上及び前記第２のダイの少なくとも一部分の上に配置される、半導体パッケージング構造。
  30. 請求項２９に記載の半導体パッケージング構造であって、
    前記モールド化合物が前記第１のダイ及び前記第２のダイを少なくとも部分的に囲む、半導体パッケージング構造。
  31. 方法であって、
    ボンドパッドを含む半導体構造に第１の絶縁材料を適用すること、
    前記第１の絶縁材料に開口を形成して、前記ボンドパッドの少なくとも一部分を露出させること、
    第１のシード層を、前記第１の絶縁材料の上と前記第１の絶縁材料の前記開口の底部又は側壁の少なくとも一部分上とに堆積させること、
    第１の金属層を、前記第１のシード層の上及び前記第１の絶縁材料の前記開口内にメッキすること、
    前記第１の絶縁材料における前記開口内に第１の金属層構造を形成するように、前記第１の金属層、前記第１のシード層、及び前記第１の絶縁材料の少なくとも一部分に対して化学機械研磨（ＣＭＰ）を行うこと、
    第２の絶縁材料を前記第１の絶縁材料の上及び前記第１の金属層構造の上に適用すること、
    前記第２の絶縁材料内に開口を形成して、前記第１の金属層構造の少なくとも一部分及び前記第１の絶縁材料の少なくとも一部分を露出させること、
    第２のシード層を前記第２の絶縁材料の上に及び前記第２の絶縁材料の前記開口の底部又は側壁の少なくとも一部分上に堆積させること、
    第２の金属層を前記第２のシード層の上及び前記第２の絶縁材料の前記開口内にメッキすること、及び
    前記第２の絶縁材料の前記開口内に第２の金属層構造を形成するように、前記第２の金属層上、前記第２のシード層上、及び前記第２の絶縁材料に対してＣＭＰを行うことであって、前記第２の金属層構造が前記第２の金属層及び前記第２のシード層を含むこと、
    を含む、方法。
  32. 請求項３１に記載の方法であって、
    前記第１の絶縁材料を適用することが、前記第１の絶縁材料を前記半導体構造上にスピンコーティングすることを含み、前記第２の絶縁材料を適用することが、前記第２の絶縁材料を前記第１の絶縁材料上及び前記第１の金属層構造上にスピンコーティングすることを含む、方法。
  33. 請求項３１に記載の方法であって、
    前記第１の絶縁材料を適用することが、前記第１の絶縁材料を前記半導体構造上に積層することを含み、前記第２の絶縁材料を適用することが前記第２の絶縁材料を前記第１の絶縁材料上及び前記第１の金属層構造上に積層することを含む、方法。
  34. 請求項３１に記載の方法であって、
    前記第１の絶縁材料内に前記開口を形成することが、前記第１の絶縁材料に対してフォトリソグラフィを行うことを含み、前記第２の絶縁材料内に前記開口を形成することが、前記第２の絶縁材料に対してフォトリソグラフィを行うことを含む、方法。
  35. 請求項３１に記載の方法であって、
    メッキ層を前記第２の金属層構造に適用することを更に含み、前記メッキ層が前記第２の絶縁材料の頂部表面より上に延在する、方法。
  36. 請求項３１に記載の方法であって、
    前記半導体構造の表面に裏側被覆を適用することを更に含む、方法。
  37. 請求項３１に記載の方法であって、
    前記半導体構造がダイであり、前記方法が、
    前記ダイをキャリアに取り付けること、
    前記ダイが前記キャリアに取り付けられている間に、前記ダイを覆うため、前記ダイに対してモールドを行うこと、及び
    前記ダイに対してモールドを行った後に、再構成されたウェハを生成するため、前記キャリアを除去すること、
    を更に含む、方法。
  38. 請求項３７に記載の方法であって、
    前記半導体構造が第１のダイを含み、前記方法が、
    前記第１のダイを前記キャリアに取り付けること、及び
    第２のダイを前記キャリアに取り付けること、
    を更に含む、方法。
  39. 方法であって、
    ボンドパッドを含む半導体構造に第１の絶縁材料を適用すること、
    前記第１の絶縁材料内に開口を形成し、前記ボンドパッドの少なくとも一部分を露出させること、
    前記第１の絶縁材料の上と前記第１の絶縁材料の前記開口の底部又は側壁の少なくとも一部分上とに第２の絶縁材料を適用すること、
    前記第２の絶縁材料内に、前記第１の絶縁材料の前記開口の少なくとも一部分を介して延在する開口を形成し、前記ボンドパッドの少なくとも一部分を露出させること、
    前記第２の絶縁材料の上と前記第２の絶縁材料及び前記第１の絶縁材料の前記開口の底部又は側壁の少なくとも一部分上とにシード層を堆積させること、
    金属層を前記シード層の上及び前記第２の絶縁材料及び前記第１の絶縁材料の前記開口内に堆積させること、及び
    第１の金属層構造を前記第１の絶縁材料の前記開口内に、及び第２の金属層構造を前記第２の絶縁材料の前記開口内に形成するため、前記金属層の少なくとも一部分上と、前記シード層上と、前記第２の絶縁材料とに対してＣＭＰを行うこと、
    を含む、方法。
  40. 請求項３９に記載の方法であって、
    前記第２の絶縁材料を適用することが、前記第２の絶縁材料を前記第１の絶縁材料上にスピンコーティングすること又は積層することを含む、方法。
  41. 請求項３９に記載の方法であって、
    前記開口を、前記第２の絶縁材料内に及び前記第１の絶縁材料の前記開口を介して形成することが、前記第２の絶縁材料に対してフォトリソグラフィを行うことを含む、方法。
  42. 請求項３９に記載の方法であって、
    メッキ層を前記第２の金属層構造に適用することを更に含み、前記メッキ層が前記第２の絶縁材料の頂部より上に延在する、方法。
  43. 請求項３９に記載の方法であって、
    裏側被覆を前記半導体構造の前記ボンドパッドの側とは反対の側に適用することを更に含む、方法。
  44. 請求項３９に記載の方法であって、
    前記半導体構造がダイであり、前記方法が、
    前記ダイをキャリアに取り付けること、
    前記ダイが前記キャリアに取り付けられている間に、前記ダイを少なくとも部分的に覆うように、前記ダイに対してモールドを行うこと、及び
    前記ダイに対してモールドを行った後に、再構成されたウェハを生成するため、前記ダイから前記キャリアを除去すること、
    を更に含む、方法。
JP2023187382A 2017-10-05 2023-11-01 半導体パッケージングのための構造及び方法 Pending JP2024001301A (ja)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
US201762568340P 2017-10-05 2017-10-05
US201762568343P 2017-10-05 2017-10-05
US62/568,340 2017-10-05
US62/568,343 2017-10-05
US16/148,648 2018-10-01
US16/148,648 US11705414B2 (en) 2017-10-05 2018-10-01 Structure and method for semiconductor packaging
PCT/US2018/054427 WO2019071016A1 (en) 2017-10-05 2018-10-04 STRUCTURE AND METHOD FOR SEMICONDUCTOR ENCAPSULATION
JP2020519727A JP2021501459A (ja) 2017-10-05 2018-10-04 半導体パッケージングのための構造及び方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020519727A Division JP2021501459A (ja) 2017-10-05 2018-10-04 半導体パッケージングのための構造及び方法

Publications (1)

Publication Number Publication Date
JP2024001301A true JP2024001301A (ja) 2024-01-09

Family

ID=65994033

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020519727A Pending JP2021501459A (ja) 2017-10-05 2018-10-04 半導体パッケージングのための構造及び方法
JP2023187382A Pending JP2024001301A (ja) 2017-10-05 2023-11-01 半導体パッケージングのための構造及び方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020519727A Pending JP2021501459A (ja) 2017-10-05 2018-10-04 半導体パッケージングのための構造及び方法

Country Status (5)

Country Link
US (2) US11705414B2 (ja)
EP (1) EP3692572A4 (ja)
JP (2) JP2021501459A (ja)
CN (1) CN111316430A (ja)
WO (1) WO2019071016A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4931496A (en) * 1987-07-08 1990-06-05 Amoco Corporation Damage tolerant fiber-reinforced composites based on cyanate ester/urea thermosetting composition
US5122440A (en) * 1988-09-06 1992-06-16 Chien Chung Ping Ultraviolet curing of photosensitive polyimides
TW290731B (ja) * 1995-03-30 1996-11-11 Siemens Ag
US6358849B1 (en) * 1997-12-23 2002-03-19 Texas Instruments Incorporated Integrated circuit interconnect and method
US6174810B1 (en) * 1998-04-06 2001-01-16 Motorola, Inc. Copper interconnect structure and method of formation
JP3669196B2 (ja) * 1998-07-27 2005-07-06 日東電工株式会社 紫外線硬化型粘着シート
JP4979154B2 (ja) * 2000-06-07 2012-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US6432796B1 (en) * 2000-06-28 2002-08-13 Micron Technology, Inc. Method and apparatus for marking microelectronic dies and microelectronic devices
TW517361B (en) 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
US6815820B2 (en) * 2002-05-09 2004-11-09 Freescale Semiconductor, Inc. Method for forming a semiconductor interconnect with multiple thickness
DE10301243B4 (de) * 2003-01-15 2009-04-16 Infineon Technologies Ag Verfahren zum Herstellen einer integrierten Schaltungsanordnung, insbesondere mit Kondensatoranordnung
JP4152202B2 (ja) 2003-01-24 2008-09-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6740392B1 (en) * 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
US6713835B1 (en) * 2003-05-22 2004-03-30 International Business Machines Corporation Method for manufacturing a multi-level interconnect structure
JP2006049804A (ja) 2004-07-07 2006-02-16 Shinko Electric Ind Co Ltd 配線基板の製造方法
JP2006024698A (ja) * 2004-07-07 2006-01-26 Toshiba Corp 半導体装置及びその製造方法
CN101459174B (zh) * 2007-12-13 2010-07-07 和舰科技(苏州)有限公司 一种半导体晶片的导电结构及其制造方法
TW201023314A (en) * 2008-12-02 2010-06-16 Aflash Technology Co Ltd Semiconductor chip packaging structure
JP5336840B2 (ja) * 2008-12-26 2013-11-06 三菱重工交通機器エンジニアリング株式会社 搭乗橋
US9129955B2 (en) 2009-02-04 2015-09-08 Texas Instruments Incorporated Semiconductor flip-chip system having oblong connectors and reduced trace pitches
KR101046392B1 (ko) * 2009-07-07 2011-07-05 주식회사 하이닉스반도체 반도체 패키지용 기판과, 이를 포함하는 반도체 패키지 및 이를 이용한 스택 패키지
US8586472B2 (en) * 2010-07-14 2013-11-19 Infineon Technologies Ag Conductive lines and pads and method of manufacturing thereof
WO2012077137A2 (en) * 2010-12-10 2012-06-14 Indian Institute Of Technology, Bombay A photo-patternable multifunctional polymer nanocomposite
JP2012209287A (ja) * 2011-03-29 2012-10-25 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
JP2013069807A (ja) * 2011-09-21 2013-04-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
CN103137570B (zh) * 2011-11-29 2016-02-10 先进封装技术私人有限公司 基板结构、半导体封装元件及基板结构的制造方法
US8900929B2 (en) * 2012-03-21 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method for forming openings and trenches in insulating layer by first LDA and second LDA for RDL formation
WO2013157080A1 (ja) * 2012-04-17 2013-10-24 株式会社ディスコ 半導体装置およびその製造方法
JP6003369B2 (ja) * 2012-08-06 2016-10-05 富士通株式会社 半導体装置の製造方法
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9673093B2 (en) * 2013-08-06 2017-06-06 STATS ChipPAC Pte. Ltd. Semiconductor device and method of making wafer level chip scale package
US9257399B2 (en) * 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
US9824989B2 (en) * 2014-01-17 2017-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package and methods of forming thereof
US9257414B2 (en) * 2014-04-10 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked semiconductor structure and method
CN105793964A (zh) * 2014-11-13 2016-07-20 瑞萨电子株式会社 半导体器件及其制造方法
JP2016122834A (ja) * 2014-12-24 2016-07-07 ローム株式会社 半導体装置および半導体装置の製造方法
JP6484490B2 (ja) 2015-04-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2017038110A1 (ja) * 2015-08-28 2018-06-07 日立化成株式会社 半導体装置及びその製造方法
US9589909B1 (en) * 2015-10-23 2017-03-07 Nxp Usa, Inc. Radio frequency and electromagnetic interference shielding in wafer level packaging using redistribution layers
US9691723B2 (en) * 2015-10-30 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Connector formation methods and packaged semiconductor devices
US9786614B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US9859213B2 (en) * 2015-12-07 2018-01-02 Dyi-chung Hu Metal via structure
KR101883108B1 (ko) * 2017-07-14 2018-07-27 삼성전기주식회사 팬-아웃 반도체 패키지
US10515921B2 (en) * 2017-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
KR102440119B1 (ko) * 2017-08-10 2022-09-05 삼성전자주식회사 반도체 패키지 및 그 제조방법

Also Published As

Publication number Publication date
CN111316430A (zh) 2020-06-19
JP2021501459A (ja) 2021-01-14
US11705414B2 (en) 2023-07-18
EP3692572A4 (en) 2020-12-09
US20230299027A1 (en) 2023-09-21
US20190109105A1 (en) 2019-04-11
WO2019071016A8 (en) 2020-11-12
EP3692572A1 (en) 2020-08-12
WO2019071016A1 (en) 2019-04-11

Similar Documents

Publication Publication Date Title
US10879153B2 (en) Chip package structure
TWI721939B (zh) 半導體裝置及形成囊封晶圓級晶片尺寸封裝的方法
TWI581391B (zh) 半導體封裝以及製造其之方法
CN109937476B (zh) 晶片级封装和方法
US8669175B2 (en) Semiconductor device and manufacturing of the semiconductor device
KR102591618B1 (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
US6593220B1 (en) Elastomer plating mask sealed wafer level package method
US8785317B2 (en) Wafer level packaging of semiconductor chips
US7981807B2 (en) Manufacturing method of semiconductor device with smoothing
US8492896B2 (en) Semiconductor apparatus and semiconductor apparatus unit
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
TWI290374B (en) Chip heat sink device and method
US9159684B1 (en) Wafer-level packaged device having self-assembled resilient leads
JP3459234B2 (ja) 半導体装置およびその製造方法
US11121051B2 (en) Semiconductor packages and method of manufacturing the same
JP2024001301A (ja) 半導体パッケージングのための構造及び方法
JP2004103738A (ja) 半導体装置及びその製造方法
US8048776B2 (en) Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps
JP4334397B2 (ja) 半導体装置及びその製造方法
KR100691000B1 (ko) 웨이퍼 레벨 패키지의 제조방법
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
KR100561638B1 (ko) 재배열 금속배선기술을 적용한 패키징 제조방법
US20230154865A1 (en) Electronic package and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20231129