JP2016122834A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2016122834A
JP2016122834A JP2015230357A JP2015230357A JP2016122834A JP 2016122834 A JP2016122834 A JP 2016122834A JP 2015230357 A JP2015230357 A JP 2015230357A JP 2015230357 A JP2015230357 A JP 2015230357A JP 2016122834 A JP2016122834 A JP 2016122834A
Authority
JP
Japan
Prior art keywords
semiconductor device
functional surface
layer
surface side
support member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015230357A
Other languages
English (en)
Inventor
賢治 藤井
Kenji Fujii
賢治 藤井
守 山上
Mamoru Yamagami
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to US14/971,313 priority Critical patent/US20160190045A1/en
Publication of JP2016122834A publication Critical patent/JP2016122834A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】 製造効率を高めるとともに、半導体素子と導通支持部材とをより確実に接合することが可能な半導体装置および半導体装置の製造方法を提供すること。
【解決手段】 機能回路が形成された機能面310および機能面310とは反対側を向く裏面320を有する半導体素子300と、半導体素子300を支持し、且つ半導体素子300に導通するリード101と、半導体素子300とリード101の少なくとも一部とを覆う樹脂パッケージ400と、を備える半導体装置A1であって、半導体素子300は、機能面310に形成され、且つ機能面310が向く方向に突出する機能面側凸部334と、
機能面310に積層された補強層370と、を具備する機能面側電極330を有しており、機能面側電極330の機能面側凸部334とリード101との一部ずつが固相接合状態で接合された第1固相接合部510を有する。
【選択図】図6

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
半導体素子が内蔵された半導体装置においては、前記半導体素子への導通経路を構成し、かつ前記半導体素子を支持する導通支持部材が用いられる。特許文献1には、従来の半導体装置の一例が開示されている。この半導体装置においては、前記導通支持部材として金属からなるリードが用いられている。前記半導体素子と前記リードとを導通させる手段としては、Auなどからなる複数のワイヤが用いられている。
前記半導体装置の製造工程においては、前記複数のワイヤをボンディングする工程を実行する。このボンディング工程は、前記複数のワイヤについて順次行われ、前記複数のワイヤに対して一括して実行できない。このため、前記半導体装置の製造効率向上が阻害される。また、前記ワイヤは、比較的細いため、前記半導体装置の製造工程や前記半導体装置の使用時において、意図せず切断したり剥離したりするおそれがある。また、アイランド等と称される放熱部材に前記半導体素子を接合する場合、接合材を介して前記半導体素子と前記放熱部材とが接合される。この接合の効率向上や、接合の確実化が望まれる。
特開2014−7363号公報
本発明は、上記した事情のもとで考え出されたものであって、製造効率を高めるとともに、前記半導体素子と前記導通支持部材とをより確実に接合することが可能な半導体装置および半導体装置の製造方法を提供することをその課題とする。
本発明の第一の側面によって提供される半導体装置は、機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、を備え、前記半導体素子は、前記機能面に形成され、且つ前記機能面が向く方向に突出する機能面側凸部を具備する機能面側電極と、前記機能面に積層された補強層と、を有しており、前記機能面側電極の前記機能面側凸部と前記導通支持部材との一部ずつが固相接合状態で接合された第1固相接合部を有する。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記機能面に接する基材層を有する。
本発明の好ましい実施の形態においては、前記基材層は、Alからなる。
本発明の好ましい実施の形態においては、前記機能面側凸部と前記基材層とは、平面視において互いに重ならない。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記基材層上に積層された下地層を有する。
本発明の好ましい実施の形態においては、前記下地層は、Ti、WおよびTaのいずれかからなる。
本発明の好ましい実施の形態においては、前記機能面側電極は、前記下地層上に積層された再配線層を有し、前記機能面側凸部は、前記再配線層上に形成されている。
本発明の好ましい実施の形態においては、前記再配線層は、Cuからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記基材層よりも大である。
本発明の好ましい実施の形態においては、前記補強層は、前記再配線層と前記機能面側凸部との間に設けられている。
本発明の好ましい実施の形態においては、前記補強層は、第1導電体補強層を含む。
本発明の好ましい実施の形態においては、前記第1導電体補強層は、Niからなる。
本発明の好ましい実施の形態においては、前記補強層は、前記第1導電体補強層に対して前記機能面側凸部側に積層された第2導電体補強層を含む。
本発明の好ましい実施の形態においては、前記第2導電体補強層は、Tiからなる。
本発明の好ましい実施の形態においては、前記補強層は、前記第2導電体補強層に対して前記機能面側凸部側に積層された第3導電体補強層を含む。
本発明の好ましい実施の形態においては、前記第3導電体補強層は、Cuからなる。
本発明の好ましい実施の形態においては、前記補強層は、絶縁体からなる絶縁体補強層を含み、前記機能面側電極は、前記絶縁体補強層に対して前記機能面とは反対側に積層された再配線層を有する。
本発明の好ましい実施の形態においては、前記絶縁体補強層は、前記機能面側凸部を収容する貫通孔を有する。
本発明の好ましい実施の形態においては、前記絶縁体補強層は、ポリイミドからなる。
本発明の好ましい実施の形態においては、前記機能面側電極は、最表層に位置する接合促進層を有する。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、NiよびPdの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記機能面側電極の前記接合促進層は、前記機能面側凸部に積層されたNi層と、このNi層上に積層されたPd層を有する。
本発明の好ましい実施の形態においては、前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える。
本発明の好ましい実施の形態においては、前記パッシベーション膜は、SiNからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記機能面側凸部は、平面視において前記パッシベーション膜と重なる。
本発明の好ましい実施の形態においては、前記パッシベーション膜上に積層された保護膜を備える。
本発明の好ましい実施の形態においては、前記保護膜は、ポリイミドからなる。
本発明の好ましい実施の形態においては、前記再配線層は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記機能面側凸部は、平面視において前記保護膜と重なる。
本発明の好ましい実施の形態においては、前記機能面側凸部は、Cuからなる。
本発明の好ましい実施の形態においては、前記導通支持部材は、金属からなるリードである。
本発明の好ましい実施の形態においては、前記リードの一部が、前記樹脂パッケージから突出している。
本発明の好ましい実施の形態においては、前記リードのうち前記第1固相接合部と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記半導体素子は、複数の前記機能面側電極を有する。
本発明の好ましい実施の形態においては、前記機能面側電極は、複数の前記機能面側凸部を有する。
本発明の好ましい実施の形態においては、前記半導体素子に接合された放熱部材をさらに備えており、前記半導体素子は、前記裏面に形成された裏面金属層を有しており、前記半導体素子の前記裏面金属層と前記放熱部材との一部ずつが固相接合状態で接合された第2固相接合部を有する。
本発明の好ましい実施の形態においては、前記裏面金属層には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材には、接合促進層が積層されている。
本発明の好ましい実施の形態においては、前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている。
本発明の好ましい実施の形態においては、前記放熱部材のうち前記第2固相接合部と反対側の面は、前記樹脂パッケージから露出している。
本発明の好ましい実施の形態においては、前記導通支持部材は、前記半導体素子に向けて凸である導通支持部材側凸部を有する。
本発明の好ましい実施の形態においては、前記導通支持部材の全体が、前記導通支持部材側凸部を構成する。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記第1固相接合部を囲む曲面を有する。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記機能面が広がる方向において前記第1固相接合部から離間するように延出するひさし部を有する。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、前記第1固相接合部を避けた領域に形成された酸化物層を有する。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、主成分としてCuを含む。
本発明の好ましい実施の形態においては、前記導通支持部材側凸部は、Niをさらに含む。
本発明の第二の側面によって提供される半導体装置は、犠牲部材に金属からなる導通支持部材を形成する工程と、半導体素子の機能面に形成された金属からなる機能面側凸部を具備する機能面側電極と前記導通支持部材とを固相接合により接合する固相接合工程と、前記犠牲部材を除去する工程と、を備える。
本発明の好ましい実施の形態においては、前記固相接合工程後、前記犠牲部材を除去する工程の前に、前記半導体素子および前記導通支持部材を覆う封止樹脂を形成する工程を備える。
本発明の好ましい実施の形態においては、前記導通支持部材を形成する工程においては、貫通孔を有し且つ前記犠牲部材を部分的に覆うレジスト層を形成する処理と、前記犠牲部材のうち前記レジスト層から露出した部位にめっきにより前記導通支持部材を形成する処理と、を含む。
本発明の好ましい実施の形態においては、前記導通支持部材を形成する工程の後、前記固相接合工程の前に、前記導通支持部材のうち前記犠牲部材から離間する側の一部を除去することにより、前記導通支持部材に平坦な面を形成する工程を備える。
本発明の好ましい実施の形態においては、前記導通支持部材は、主成分としてCuを含む。
本発明の好ましい実施の形態においては、前記導通支持部材は、Niをさらに含む。
本発明の好ましい実施の形態においては、前記平坦な面を形成する工程の後、前記固相接合工程の前に、前記導通支持部材を酸化させることにより、酸化物層を形成する工程をさらに備える。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第一実施形態に基づく半導体装置を示す平面図である。 図1の半導体装置を示す底面図である。 図1の半導体装置を示す正面図である。 図1の半導体装置を示す側面図である。 図1のV−V線に沿う断面図である。 図1の半導体装置を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 図1の半導体装置の製造方法の一例を示す断面図である。 図1の半導体装置の製造方法の一例を示す要部拡大断面図である。 本発明の第ニ実施形態に基づく半導体装置を示す要部拡大断面図である。 本発明の第三実施形態に基づく半導体装置を示す要部拡大断面図である。 半発明の第四実施形態に基づく半導体装置を示す平面図である。 図18の半導体装置を示す底面図である。 図18の半導体装置を示す正面図である。 図18の半導体装置を示す側面図である。 図18のXXII−XXII線に沿う断面図である。 図18の半導体装置を示す要部拡大断面図である。 本発明の第五実施形態に基づく半導体装置を示す正面図である。 図24の半導体装置を示す断面図である。 図24の半導体装置を示す要部拡大断面図である。 図24の半導体装置の製造方法の一例を示す断面図である。 図24の半導体装置の製造方法の一例を示す断面図である。 図24の半導体装置の製造方法の一例を示す要部拡大断面図である。 図24の半導体装置の製造方法の一例を示す断面図である。 図24の半導体装置の製造方法の一例を示す要部拡大断面図である。 図24の半導体装置の製造方法の一例を示す要部拡大断面図である。 図24の半導体装置の製造方法の一例を示す要部拡大断面図である。 図24の半導体装置の製造方法の他の例を示す要部拡大断面図である。 図24の半導体装置の製造方法の他の例を示す要部拡大断面図である。 図24の半導体装置の製造方法の他の例を示す要部拡大断面図である。 図24の半導体装置の製造方法の他の例を示す要部拡大断面図である。 図24の半導体装置の製造方法の他の例を示す要部拡大断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図1〜図6は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置A1は、リード101〜107、半導体素子300および封止樹脂400を備えている。
図1は、半導体装置A1を示す平面図である。図2は、半導体装置A1を示す底面図である。図3は、半導体装置A1を示す正面図である。図4は、半導体装置A1を示す側面図である。図5は、図1のV−V線に沿う断面図である。図6は、半導体装置A1を示す要部拡大断面図である。
リード101〜107は、本発明で言う導通支持部材の一例である。リード101〜107は、半導体素子300と半導体装置A1外との導通経路を構成するとともに、半導体素子300を支持している。リード101〜107は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、リード101〜107の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。本実施形態においては、リード101〜107が、Cuからなる場合を例に説明する。リード101〜107の厚さは特に限定されないが、たとえば50μm〜500μm、好ましくは100μm〜150μmである。
リード101〜107は、それぞれが、対向部110および端子部120を有している。対向部110は、平面視において半導体素子300と重なっており、後述する半導体素子300の機能面側電極330と対向する部分である。端子部120は、封止樹脂400から露出しており、半導体装置A1を回路基板などに実装するために用いられる。図3および図5に示すように、リード101〜107は、対向部110と端子部120との間に屈曲部を有している。また、リード101は、2つの端子部120を有している。
図5に示すように、対向部110は、接合面113および裏面114を有している。接合面113は、半導体素子300の機能面側電極330に対面する面であり、機能面側電極330に接合されている。裏面114は、接合面113とは反対側を向く面である。図2および図6に示すように、対向部110の裏面114は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
本実施形態においては、図1に示すように、リード101、リード104およびリード106の端子部120が、図中左方に突出している。また、リード102、リード103、リード105およびリード107の端子部120が、図中右方に突出している。リード101の対向部110は、比較的大型である。リード102およびリード103の対向部110は、リード101の対向部110よりも小型であり、y方向に並んでいる。リード101の対向部110とリード102およびリード103の対向部110とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110は、比較的小型である。リード106およびリード107の対向部110がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
半導体素子300は、半導体装置A1の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、LSIなど種々の素子を選択できる。図5に示すように、半導体素子300は、機能面310および裏面320を有している。機能面310は、半導体素子300の機能を実現する機能回路(図示略)が形成された面である。裏面320は、機能面310とは反対側を向く面である。半導体素子300は、たとえばSiなどからなるウエハから製造される。
半導体素子300は、複数の機能面側電極330、パッシベーション膜340および保護膜350を有している。
複数の機能面側電極330は、機能面310に形成されており、リード101〜107に各別に導通している。本実施形態においては、リード101〜リード107に対応して7つの機能面側電極330が形成されている。これらの機能面側電極330は、大きさや配置が異なるものの、基本的な構成は共通している。
本実施形態においては、図1に示すように、リード101の対向部110に対向する機能面側電極330は、比較的大型であり、y方向を長手方向とする平面視永矩形状である。リード102およびリード103の対向部110と対向する2つの機能面側電極330は、平面視略正方形状であり、y方向に並んでいる。リード101の対向部110に対向する機能面側電極330とリード102およびリード103の対向部110に対向する2つの機能面側電極330とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110に対向する4つの機能面側電極330は、比較的小型であり、平面視略正方形状である。リード106およびリード107の対向部110に対向する2つの機能面側電極330がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110に対向する2つの機能面側電極330は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
図1、図5および図6に示すように、機能面側電極330は、基材層331、下地層332、再配線層333、補強層370、機能面側凸部334および接合促進層335を有している。
基材層331は、機能面310に接しており、機能面310の前記機能回路の適所に直接導通する部分である。機能面310は、たとえばAlからなる。基材層331の厚さは、たとえば0.1μm〜10μmである。
ここで、パッシベーション膜340および保護膜350について説明する。パッシベーション膜340は、半導体素子300の主体であるSiに過度な力が負荷されることを防止するためのものであり、たとえばSiNなどの絶縁材料からなる。パッシベーション膜340の厚さは、たとえば200nm〜3μmである。保護膜350は、パッシベーション膜340上に積層されており、半導体素子300の主体であるSiに過度な力が負荷されることを防止したり、再配線層333の形成を容易化するためのものである。保護膜350は、たとえばポリイミドなどの絶縁材料からなる。保護膜350の厚さは、たとえば5μm程度である。
パッシベーション膜340には、貫通孔341が形成されている。貫通孔341は、機能面側電極330の基材層331を露出させるために設けられている。本実施形態においては、パッシベーション膜340のうち貫通孔341の周辺部分が、基材層331の端縁を覆っている。保護膜350には、貫通孔351が形成されている。貫通孔351は、平面視において貫通孔341と一致しており、機能面側電極330の基材層331を露出させるために設けられている。
機能面側電極330の説明に戻る。下地層332は、再配線層333を形成するための下地をなす層である。下地層332は、平面視において、機能面側電極330の形状に一致する。すなわち、下地層332は、基材層331のうちパッシベーション膜340および保護膜350から露出した部分と、パッシベーション膜340の貫通孔341、保護膜350の貫通孔351および保護膜350の適所を覆っている。下地層332は、たとえばTi、TiWおよびTaなどからなる。下地層332の厚さは、100nm程度である。
再配線層333は、機能面側電極330の主体をなす層であり、平面視において基材層331よりも大である。再配線層333の材質は特に限定されないが、本実施形態においては、Cuからなる。再配線層333の厚さは、たとえば10μm程度である。
補強層370は、機能面310に積層された膜であり、機能面側電極330を補強するために設けられている。本実施形態においては、補強層370は、再配線層333と機能面側凸部334との間に設けられている。また、本実施形態の補強層370は、第1導電体補強層371からなる。第1導電体補強層371は、単一の金属からなる層であり、本実施形態においては、Niからなる。第1導電体補強層371の厚さは、たとえば3〜20μmである。
機能面側凸部334は、第1導電体補強層371上に形成されており、機能面310が向く方向に突出している。機能面側凸部334の材質は、導電性材料であれば特に限定されないが、本実施形態においては、Cuである。また、機能面側凸部334の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部334の大きさは、直径が25μm〜200μm、高さが10μm〜500μmである。平面視において、機能面側凸部334は、基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、機能面側凸部334は、平面視においてパッシベーション膜340および保護膜350と重なっている。
また、本実施形態においては、図1に示すように、リード101、リード102およびリード103の対向部110に対向する3つの機能面側電極330には、複数の機能面側凸部334が形成されている。リード101の対向部110に対向する機能面側凸部334には、4行2列の8個の機能面側凸部334が形成されている。リード102およびリード103の対向部110に対向する機能面側電極330には、2行2列の4個の機能面側凸部334が形成されている。リード104〜107の対向部110に対向する機能面側電極330には、1つずつの機能面側凸部334が形成されている。
接合促進層335は、機能面側電極330の最表層を構成しており、本実施形態においては、機能面側凸部334および第1導電体補強層371を覆っている。接合促進層335は、機能面側電極330とリード101〜107の対向部110との接合を強化するためのものである。接合促進層335は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、機能面側凸部334および第1導電体補強層371を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層335の厚さは、たとえば100nm〜10μm程度である。また、接合促進層335の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
機能面側電極330とリード101〜107の対向部110とは、固相接合によって接合されている。より具体的には、機能面側凸部334の頂面と対向部110の接合面113とが固相接合されている。これにより、図6に示すように、半導体装置A1は、機能面側凸部334の帳面と対向部110の接合面113との一部ずつが固相接合状態で接合された第1固相接合部510を有する。なお、本実施形態においては、機能面側凸部334と対向部110の接合面113との間に接合促進層335が介在する構成となっている。なお、機能面側電極330に接合促進層335を形成することに加えて、あるいはこれに代えて、対向部110の接合面113に接合促進層を形成してもよい。
封止樹脂400は、半導体素子300の全体と、リード101〜107のうち端子部120を除く部分とを覆っている。封止樹脂400は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、400は、機能面側凸部334を避けた領域において、対向部110の接合面113と機能面側電極330の接合促進層335との間にも充填されている。
次に、半導体装置A1の製造方法の一例について、以下に説明する。
まず、図7に示すように、半導体素子300に基材層331を形成する。基材層331は、半導体素子300の機能面310に形成された機能回路(図示略)の適所に導通する。基材層331は、たとえばAlを用いためっきによってパターン形成する。基材層331の厚さは、たとえば0.1μm〜10μmである。
次いで、図8に示すように、パッシベーション膜340および保護膜350を形成する。パッシベーション膜340および保護膜350の形成は、たとえばSiN膜およびポリイミド膜を機能面310全面に形成する。前記SiN膜の厚さは、たとえば200nm〜3μmである。また、前記ポリイミド膜の厚さは、たとえば5μm程度である。そして、エッチングなどのパターニングにより、前記SiN膜および前記ポリイミド膜に基材層331を露出させる貫通孔341および貫通孔351を形成する。これにより、パッシベーション膜340および保護膜350が得られる。
次いで、図9に示すように、下地層332を形成する。具体的には、基材層331のうちパッシベーション膜340および保護膜350から露出する部分と、貫通孔341および貫通孔351と、保護膜350とを覆うように、厚さが100nm程度のTi、TiWおよびTaなどからなる膜を形成する。製膜方法は特に限定されないが、CVDやスパッタなどを用いることができる。なお、下地層332の形状、大きさおよび配置は、形成すべき機能面側電極330の形状、大きさおよび配置に対応させる。
次いで、図10に示すように、再配線層333を形成する。再配線層333の形成は、たとえば下地層332を利用した電解メッキによって行う。再配線層333は、たとえばCuからなり、その厚さが10μm程度である。再配線層333の形状、大きさおよび配置は、下地層332と略一致する。
次いで、図11に示すように第1導電体補強層371を形成する。第1導電体補強層371の形成は、たとえばメッキによっておこなう。第1導電体補強層371は、たとえばNiからなり、その厚さが3〜20μmである。第1導電体補強層371の形状、大きさおよび配置は、下地層332と略一致する。
次いで、図12に示すように、機能面側凸部334を形成する。機能面側凸部334の形成は、たとえばメッキやスパッタリングとパターニングとを組み合わせることによって行う。たとえば、機能面側凸部334の平面視形状に一致する開口を有するマスクを用意し、このマスクを用いてメッキやスパッタリングによってCuを付着させる。または、メッキやスパッタリングによって形成したCu膜に対して、エッチング処理などを施すことにより、機能面側凸部334を形成する。
次いで、図13に示すように、接合促進層335を形成する。接合促進層335の形成は、第1導電体補強層371および機能面側凸部334を覆うように、たとえばめっきによってNi層およびPd層を順次形成することによって行う。接合促進層335の厚さは、たとえば100nm〜10μmである。
次いで、図14に示すように、リード101〜107の対向部110の接合面113と半導体素子300の複数の機能面側電極330とを接合する。この接合においては、たとえば、半導体素子300をテーブル801に固定し、リード101〜107の対向部110の裏面114に治具802を押し付ける。治具802の図中下面には複数の突起が形成されている。治具802からリード101〜107に所定の押圧力を加えた状態で、治具802をxy平面内において振動させる。この振動は、たとえば超音波と比べて低周波数であり、たとえば100Hz以下、具体的には50Hz〜60Hzである。これにより、図15に示すように、接合促進層335を挟んで機能面側凸部334と対向部110とが固相接合される。これにより、第1固相接合部510が形成される。また、対向部110の裏面114は、治具802が押し付けられた痕跡として、凹凸状の形状とされる。
この後は、封止樹脂400を形成するなどの工程を経ることにより、半導体装置A1が得られる。
次に、半導体装置A1の作用について説明する。
本実施形態によれば、機能面側凸部334とリード101〜107の対向部110との一部ずつが固相接合によって接合された第1固相接合部510が形成されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側凸部334とリード101〜107の対向部110との固相接合を一括して実施することができる。また、補強層370が設けられていることにより、機能面側電極330の剛性が補強されている。このため、固相接合を行う際に負荷される力によって、機能面310などが損傷することを防止することができる。したがって、機能面310を保護しつつ、半導体装置A1の製造効率を向上させることが可能である。また、機能面側凸部334とリード101〜107の対向部110との接合強度を高めることができる。補強層370をNiからなる第1導電体補強層371によって構成することは、機能面310を保護するのに適している。
機能面側凸部334を設けることにより、機能面側電極330とリード101〜107の対向部110との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、機能面側凸部334を設けることにより、半導体素子300の機能面310とリード101〜107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A1において絶縁されるべき箇所をより確実に絶縁することができる。
機能面側凸部334が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに固相接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部334を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、固相接合時の力をパッシベーション膜340およびお保護膜350によって吸収することができる。
接合促進層335を設けることにより、機能面側凸部334と対向部110との固相接合をより確実に行うことができる。
図16〜図38は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図16は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置A2は、補強層370の構成が、上述した半導体装置A1と異なっている。
本実施形態においては、補強層370は、第1導電体補強層371、第2導電体補強層372および第3導電体補強層373からなる。第2導電体補強層372は、第1導電体補強層371に対して機能面側凸部334側に積層されている。第2導電体補強層372は、たとえば、Tiからなる。第2導電体補強層372の厚さは、たとえば0.1μm程度である。
第3導電体補強層373は、第2導電体補強層372に対して機能面側凸部334側に積層されている。第3導電体補強層373は、たとえばCuからなる。第3導電体補強層373の厚さは、たとえば3μm程度である。
このような実施形態によっても、機能面310を保護しつつ、半導体装置A2の製造効率を向上させることが可能である。また、機能面側凸部334とリード101〜107の対向部110との接合強度を高めることができる。また、補強層370を第1導電体補強層371、第2導電体補強層372および第3導電体補強層373によって構成することにより、機能面310をより確実に保護することができる。
図17は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置A3は、主に補強層370および再配線層333の構成が、上述した半導体装置A1およびA2と異なっている。
本実施形態においては、下地層332は、基材層331に重なる領域であって、機能面側凸部334が形成されるべき箇所に形成されている。機能面側凸部334は、下地層332を利用して形成されている。すなわち、機能面側凸部334は、平面視において基材層331と一致する位置に設けられている。
補強層370は、絶縁体補強層374からなる。絶縁体補強層374は、絶縁体からなり、本実施形態においては、ポリイミドからなる。絶縁体補強層374は、保護膜350を覆うように形成されている。絶縁体補強層374には、貫通孔374aが形成されている。貫通孔374aは、絶縁体補強層374を厚さ方向に貫通しており、機能面側凸部334を収容している。
機能面側凸部334および絶縁体補強層374の形成は、たとえば、保護膜350を覆うレジスト膜を形成し、このレジスト膜に機能面側凸部334を型どる貫通孔を設ける。この貫通孔を埋めるように、たとえばCuメッキを施すことにより、機能面側凸部334が形成される。次いで、前記レジスト膜を除去する。そして、ポリイミド樹脂材料などを用いて絶縁体補強層374を形成する。この結果、貫通孔374aを有する絶縁体補強層374が得られる。
本実施形態においては、機能面側凸部334に対して機能面310とは反対側に再配線層333が設けられている。再配線層333を形成するにあたっては、絶縁体補強層374の外表面に下地層を形成してもよい。再配線層333の外表面には、接合促進層335が積層されている。
このような実施形態によっても、機能面310を保護しつつ、半導体装置A2の製造効率を向上させることが可能である。また、機能面側凸部334とリード101〜107の対向部110との接合強度を高めることができる。機能面側凸部334の外側に再配線層333を設けることにより、機能面側凸部334への外力負荷をより分散させることができる。
図18〜図23は、本発明の第四実施形態に基づく半導体装置を示している。本実施形態の半導体装置A4は、リード101〜107、放熱部材200、半導体素子300および封止樹脂400を備えている。
図18は、半導体装置A4を示す平面図である。図19は、半導体装置A4を示す底面図である。図20は、半導体装置A4を示す正面図である。図21は、半導体装置A4を示す側面図である。図22は、図18のXXII−XXII線に沿う断面図である。図23は、半導体装置A4を示す要部拡大断面図である。
リード101〜107は、本発明で言う導通支持部材の一例である。リード101〜107は、半導体素子300と半導体装置A4外との導通経路を構成するとともに、半導体素子300を支持している。リード101〜107は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、リード101〜107の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。本実施形態においては、リード101〜107が、Cuからなる場合を例に説明する。リード101〜107の厚さは特に限定されないが、たとえば50μm〜500μm、好ましくは100μm〜150μmである。
リード101〜107は、それぞれが、対向部110および端子部120を有している。対向部110は、平面視において半導体素子300と重なっており、後述する半導体素子300の機能面側電極330と対向する部分である。端子部120は、封止樹脂400から露出しており、半導体装置A4を回路基板などに実装するために用いられる。図20および図22に示すように、リード101〜107は、対向部110と端子部120との間に屈曲部を有している。また、リード101は、2つの端子部120を有している。
図22に示すように、対向部110は、接合面113および裏面114を有している。接合面113は、半導体素子300の機能面側電極330に対面する面であり、機能面側電極330に接合されている。裏面114は、接合面113とは反対側を向く面である。図19および図23に示すように、対向部110の裏面114は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
本実施形態においては、図18に示すように、リード101、リード104およびリード106の端子部120が、図中左方に突出している。また、リード102、リード103、リード105およびリード107の端子部120が、図中右方に突出している。リード101の対向部110は、比較的大型である。リード102およびリード103の対向部110は、リード101の対向部110よりも小型であり、y方向に並んでいる。リード101の対向部110とリード102およびリード103の対向部110とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110は、比較的小型である。リード106およびリード107の対向部110がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
放熱部材200は、半導体素子300に接合されており、半導体素子300からの放熱を促進するためのものである。放熱部材200は、金属からなり、好ましくはCuおよびNiのいずれか、またはこれらの合金や42アロイなどからなる。また、放熱部材200の表面に、Ti、Ag、Pd、Auなどのめっき層を設けてもよい。放熱部材200の厚さは特に限定されないが、たとえば50μm〜500μm、好ましくは100μm〜150μmである。本実施形態においては、放熱部材200が、Cuからなり、リード101〜リード107とともに形成されている場合を例に説明する。この場合、半導体装置A4の製造工程においては、同一の板状部材から、リード101〜リード107と放熱部材200とを形成する。また、半導体素子300を挟んでリード101〜リード107と放熱部材200とが対向する配置を実現するには、放熱部材200に対してリード101〜リード107をy軸に延びる回転軸廻りに180°回転させる手法を採用しうる。
図22および図23に示すように、放熱部材200は、接合面210および裏面220を有している。接合面210は、半導体素子300に対して接合されている。裏面220は、接合面210とは反対側を向く面である。本実施形態においては、裏面220は、封止樹脂400から露出している。また、図18および図23に示すように、裏面220は、凹凸状とされている。この凹凸状部分の深さは、たとえば20μm程度である。
半導体素子300は、半導体装置A4の機能を発揮する素子であり、その種類は特に限定されないが、トランジスタ、ダイオード、LSIなど種々の素子を選択できる。図22に示すように、半導体素子300は、機能面310および裏面320を有している。機能面310は、半導体素子300の機能を実現する機能回路(図示略)が形成された面である。裏面320は、機能面310とは反対側を向く面である。半導体素子300は、たとえばSiなどからなるウエハから製造される。
半導体素子300は、複数の機能面側電極330、パッシベーション膜340、保護膜350、裏面金属層360および接合促進層361を有している。
複数の機能面側電極330は、機能面310に形成されており、リード101〜107に各別に導通している。本実施形態においては、リード101〜リード107に対応して7つの機能面側電極330が形成されている。これらの機能面側電極330は、大きさや配置が異なるものの、基本的な構成は共通している。
本実施形態においては、図18に示すように、リード101の対向部110に対向する機能面側電極330は、比較的大型であり、y方向を長手方向とする平面視永矩形状である。リード102およびリード103の対向部110と対向する2つの機能面側電極330は、平面視略正方形状であり、y方向に並んでいる。リード101の対向部110に対向する機能面側電極330とリード102およびリード103の対向部110に対向する2つの機能面側電極330とは、x方向に並んでいる。リード104、リード105、リード106およびリード107の対向部110に対向する4つの機能面側電極330は、比較的小型であり、平面視略正方形状である。リード106およびリード107の対向部110に対向する2つの機能面側電極330がx方向中央寄りにおいてx方向に並んで配置されている。リード104およびリード105の対向部110に対向する2つの機能面側電極330は、リード106およびリード107の対向部110を挟んでx方向両側に配置されている。
図18、図22および図23に示すように、機能面側電極330は、基材層331、下地層332、再配線層333、補強層370、機能面側凸部334および接合促進層335を有している。
基材層331は、機能面310に接しており、機能面310の前記機能回路の適所に直接導通する部分である。機能面310は、たとえばAlからなる。基材層331の厚さは、たとえば0.1μm〜10μmである。
ここで、パッシベーション膜340および保護膜350について説明する。パッシベーション膜340は、半導体素子300の主体であるSiに過度な力が負荷されることを防止するためのものであり、たとえばSiNなどの絶縁材料からなる。パッシベーション膜340の厚さは、たとえば200nm〜3μmである。保護膜350は、パッシベーション膜340上に積層されており、半導体素子300の主体であるSiに過度な力が負荷されることを防止したり、再配線層333の形成を容易化するためのものである。保護膜350は、たとえばポリイミドなどの絶縁材料からなる。保護膜350の厚さは、たとえば5μm程度である。
パッシベーション膜340には、貫通孔341が形成されている。貫通孔341は、機能面側電極330の基材層331を露出させるために設けられている。本実施形態においては、パッシベーション膜340のうち貫通孔341の周辺部分が、基材層331の端縁を覆っている。保護膜350には、貫通孔351が形成されている。貫通孔351は、平面視において貫通孔341と一致しており、機能面側電極330の基材層331を露出させるために設けられている。
機能面側電極330の説明に戻る。下地層332は、再配線層333を形成するための下地をなす層である。下地層332は、平面視において、機能面側電極330の形状に一致する。すなわち、下地層332は、基材層331のうちパッシベーション膜340および保護膜350から露出した部分と、パッシベーション膜340の貫通孔341、保護膜350の貫通孔351および保護膜350の適所を覆っている。下地層332は、たとえばTi、TiWおよびTaなどからなる。下地層332の厚さは、100nm程度である。
再配線層333は、機能面側電極330の主体をなす層であり、平面視において基材層331よりも大である。再配線層333の材質は特に限定されないが、本実施形態においては、Cuからなる。再配線層333の厚さは、たとえば10μm程度である。
補強層370は、機能面310に積層された膜であり、機能面側電極330を補強するために設けられている。本実施形態においては、補強層370は、再配線層333と機能面側凸部334との間に設けられている。また、本実施形態の補強層370は、第1導電体補強層371からなる。第1導電体補強層371は、単一の金属からなる層であり、本実施形態においては、Niからなる。第1導電体補強層371の厚さは、たとえば3〜20μmである。なお、図示された補強層370は、上述した半導体装置A1と同様の構成であるが、これ以外の半導体装置A2や半導体装置A3における補強層370を適用してもよい。
機能面側凸部334は、第1導電体補強層371上に形成されており、機能面310が向く方向に突出している。機能面側凸部334の材質は、導電性材料であれば特に限定されないが、本実施形態においては、Cuである。また、機能面側凸部334の形状は特に限定されないが、本実施形態においては、円柱形状である。機能面側凸部334の大きさは、直径が25μm〜200μm、高さが10μm〜500μmである。平面視において、機能面側凸部334は、基材層331とは重なっておらず、基材層331を避けた位置に配置されている。また、機能面側凸部334は、平面視においてパッシベーション膜340および保護膜350と重なっている。
また、本実施形態においては、図18に示すように、リード101、リード102およびリード103の対向部110に対向する3つの機能面側電極330には、複数の機能面側凸部334が形成されている。リード101の対向部110に対向する機能面側凸部334には、4行2列の8個の機能面側凸部334が形成されている。リード102およびリード103の対向部110に対向する機能面側電極330には、2行2列の4個の機能面側凸部334が形成されている。リード104〜107の対向部110に対向する機能面側電極330には、1つずつの機能面側凸部334が形成されている。
接合促進層335は、機能面側電極330の最表層を構成しており、本実施形態においては、機能面側凸部334および第1導電体補強層371を覆っている。接合促進層335は、機能面側電極330とリード101〜107の対向部110との接合を強化するためのものである。接合促進層335は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、機能面側凸部334および第1導電体補強層371を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層335の厚さは、たとえば100nm〜10μm程度である。また、接合促進層335の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
機能面側電極330とリード101〜107の対向部110とは、固相接合によって接合されている。より具体的には、機能面側凸部334の頂面と対向部110の接合面113とが固相接合されている。これにより、図23に示すように、半導体装置A4は、機能面側凸部334の頂面と対向部110の接合面113との一部ずつが固相接合状態で接合された第2固相接合部520を有する。なお、本実施形態においては、機能面側凸部334と対向部110の接合面113との間に接合促進層335が介在する構成となっている。なお、機能面側電極330に接合促進層335を形成することに加えて、あるいはこれに代えて、対向部110の接合面113に接合促進層を形成してもよい。
裏面金属層360は、裏面320に形成されており、本実施形態においては、裏面320の全面を覆っている。裏面金属層360は、金属からなり、Cu、Al、Ti,Auなどからなる。裏面金属層360の厚さは、たとえば0.1μm〜10μmである。
接合促進層361は、裏面金属層360上に積層されている。接合促進層361は、NiおよびPdの少なくともいずれかを含んでおり、本実施形態においては、裏面320を直接覆うNi層と、このNi層上に積層されたPd層からなる。接合促進層361の厚さは、たとえば100nm〜10μm程度である。また、接合促進層361の材質としては、上記以外にCu、Al、Ti、Auなどを適宜採用できる。
裏面金属層360と放熱部材200の接合面210とは、固相接合によって接合されている。本実施形態においては、裏面金属層360と接合面210との間に接合促進層361が介在する格好となっている。放熱部材200の裏面220が上述した凹凸状である理由は、裏面金属層360と放熱部材200とを固相接合する際に治具が押し付けられた痕跡である。
封止樹脂400は、半導体素子300の全体と、リード101〜107のうち端子部120を除く部分とを覆っている。封止樹脂400は、絶縁性材料からなり、本実施形態においては、たとえば黒色のエポキシ樹脂からなる。本実施形態においては、400は、機能面側凸部334を避けた領域において、対向部110の接合面113と機能面側電極330の接合促進層335との間にも充填されている。
本実施形態によれば、放熱部材200と半導体素子300の裏面320とが固相接合されている。これにより、たとえば接合材を介在させて接合する場合と比べて、放熱部材200と半導体素子300の裏面320の接合の効率化を図ることができる。また、固相接合することにより、半導体素子300から放熱部材200への伝熱効率を高めることが可能であり、半導体素子300からの放熱を促進することができる。
機能面側凸部334とリード101〜107の対向部110とが固相接合によって接合されている。固相接合は、両者が直接接合される接合形態であり、ワイヤやはんだなど、両者の間に介在する接合媒体を必要としない。また、すべての機能面側凸部334とリード101〜107の対向部110との固相接合を一括して実施することができる。これにより、半導体装置A4の製造効率を向上させることが可能である。また、機能面側凸部334とリード101〜107の対向部110との接合強度を高めることができる。
機能面側凸部334を設けることにより、機能面側電極330とリード101〜107の対向部110との接合面積を縮小することが可能である。これにより、固相接合時において所定の接合圧力を得るために加えるべき力の大きさをより小さくすることができる。これにより、半導体素子300が意図せず損傷することなどを防止することができる。また、機能面側凸部334を設けることにより、半導体素子300の機能面310とリード101〜107の対向部110の接合面113との間に、封止樹脂400を確実に充填することが可能である。これにより、半導体装置A4において絶縁されるべき箇所をより確実に絶縁することができる。
機能面側凸部334が基材層331と平面視において重ならないことにより、半導体素子300の主体をなすSiに固相接合時の力が過大に負荷されることを回避することができる。また、機能面側凸部334を平面視においてパッシベーション膜340および保護膜350と重ならせることにより、固相接合時の力をパッシベーション膜340およびお保護膜350によって吸収することができる。
接合促進層335を設けることにより、機能面側凸部334と対向部110との固相接合をより確実に行うことができる。
図24〜図26は、本発明の第五実施形態に基づく半導体装置を示している。本実施形態の半導体装置A5は、複数の導通支持部材109、半導体素子300、封止樹脂400、絶縁層610およびめっき層620を有する。
図24は、半導体装置A5の正面図である。図25は、半導体装置A5を示す断面図である。図26は、半導体装置A5を示す要部拡大断面図である。
複数の導通支持部材109は、各々が半導体素子300に向けて凸である導通支持部材側凸部111を構成している。導通支持部材109と機能面側凸部334とは、固相接合により接合されている。これにより、図26に示すように、半導体装置A5は、導通支持部材109と機能面側凸部334との一部ずつからなる第1固相接合部510を有する。
導通支持部材109は、曲面115を有する。曲面115は、第1固相接合部510を囲む曲面である。
導通支持部材109は、金属からなり、好ましくは主成分としてCuを含む。また、導通支持部材109は、Cuに加えてNiをさらに含んでもよい。この場合、導通支持部材109におけるNiの割合は、たとえば8〜12重量%である。
封止樹脂400は、半導体素子300の全体と複数の導通支持部材109の一部ずつとを覆っている。図24に示すように、導通支持部材109の図中下面が封止樹脂400から露出している。
絶縁層610は、図25における図中下方から封止樹脂400と複数の導通支持部材109の一部ずつとを覆っている。導通支持部材109のうち絶縁層610から露出した部分には、めっき層620が形成されている。めっき層620は、金属からなり、たとえばSnからなる。
次に、半導体装置A5の製造方法の一例について、図27〜図33を参照しつつ、以下に説明する。
まず、図27に示す犠牲部材150を用意する。犠牲部材150は、たとえば板状部材であり、金属や樹脂等からなる。犠牲部材150にレジスト層151を積層する。レジスト層151は、絶縁材料からなり、複数の貫通孔を有する。次いで、犠牲部材150のうちレジスト層151から露出した部位に、めっきによって導通支持部材109を形成する。導通支持部材109は、主成分としてCuを含む。また、導通支持部材109は、Cuに加えてNiを含んでもよい。この場合、導通支持部材109におけるNiの割合は、たとえば8〜12重量%である。
次いで、図28に示すように、レジスト層151をエッチング等によって除去する。図29は、これによって得られる導通支持部材109を示す断面図である。導通支持部材109は、その先端に曲面115を有する。曲面115は、膨出形状の面である。
次いで、犠牲部材150を治具802に載置する。また、治具803によって支持した半導体素子300を用意する。治具803による半導体素子300の支持は、以下に述べる固相接合を実行しうる強さとされる。そして、導通支持部材109と機能面側凸部334とを所定の押圧力を加えた状態で、治具803をxy平面内において振動させる。この振動は、たとえば超音波と比べて低周波数であり、たとえば100Hz以下、具体的には50Hz〜60Hzである。これにより、導通支持部材109と機能面側凸部334とが固相接合され、上述した第1固相接合部510が得られる。
図31は、固相接合された導通支持部材109と機能面側凸部334とを示す断面図である。同図に示すように、導通支持部材109の曲面115のうち機能面側凸部334に押し付けられた部位は、平坦な接合面113となっており、第1固相接合部510を構成している。
次いで、図32に示すように、治具802および治具803を除去し、金型等を用いて封止樹脂400を形成する。封止樹脂400は、半導体素子300と導通支持部材109の一部ずつとを覆っており、犠牲部材150上に形成されている。
次いで、図33に示すように犠牲部材150を除去する。犠牲部材150を除去する手法は特に限定されず、たとえばエッチングが用いられる。これにより、導通支持部材109の図中下面が封止樹脂400から露出した状態となる。この後は、絶縁層610およびめっき層620を形成することにより、上述した半導体装置A5が得られる。
このような実施形態によっても、半導体装置A5の製造効率を高めるとともに、半導体素子300と導通支持部材109とをより確実に接合することができる。また、固相接合工程においては、導通支持部材109は、犠牲部材150を介して治具802に支持される。犠牲部材150には、治具802の形状に応じた痕跡が残存しうるが、導通支持部材109には、このような痕跡は残存しない。また、犠牲部材150は、除去される部材である。したがって、半導体装置A5において治具802の痕跡が残存することを回避することができる。
図34は、半導体装置A5の製造方法の他の例によって形成される導通支持部材109を示している。図示された例においては、上述したレジスト層151の厚さを超える高さの導通支持部材109が形成されている。このため、導通支持部材109は、レジスト層151上を延出するひさし部116を有する。
図35は、本例の半導体装置A5における導通支持部材109と機能面側凸部334とを示す要部拡大断面図である。同図に示すように、導通支持部材109の曲面115のうち機能面側凸部334に押し付けられた部位は、平坦な接合面113となり、第1固相接合部510を構成している。また、図示された例の半導体装置A5においては、導通支持部材109は、ひさし部116を有する。半導体装置A5においては、ひさし部116は、半導体素子300の機能面310が広がる方向に延出している。
図36は、半導体装置A5の製造方法の他の例によって形成される導通支持部材109を示している。本例においては、導通支持部材109は、めっきによって形成された後に、その先端部分が除去される。この導通支持部材109の一部を除去する工程は、たとえば切削加工によってなされる。これにより、導通支持部材109は、平坦な面からなる接合面113を有する。このような例によれば、機能面側凸部334と導通支持部材109との固相接合をより確実に且つ迅速に行うことができる。
図37は、半導体装置A5の製造方法の他の例によって形成される導通支持部材109を示している。本例においては、図36に示す除去工程を行った後に、導通支持部材109を酸化させることにより導通支持部材109に酸化物層140を形成している。酸化物層140は、導通支持部材109の全体を覆っている。導通支持部材109が主成分としてCuを含む場合、酸化物層140は、CuOからなることが好ましい。このような導通支持部材109は、たとえば導通支持部材109を50℃の雰囲気で24時間経過させるなどの酸化処理によって形成される。また、導通支持部材109がCuに加えてNiをさらに含む場合、酸化物層140は、CuOに加えて、NiOを含む。
図38は、本例の半導体装置A5における導通支持部材109と機能面側凸部334とを示す要部拡大断面図である。同図に示すように、第1固相接合部510には、酸化物層140は、含まれていない。これは、固相接合工程において、機能面側凸部334と導通支持部材109とが押し付けられた状態で振動が与えられることにより、機能面側凸部334と導通支持部材109とに挟まれた酸化物層140が除去されることによる。
本例によれば、酸化物層140は、機能面側凸部334と導通支持部材109との固相接合を緩和する機能を果たす。これにより、固相接合工程において機能面側凸部334と導通支持部材109とが押し付けられるとともに振動を十分に与えられるまでの間に、機能面側凸部334と導通支持部材109とが、意図しない位置関係で接合されてしまうことを回避することができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
A1〜A5 :半導体装置
101〜107 :リード
109 :導通支持部材
110 :対向部
111 :導通支持部材側凸部
113 :接合面
114 :裏面
115 :曲面
116 :部
120 :端子部
140 :酸化物層
150 :犠牲部材
151 :レジスト層
200 :放熱部材
210 :接合面
220 :裏面
300 :半導体素子
310 :機能面
320 :裏面
330 :機能面側電極
331 :基材層
332 :下地層
333 :再配線層
334 :機能面側凸部
335 :接合促進層
340 :パッシベーション膜
341 :貫通孔
350 :保護膜
351 :貫通孔
360 :裏面金属層
361 :接合促進層
370 :補強層
371 :第1導電体補強層
372 :第2導電体補強層
373 :第3導電体補強層
374 :絶縁体補強層
374a :貫通孔
400 :封止樹脂
510 :第1固相接合部
520 :第2固相接合部
610 :絶縁層
620 :めっき層
801 :テーブル
802,803 :治具

Claims (57)

  1. 機能回路が形成された機能面および該機能面とは反対側を向く裏面を有する半導体素子と、
    前記半導体素子を支持し、且つ前記半導体素子に導通する導通支持部材と、
    前記半導体素子と前記導通支持部材の少なくとも一部とを覆う樹脂パッケージと、
    を備え、
    前記半導体素子は、前記機能面に形成され、且つ前記機能面が向く方向に突出する機能面側凸部を具備する機能面側電極と、
    前記機能面に積層された補強層と、を有しており、
    前記機能面側電極の前記機能面側凸部と前記導通支持部材との一部ずつが固相接合状態で接合された第1固相接合部を有する、半導体装置。
  2. 前記機能面側電極は、前記機能面に接する基材層を有する、請求項1に記載の半導体装置。
  3. 前記基材層は、Alからなる、請求項2に記載の半導体装置。
  4. 前記機能面側凸部と前記基材層とは、平面視において互いに重ならない、請求項2または3に記載の半導体装置。
  5. 前記機能面側電極は、前記基材層上に積層された下地層を有する、請求項2ないし4のいずれかに記載の半導体装置。
  6. 前記下地層は、Ti、WおよびTaのいずれかからなる、請求項5に記載の半導体装置。
  7. 前記機能面側電極は、前記下地層上に積層された再配線層を有し、
    前記機能面側凸部は、前記再配線層上に形成されている、請求項5または6に記載の半導体装置。
  8. 前記再配線層は、Cuからなる、請求項7に記載の半導体装置。
  9. 前記再配線層は、平面視において前記基材層よりも大である、請求項7または8に記載の半導体装置。
  10. 前記補強層は、前記再配線層と前記機能面側凸部との間に設けられている、請求項7ないし9のいずれかに記載の半導体装置。
  11. 前記補強層は、第1導電体補強層を含む、請求項10に記載の半導体装置。
  12. 前記第1導電体補強層は、Niからなる、請求項11に記載の半導体装置。
  13. 前記補強層は、前記第1導電体補強層に対して前記機能面側凸部側に積層された第2導電体補強層を含む、請求項11または12に記載の半導体装置。
  14. 前記第2導電体補強層は、Tiからなる、請求項13に記載の半導体装置。
  15. 前記補強層は、前記第2導電体補強層に対して前記機能面側凸部側に積層された第3導電体補強層を含む、請求項13または14に記載の半導体装置。
  16. 前記第3導電体補強層は、Cuからなる、請求項15に記載の半導体装置。
  17. 前記補強層は、絶縁体からなる絶縁体補強層を含み、
    前記機能面側電極は、前記絶縁体補強層に対して前記機能面とは反対側に積層された再配線層を有する、請求項5または6に記載の半導体装置。
  18. 前記絶縁体補強層は、前記機能面側凸部を収容する貫通孔を有する、請求項17に記載の半導体装置。
  19. 前記絶縁体補強層は、ポリイミドからなる、請求項18に記載の半導体装置。
  20. 前記機能面側電極は、最表層に位置する接合促進層を有する、請求項7ないし19のいずれかに記載の半導体装置。
  21. 前記機能面側電極の前記接合促進層は、NiよびPdの少なくともいずれかを含む、請求項20に記載の半導体装置。
  22. 前記機能面側電極の前記接合促進層は、前記機能面側凸部に積層されたNi層と、このNi層上に積層されたPd層を有する、請求項21に記載の半導体装置。
  23. 前記機能面を覆い、かつ前記機能面側電極を前記機能面に到達させる貫通孔が形成されたパッシベーション膜を備える、請求項7ないし22のいずれかに記載の半導体装置。
  24. 前記パッシベーション膜は、SiNからなる、請求項23に記載の半導体装置。
  25. 前記再配線層は、平面視において前記パッシベーション膜と重なる、請求項23または24に記載の半導体装置。
  26. 前記機能面側凸部は、平面視において前記パッシベーション膜と重なる、請求項23ないし25のいずれかに記載の半導体装置。
  27. 前記パッシベーション膜上に積層された保護膜を備える、請求項23ないし26のいずれかに記載の半導体装置。
  28. 前記保護膜は、ポリイミドからなる、請求項27に記載の半導体装置。
  29. 前記再配線層は、平面視において前記保護膜と重なる、請求項27または28に記載の半導体装置。
  30. 前記機能面側凸部は、平面視において前記保護膜と重なる、請求項27ないし29のいずれかに記載の半導体装置。
  31. 前記機能面側凸部は、Cuからなる、請求項1ないし30のいずれかに記載の半導体装置。
  32. 前記導通支持部材は、金属からなるリードである、請求項1ないし31のいずれかに記載の半導体装置。
  33. 前記リードの一部が、前記樹脂パッケージから突出している、請求項32に記載の半導体装置。
  34. 前記リードのうち前記第1固相接合部と反対側の面は、凹凸状とされている、請求項32または33に記載の半導体装置。
  35. 前記半導体素子は、複数の前記機能面側電極を有する、請求項1ないし34のいずれかに記載の半導体装置。
  36. 前記機能面側電極は、複数の前記機能面側凸部を有する、請求項1ないし35のいずれかに記載の半導体装置。
  37. 前記半導体素子に接合された放熱部材をさらに備えており、
    前記半導体素子は、前記裏面に形成された裏面金属層を有しており、
    前記半導体素子の前記裏面金属層と前記放熱部材との一部ずつが固相接合状態で接合された第2固相接合部を有する、請求項1ないし36のいずれかに記載の半導体装置。
  38. 前記裏面金属層には、接合促進層が積層されている、請求項37に記載の半導体装置。
  39. 前記裏面金属層の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、請求項38に記載の半導体装置。
  40. 前記放熱部材には、接合促進層が積層されている、請求項37に記載の半導体装置。
  41. 前記放熱部材の前記接合促進層は、NiおよびPdの少なくともいずれかを含む、請求項40に記載の半導体装置。
  42. 前記放熱部材のうち前記裏面金属層に接合された部位と反対側の面は、凹凸状とされている、請求項37ないし41のいずれかに記載の半導体装置。
  43. 前記放熱部材のうち前記第2固相接合部と反対側の面は、前記樹脂パッケージから露出している、請求項37ないし42のいずれかに記載の半導体装置。
  44. 前記導通支持部材は、前記半導体素子に向けて凸である導通支持部材側凸部を有する、請求項1に記載の半導体装置。
  45. 前記導通支持部材の全体が、前記導通支持部材側凸部を構成する、請求項44に記載の半導体装置。
  46. 前記導通支持部材側凸部は、前記第1固相接合部を囲む曲面を有する、請求項45に記載の半導体装置。
  47. 前記導通支持部材側凸部は、前記機能面が広がる方向において前記第1固相接合部から離間するように延出するひさし部を有する、請求項46に記載の半導体装置。
  48. 前記導通支持部材側凸部は、前記第1固相接合部を避けた領域に形成された酸化物層を有する、請求項45ないし47のいずれかに記載の半導体装置。
  49. 前記導通支持部材側凸部は、主成分としてCuを含む、請求項45ないし48のいずれかに記載の半導体装置。
  50. 前記導通支持部材側凸部は、Niをさらに含む、請求項49に記載の半導体装置。
  51. 犠牲部材に金属からなる導通支持部材を形成する工程と、
    半導体素子の機能面に形成された金属からなる機能面側凸部を具備する機能面側電極と前記導通支持部材とを固相接合により接合する固相接合工程と、
    前記犠牲部材を除去する工程と、
    を備える、半導体装置の製造方法。
  52. 前記固相接合工程後、前記犠牲部材を除去する工程の前に、前記半導体素子および前記導通支持部材を覆う封止樹脂を形成する工程を備える、請求項51に記載の半導体装置の製造方法。
  53. 前記導通支持部材を形成する工程においては、貫通孔を有し且つ前記犠牲部材を部分的に覆うレジスト層を形成する処理と、前記犠牲部材のうち前記レジスト層から露出した部位にめっきにより前記導通支持部材を形成する処理と、を含む、請求項52に記載の半導体装置の製造方法。
  54. 前記導通支持部材を形成する工程の後、前記固相接合工程の前に、前記導通支持部材のうち前記犠牲部材から離間する側の一部を除去することにより、前記導通支持部材に平坦な面を形成する工程を備える、請求項53に記載の半導体装置の製造方法。
  55. 前記導通支持部材は、主成分としてCuを含む、請求項53または54に記載の半導体装置の製造方法。
  56. 前記導通支持部材は、Niをさらに含む、請求項55に記載の半導体装置の製造方法。
  57. 前記平坦な面を形成する工程の後、前記固相接合工程の前に、前記導通支持部材を酸化させることにより、酸化物層を形成する工程をさらに備える、請求項53ないし56のいずれかに記載の半導体装置の製造方法。
JP2015230357A 2014-12-24 2015-11-26 半導体装置および半導体装置の製造方法 Pending JP2016122834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/971,313 US20160190045A1 (en) 2014-12-24 2015-12-16 Semiconductor device and method of making the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014260257 2014-12-24
JP2014260257 2014-12-24

Publications (1)

Publication Number Publication Date
JP2016122834A true JP2016122834A (ja) 2016-07-07

Family

ID=56328957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015230357A Pending JP2016122834A (ja) 2014-12-24 2015-11-26 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2016122834A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021501459A (ja) * 2017-10-05 2021-01-14 日本テキサス・インスツルメンツ合同会社 半導体パッケージングのための構造及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021501459A (ja) * 2017-10-05 2021-01-14 日本テキサス・インスツルメンツ合同会社 半導体パッケージングのための構造及び方法

Similar Documents

Publication Publication Date Title
JP6352009B2 (ja) 半導体装置
US9837382B2 (en) Semiconductor package and manufacturing method thereof
JP7413485B2 (ja) 半導体装置
JP6038280B2 (ja) 半導体装置および半導体装置の製造方法
JP6509602B2 (ja) 半導体装置
JP6336298B2 (ja) 半導体装置
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP2016122834A (ja) 半導体装置および半導体装置の製造方法
JP6710800B2 (ja) 半導体装置
JP3801188B2 (ja) 半導体装置および半導体装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2017199897A (ja) 半導体装置
JP5418654B2 (ja) 半導体装置
JP7017202B2 (ja) 半導体装置
US20160190045A1 (en) Semiconductor device and method of making the same
JP2020136629A (ja) 電子装置および電子装置の製造方法
JP2018190782A (ja) 半導体装置の製造方法および半導体装置
JP6557481B2 (ja) 電子装置
JP5188039B2 (ja) 半導体装置及び半導体構成体並びにそれらの製造方法
JP5151837B2 (ja) 半導体装置の製造方法
JP4020049B2 (ja) フリップチップ実装構造
JP2014222742A (ja) 半導体装置
JP2018067662A (ja) 電子装置
JP2001044238A (ja) 半導体装置