JP2018067662A - 電子装置 - Google Patents

Abstract

【課題】 小型化を図るのに適する電子装置を提供することを主たる課題とする。【解決手段】 電子装置Ａ１は、厚さ方向において反対側を向く主面１１および裏面１２を有する絶縁膜と、主面１１から絶縁膜１の厚さ方向ｚに沿って起立する柱状体２と、主面１１に搭載された第１電子素子７１と、第１電子素子７１に導通する導電層３と、柱状体２の少なくとも一部および第１電子素子７１の少なくとも一部を覆う封止樹脂部４と、を備え、封止樹脂部４は、主面１１と同じ側を向く封止樹脂部主面４１を有し、封止樹脂部主面４１に搭載された第２電子素子７２を備えており、導電層３は、柱状体２の一部を覆うように形成された柱状体被覆部３４を有し、第１電子素子７１および第２電子素子７２は、柱状体被覆部３４を介して導通する。【選択図】 図２

Description

本発明は、電子装置に関する。

外部からの電流の入出力に対して特定の機能を果たす電子装置は、様々な形態のものが提案されている。一般的には、この電子装置の機能を果たすために、各々が電気回路の一部を構成する複数の電子素子が内蔵されている。これらの電子素子を支持し、かつ互いに導通させることを目的として、金属製のリードが用いられる。このリードは、上記複数の電子素子の機能や形状および大きさに応じて、その個数や形状および大きさが決定される。このリードに搭載された上記複数の電子素子は、封止樹脂によって覆われる。封止樹脂は、これらの電子素子や上記リードの一部を保護するためのものである。このような電子装置は、たとえば電子機器の回路基板などに実装されて用いられる。技術の進歩に伴い、電子装置の小型化がますます求められている。なお、電子装置に関する文献としては、特許文献１が挙げられる。

特開２０１２−９９６７３号公報

本発明は、上記した事情のもとで考え出されたものであって、小型化を図るのに適する電子装置を提供することを主たる課題とする。

本発明によって提供される電子装置は、厚さ方向において反対側を向く主面および裏面を有する絶縁膜と、前記主面から前記絶縁膜の厚さ方向に沿って起立する柱状体と、前記主面に搭載された第１電子素子と、前記第１電子素子に導通する導電層と、前記柱状体の少なくとも一部および前記第１電子素子の少なくとも一部を覆う封止樹脂部と、を備え、前記封止樹脂部は、前記主面と同じ側を向く封止樹脂部主面を有し、前記封止樹脂部主面に搭載された第２電子素子を備えており、前記導電層は、前記柱状体の一部を覆うように形成された柱状体被覆部を有し、前記第１電子素子および前記第２電子素子は、前記柱状体被覆部を介して導通する。

好ましい実施の形態においては、前記柱状体は、絶縁材料からなる。

好ましい実施の形態においては、前記柱状体は、レジスト樹脂からなる。

好ましい実施の形態においては、前記柱状体は、前記主面に対して実質的に垂直な平坦面からなる柱状体平坦側面を有し、前記柱状体被覆部は、前記柱状体平坦側面に形成された柱状体側面被覆部を含む。

好ましい実施の形態においては、前記柱状体は、前記主面と同じ側を向く柱状体主面を有しており、前記柱状体被覆部は、前記柱状体主面に形成され、かつ前記柱状体側面被覆部につながる柱状体主面被覆部を含む。

好ましい実施の形態においては、前記導電層は、前記主面に形成された絶縁膜主面被覆部を有する。

好ましい実施の形態においては、前記絶縁膜主面被覆部は、前記柱状体側面被覆部につながる絶縁膜主面第１連絡部を含み、前記絶縁膜主面第１連絡部は、前記第１電子素子を搭載するための第１素子用パッドを有する。

好ましい実施の形態においては、前記柱状体主面被覆部は、前記封止樹脂部から露出し、かつ前記主面と同じ側を向く柱状体主面被覆部端面を有する。

好ましい実施の形態においては、前記柱状体主面被覆部端面と前記封止樹脂部主面とは、面一である。

好ましい実施の形態においては、前記柱状体主面被覆部の厚さは、前記絶縁膜主面被覆部の厚さより小さい。

好ましい実施の形態においては、前記導電層は、前記封止樹脂部主面に形成された封止樹脂部主面連絡部を含み、当該封止樹脂部主面連絡部は、前記柱状体主面被覆部に対して前記柱状体主面被覆部端面とは反対側から接する。

好ましい実施の形態においては、前記封止樹脂部主面連絡部は、前記第２電子素子を搭載するための第２素子用パッドを有する。

好ましい実施の形態においては、前記封止樹脂部主面連絡部のうち前記第２素子用パッドを除いた部位は、追加の絶縁膜により覆われている。

好ましい実施の形態においては、前記封止樹脂部主面の少なくとも一部は、前記追加の絶縁膜により覆われている。

好ましい実施の形態においては、前記第１電子素子は、前記絶縁膜の厚さ方向視において長矩形状であり、前記柱状体は、前記厚さ方向視において、前記第１電子素子を挟んで当該第１電子素子の長手方向両端の外側に対をなして設けられている。

好ましい実施の形態においては、前記絶縁膜の前記裏面に形成された裏面電極パッドを備える。

好ましい実施の形態においては、前記絶縁膜主面被覆部は、前記絶縁膜の厚さ方向視において少なくとも一部が前記裏面電極パッドに重なる絶縁膜主面第２連絡部を含む。

好ましい実施の形態においては、前記絶縁膜主面第２連絡部は、前記第１電子素子を搭載するための追加の第１素子用パッドを有する。

好ましい実施の形態においては、前記絶縁膜は、厚さ方向視において前記裏面電極パッドと前記絶縁膜主面第２連絡部との重合部分に形成された貫通孔を有し、前記裏面電極パッドと前記絶縁膜主面第２連絡部とは、導通接続されている。

好ましい実施の形態においては、前記絶縁膜主面第２連絡部は、前記貫通孔を埋めるとともに前記裏面電極パッドに接する、貫通孔充填部を有する。

本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。

本発明に係る電子装置の一例を示す平面図である。 図１のＩＩ−ＩＩ線に沿う断面図である。 図１のＩＩＩ−ＩＩＩ線に沿う断面図である。 図１のＩＶ−ＩＶ線に沿う断面図である。 図２の部分拡大図である。 図３の部分拡大図である。 図１の電子装置の製造方法の一工程を示す要部断面図である。 図７に続く工程を示す要部断面図である。 図８に続く工程を示す要部断面図である。 図９に続く工程を示す要部断面図である。 図１０に続く工程を示す要部断面図である。 図１１に続く工程を示す要部断面図である。 図１２に続く工程を示す要部断面図である。 図１３に続く工程を示す要部断面図である。 図１４に続く工程を示す要部断面図である。 図１５に続く工程を示す要部断面図である。 図１６に続く工程を示す要部断面図である。 図１７に続く工程を示す要部断面図である。 図１８に続く工程を示す要部断面図である。

以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。

図１〜図４は、本発明に係る電子装置の一例を示している。本地実施形態の電子装置Ａ１は、絶縁膜１、柱状体２、導電層３、封止樹脂部４、絶縁膜５、裏面電極パッド６、第１電子素子７１および第２電子素子７２を備えている。図１は、電子装置Ａ１を示す平面図である。電子装置Ａ１は、平面視において長矩形状である。図２は、図１のＩＩ−ＩＩ線に沿う断面図である。図３は、図１のＩＩＩ−ＩＩＩ線に沿う断面図である。図４は、図１のＩＶ−ＩＶ線に沿う断面図である。なお、図１においては、理解の便宜上、絶縁膜５を省略している。

絶縁膜１は、電気絶縁性を有する合成樹脂からなり、そのような合成樹脂としてたとえばポリイミド樹脂が挙げられる。絶縁膜１の厚さは略均一であり、たとえば３〜３０μｍ程度である。

絶縁膜１は、主面１１と、裏面１２とを有する。主面１１は、厚さ方向ｚの一方を向く。主面１１は、平坦であり、厚さ方向ｚに直交する。詳細は後述するが、主面１１には、柱状体２、導電層３の一部、および封止樹脂部４が形成され、第１電子素子７１が配置されている。

裏面１２は、厚さ方向の他方を向く。裏面１２は、平坦であり、厚さ方向に直交する。裏面１２には、裏面電極パッド６が形成されている。また、絶縁膜１の適所には、厚さ方向に貫通する複数の貫通孔１３が形成されている。

柱状体２は、主面１１の所定部位から絶縁膜１の厚さ方向ｚに沿って起立して形成されている。本実施形態において、柱状体２は、絶縁材料からなり、たとえばレジスト樹脂からなる。詳細は後述するが、柱状体２は、その表面に導電層３の一部が形成されることにより、厚さ方向ｚへの導通経路を確保する役割を担う。

図１、図２に示すように、本実施形態において、柱状体２は、電子装置Ａ１の平面視における長手方向（方向ｘ）の両端寄りに対をなして設けられている。また、本実施形態において、第１電子素子７１も平面視（絶縁膜１の厚さ方向ｚ視）において方向ｘを長手方向とし、方向ｙを短手方向する長矩形状であり、一対の柱状体２は、第１電子素子７１を挟んで当該第１電子素子７１の長手方向両端の外側に設けられている。

本実施形態において、柱状体２は、平面視（絶縁膜１の厚さ方向ｚ視）において矩形状とされている。柱状体２は、柱状体平坦側面２１、柱状体主面２２および柱状体裏面２３を有する。柱状体平坦側面２１は、絶縁膜１の主面１１に対して実質的に垂直な平坦面からなる。柱状体平坦側面２１は、後述の柱状体被覆部３４（柱状体側面被覆部３４１）が形成される部分である。柱状体平坦側面２１は、方向ｘの片側（第１電子素子７１側）を向く。柱状体主面２２は、絶縁膜１の主面１１と同じ側を向く。柱状体主面２２は、後述の柱状体被覆部３４（柱状体主面被覆部３４２）が形成される部分である。柱状体裏面２３は、主面１１に接する。柱状体２の厚さ（柱状体裏面２３から柱状体主面２２までの寸法）は、たとえば１５０〜２００μｍ程度である。なお、図１においては、理解の便宜上、柱状体２にハッチングを付している。

導電層３は、第１電子素子７１および第２電子素子７２に導通する。導電層３は、第１電子素子７１および第２電子素子７２に入出力する電流経路を構成するためのものである。導電層３は、絶縁膜１の主面１１、柱状体平坦側面２１、柱状体主面２２、および後述の封止樹脂部４の封止樹脂部主面４１に形成されている。

導電層３は、シード層３１およびめっき層３２を含む。

シード層３１は、所望のめっき層３２を形成するためのいわゆる下地層である。シード層３１は、絶縁膜１とめっき層３２との間、柱状体２とめっき層３２との間、または封止樹脂部４とめっき層３２との間に介在している。シード層３１は、たとえばＴｉやＣｕよりなる。シード層３１は、たとえばスパッタリングによって形成される。シード層３１の厚さは、たとえば、１μｍ以下である。

めっき層３２は、シード層３１を利用した電解めっきによって形成される。めっき層３２は、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層よりなる。めっき層３２の厚さは、たとえば３〜１０μｍ程度である。めっき層３２の厚さは、シード層３１の厚さよりも厚い。

導電層３は、絶縁膜主面被覆部３３、柱状体被覆部３４、および封止樹脂部主面連絡部３５を含む。

絶縁膜主面被覆部３３は、絶縁膜１の主面１１に形成されている。絶縁膜主面被覆部３３は、絶縁膜主面第１連絡部３３１と、絶縁膜主面第２連絡部３３２とを含む。図２に示すように、絶縁膜主面第１連絡部３３１は第１素子用パッド３３３を有する。第１素子用パッド３３３は、第１電子素子７１の搭載に用いられる。なお、図１においては、理解の便宜上、第１素子用パッド３３３にハッチングを付している。本実施形態においては、複数（図１に示す例では４個）の第１素子用パッド３３３が設けられている。

図２、図３に示すように、絶縁膜主面第２連絡部３３２は、第１素子用パッド３３４を有する。第１素子用パッド３３４は、第１電子素子７１の搭載に用いられる。なお、図１においては、理解の便宜上、第１素子用パッド３３４にハッチングを付している。本実施形態においては、複数（図１に示す例では１０個）の第１素子用パッド３３４が設けられている。第１素子用パッド３３４は、本発明で言う追加の第１素子用パッドに相当する。

図３、図４に示すように、本実施形態において、絶縁膜主面第２連絡部３３２は、貫通孔充填部３３５を有する。貫通孔充填部３３５は、絶縁膜１の貫通孔１３を埋めている。

図２に示すように、柱状体被覆部３４は、柱状体２の一部を覆うように形成されている。柱状体被覆部３４は、柱状体側面被覆部３４１と、柱状体主面被覆部３４２とを含む。柱状体側面被覆部３４１は、柱状体平坦側面２１に形成されており、絶縁膜主面第１連絡部３３１につながっている。柱状体主面被覆部３４２は、柱状体主面２２に形成されており、柱状体側面被覆部３４１につながっている。柱状体主面被覆部３４２は、柱状体主面被覆部端面３４２ａを有する。柱状体主面被覆部端面３４２ａは、絶縁膜１の主面１１と同じ側を向く。柱状体主面被覆部端面３４２ａは、封止樹脂部４から露出する。柱状体主面被覆部３４２の厚さは、絶縁膜主面被覆部３３の厚さよりも小さい。

封止樹脂部主面連絡部３５は、封止樹脂部主面４１に形成されている。封止樹脂部主面連絡部３５は、柱状体主面被覆部３４２に対して柱状体主面被覆部端面３４２ａとは反対側から接する。また、封止樹脂部主面連絡部３５は、第２素子用パッド３５１を有する。第２素子用パッド３５１は、第２電子素子７２の搭載に用いられる。なお、図１においては、理解の便宜上、第２素子用パッド３５１にハッチングを付している。本実施形態においては、複数（図１に示す例では４個）の第２素子用パッド３５１が設けられている。

第１電子素子７１は、主面１１に搭載されている。第１電子素子７１の一例としては、たとえば集積回路素子が挙げられ、具体的には、いわゆるＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）素子である。あるいは、第１電子素子７１の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。第１電子素子７１の厚さは、たとえば６０〜１４０μｍ程度である。

図２、図３、図５に示すように、第１電子素子７１は、素子主面７１１、素子裏面７１２、および電極７１３を有する。素子主面７１１は、絶縁膜１の主面１１と同じ側を向く面である。素子裏面７１２は、絶縁膜１の裏面１２と同じ側を向く面である。図５に示すように、電極７１３は、第１電子素子７１の素子裏面７１２に形成されている。電極７１３は、はんだ３７を介して第１素子用パッド３３３（３３４）に接合されている。はんだ３７は、たとえばＳｎ−Ａｇ系はんだである。

封止樹脂部４は、主面１１に形成され、柱状体２および第１電子素子７１を覆っている。本実施形態において、封止樹脂部４は、柱状体２および第１電子素子７１のすべてを覆っている。また、封止樹脂部４は、主面１１の厚さ方向視外縁のすべてに到達しており、主面１１のすべてを覆っている。封止樹脂部４は、主面１１と同じ側を向く封止樹脂部主面４１を有している。封止樹脂部主面４１は、柱状体被覆部３４の柱状体主面被覆部端面３４２ａと面一である。封止樹脂部４の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、および、シリコーン樹脂が挙げられる。封止樹脂部４は、透光性樹脂または非透光性樹脂のいずれであってもよいが、本実施形態においては、非透光性樹脂が好ましい。

第２電子素子７２は、封止樹脂部主面４１に搭載されている。第１電子素子７１および第２電子素子７２は、厚さ方向ｚにおいて積層状に配置されている。第２電子素子７２は、厚さ方向ｚ視において少なくとも一部が第１電子素子７１と重なっている。第２電子素子７２の一例としては、たとえば圧力センサ素子が挙げられる。あるいは、第２電子素子７２の他の例としては、インダクタやキャパシタなどの受動素子が挙げられる。第２電子素子７２の厚さは、たとえば１６０μｍ〜３８０μｍ程度である。

図２、図３、図６に示すように、第２電子素子７２は、素子主面７２１、素子裏面７２２、圧力検出部７２３および電極７２４を有する。素子主面７２１は、絶縁膜１の主面１１と同じ側を向く面である。素子裏面７２２は、絶縁膜１の裏面１２と同じ側を向く面である。本実施形態において、素子主面７２１および素子裏面７２２は、外部に露出している。圧力検出部７２３は、外部に露出するように形成されており、圧力を電気的な出力に変換する部位である。圧力検出部７２３は、第２電子素子７２の素子裏面７２２側に設けられている。図６に示すように、電極７２４は、第２電子素子７２の素子裏面７２２に形成されている。電極７２４は、はんだ３８および導電接続部３９を介して第２素子用パッド３５１に接合されている。はんだ３８は、たとえばＳｎ−Ｓｂ系はんだであり、はんだ３７よりも融点が高い高融点はんだである。

絶縁膜５は、封止樹脂部主面４１に形成されている。本実施形態において、絶縁膜５は、封止樹脂部主面４１の大半を覆っている。絶縁膜５は、封止樹脂部主面連絡部３５のうち第２素子用パッド３５１を除いた部位を覆っている。絶縁膜５は、たとえばポリイミド樹脂よりなる。

裏面電極パッド６は、裏面１２に形成されている。裏面電極パッド６は、厚さ方向ｚ視において絶縁膜主面第２連絡部３３２と重なっている。絶縁膜１の貫通孔１３は、裏面電極パッド６と絶縁膜主面第２連絡部３３２との重合部分に形成されており、裏面電極パッド６は、貫通孔充填部３３５に接する。これにより、裏面電極パッド６と絶縁膜主面第２連絡部３３２とは、導通接続されている。本実施形態では、裏面電極パッド６は、厚さ方向ｚ視において矩形状である。なお、図１においては、理解の便宜上、裏面電極パッド６にハッチングを付している。本実施形態においては、複数（図１に示す例では１０個）の裏面電極パッド６が設けられている。

次に、電子装置Ａ１の製造方法の一例について、図７〜図１９を参照しつつ、以下に説明する。

まず、図７に示すように製造用基板８を用意する。製造用基板８は、たとえばシリコン基板である。製造用基板８は、上述した電子装置Ａ１を複数個得ることのできるサイズである。すなわち、以降の製造工程においては、複数の電子装置Ａ１を一括して製造する手法を前提としている。１つの電子装置Ａ１を製造する方法であっても構わないが、工業上の効率を考慮すると、複数の電子装置Ａ１を一括して製造する手法が現実的である。

次に、図８に示すように、製造用基板８の上面８１に絶縁膜１を形成する。絶縁膜１は、たとえばポリイミド樹脂などの絶縁材料をＣＶＤにより積層させた後にパターニングを施すことにより、形成される。これにより、製造用基板８との接合面である裏面１２と、裏面の反対側を向く主面１１と、複数の貫通孔１３（図示せず）とを有する絶縁膜１が形成される。

次いで、図９に示すように、柱状体２を形成する。柱状体２の形成において、たとえばレジスト樹脂としてのエポキシ樹脂からなるネガ型フォトレジストを絶縁膜１上に塗布し、柱状体２となるべき部位を紫外線露光により硬化させる。その後、フォトレジストの不要部分を除去する。

次いで、図１０に示すように、導電層３（シード層３１およびめっき層３２）を形成する。シード層３１は、たとえばＴｉ、Ｃｕを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。シード層３１は、絶縁膜１の主面１１と柱状体２の表面（柱状体平坦側面２１および柱状体主面２２）とに跨がって形成される。めっき層３２の形成は、たとえばシード層３１を利用した電解めっきによって行う。この結果、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層からなるからなるめっき層３２が得られる。これらシード層３１およびめっき層３２は、積層されることにより導電層３をなす。めっき層３２は、上述した絶縁膜主面被覆部３３および柱状体被覆部３４に対応する形状となっている。

次いで、図１１に示すように、主面１１に第１電子素子７１を搭載する。第１電子素子７１は、方向ｘにおいて隣接する一対の柱状体２の間に搭載される。第１電子素子７１には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、第１電子素子７１を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、はんだ３７を介して第１電子素子７１の搭載が完了する。はんだボールを形成する手法の他に、導電層３の第１素子用パッド３３３，３３４にはんだペーストを塗布しておく手法を採用してもよい。

次いで、図１２に示すように、封止樹脂部４を形成する。封止樹脂部４の形成は、たとえば浸透性に優れるとともに、感光することによって硬化する樹脂材料を、主面１１、柱状体２、導電層３および第１電子素子７１の全体を覆うように充填し、これを硬化させることによって行う。

次いで、図１３に示すように、封止樹脂部４の図中上面を研削する。封止樹脂部４の研削は、柱状体被覆部３４（柱状体主面被覆部３４２）に到達するまで行う。これにより、柱状体主面被覆部３４２の上端面（柱状体主面被覆部端面３４２ａ）が封止樹脂部４から露出し、また、封止樹脂部４の封止樹脂部主面４１が形成される。ここで、柱状体主面被覆部端面３４２ａと封止樹脂部主面４１とは、面一である。また、柱状体主面被覆部３４２の上部が研削されるため、柱状体主面被覆部３４２の厚さは、絶縁膜主面被覆部３３の厚さより小さい。

次いで、図１４に示すように、封止樹脂部主面４１に導電層３（シード層３１およびめっき層３２を含む封止樹脂部主面連絡部３５）を形成する。シード層３１は、たとえばＴｉ、Ｃｕを用いたスパッタリングを行った後にパターニングを施すことにより、形成される。めっき層３２の形成は、たとえばシード層３１を利用した電解めっきによって行う。この結果、たとえばＣｕあるいはＴｉ、Ｎｉ、Ｃｕなどが積層された層からなるからなるめっき層３２が得られる。これらシード層３１およびめっき層３２は、積層されることにより導電層３（封止樹脂部主面連絡部３５）をなす。

次いで、図１５に示すように、封止樹脂部主面４１に絶縁膜５を形成する。絶縁膜５は、たとえばポリイミド樹脂などの絶縁材料をＣＶＤにより積層させた後にパターニングを施すことにより、形成される。絶縁膜５は、封止樹脂部主面連絡部３５のうち第２素子用パッド３５１を除いた部位を覆っている。

次いで、図１６に示すように、導電接続部３９を形成し、封止樹脂部主面４１に第２電子素子７２を搭載する。導電接続部３９は、第２素子用パッド３５１を覆うように、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることにより形成される。第２電子素子７２には、たとえばはんだボールを形成しておく。はんだボールには、フラックスを塗布しておく。このフラックスの粘着性を利用して、第２電子素子７２を載置する。そして、リフロー炉によって上記はんだボールを溶融させた後に硬化させることにより、はんだ３８を介して第２電子素子７２の搭載が完了する。はんだボールを形成する手法の他に、導電接続部３９にはんだペーストを塗布しておく手法を採用してもよい。

次いで、図１７に示すように、製造用基板８を絶縁膜１から分離する。なお、製造用基板８の上面８１に予め剥離促進のための処置（たとえば離型剤形成）等を施していてもよい。これにより、製造用基板８を絶縁膜１の裏面１２から容易に剥離することができる。ここで、絶縁膜１の裏面１２側において、貫通孔１３の形成部位では貫通孔充填部３３５が露出している。

次いで、図１８に示すように、裏面電極パッド６を形成する。裏面電極パッド６は、裏面１２において貫通孔充填部３３５を覆うように、たとえばＮｉ，Ｐｄ，Ａｕなどの金属を無電解めっきすることにより形成される。

そして、図１９に示すように、封止樹脂部４および絶縁膜１をたとえばダイサーＤｃによって切断する。これにより、図１〜図４に示した電子装置Ａ１が得られる。

次に、電子装置Ａ１の作用について説明する。

本実施形態によれば、絶縁膜１の主面１１から厚さ方向ｚに沿って起立する柱状体２を備える。主面１１に搭載された第１電子素子７１と、封止樹脂部主面４１に搭載された第２電子素子７２とは、厚さ方向ｚにおいて積層状に配置される。そして、導電層３は、柱状体２の一部を覆うように形成された柱状体被覆部３４を有し、第１電子素子７１および第２電子素子７２は、柱状体被覆部３４を介して導通する。このような構成によれば、厚さ方向ｚに沿って起立する柱状体２を利用して、第１電子素子７１と第２電子素子７２との導通経路を確保することができ、電子装置Ａ１の小型化を図ることができる。

第１電子素子７１は絶縁膜１に搭載されており、第２電子素子７２は封止樹脂部４に搭載されている。導電層３は、第１電子素子７１および第２電子素子７２に導通する。このため、第１電子素子７１および第２電子素子７２を支持するためのリードを設ける必要がない。リードを金型成形する場合と比較して、絶縁膜１や封止樹脂部４に第１電子素子７１および第２電子素子７２を搭載し、かつこれらを導電層３により導通される構成は、形状を作り変えるために発生する費用が少ない。したがって、電子装置Ａ１のコストを低減することができる。特に、電子装置Ａ１を少量生産する場合に、コスト低減効果が顕著である。

柱状体２は、絶縁材料からなり、たとえばレジスト樹脂からなる。このような構成によれば、所定の高さ（厚さ方向ｚにおける寸法）を有する柱状体２を短時間で形成することができる。本実施形態と異なり、所定高さの金属製の柱状導電体をめっきにより形成する場合には柱状導電体の形成に長時間要した。これに対し、本実施形態では、柱状体２をレジスト樹脂により構成することで当該柱状体２の形成時間が短縮されるため、電子装置Ａ１を効率よく製造することが可能となる。

また、レジスト樹脂からなる柱状体２の側面（柱状体平坦側面２１）は、絶縁膜１の主面１１に対して実質的に垂直な平坦面として形成することができる。この柱状体平坦側面２１には、柱状体被覆部３４の一部（柱状体側面被覆部３４１）が形成されている。これにより、主面１１に対して垂直状に延びる柱状体側面被覆部３４１は、第１電子素子７１および第２電子素子７２の導通経路として機能する。このような構成によれば、たとえば厚さ方向において傾斜姿勢で延びる導通経路に比べて、平面視（厚さ方向ｚ視）における電子装置Ａ１のサイズを小さくすることが可能となる。このことは、電子装置Ａ１の小型化を図るうえで好ましい。

導電層３は、主面１１に形成された絶縁膜主面被覆部３３含み、その適所（絶縁膜主面第１連絡部３３１）が、柱状体側面被覆部３４１につながっている。これにより、絶縁膜１および柱状体２に跨って導電層３が形成される。このような構成によれば、第１電子素子７１の配置の自由度が高まる。

また、導電層３は、封止樹脂部主面４１に形成された封止樹脂部主面連絡部３５を含み、この封止樹脂部主面連絡部３５が柱状体被覆部３４（柱状体主面被覆部３４２）につながっている。封止樹脂部主面連絡部３５は、第２電子素子７２を搭載するための第２素子用パッド３５１を有する。このような構成によれば、第２電子素子７２の配置の自由度が高まる。

本発明に係る電子装置は、上述した実施形態に限定されるものではない。本発明に係る電子装置の各部の具体的な構成は、種々に設計変更自在である。

Ａ１ 電子装置
１ 絶縁膜
１１ 主面
１２ 裏面
１３ 貫通孔
２ 柱状体
２１ 柱状体平坦側面
２２ 柱状体主面
２３ 柱状体裏面
３ 導電層
３１ シード層
３２ めっき層
３３ 絶縁膜主面被覆部
３３１ 絶縁膜主面第１連絡部
３３２ 絶縁膜主面第２連絡部
３３３ 第１素子用パッド
３３４ 第１素子用パッド（追加の第１素子用パッド）
３３５ 貫通孔充填部
３４ 柱状体被覆部
３４１ 柱状体側面被覆部
３４２ 柱状体主面被覆部
３４２ａ 柱状体主面被覆部端面
３５ 封止樹脂部主面連絡部
３５１ 第２素子用パッド
３７ はんだ
３８ はんだ
３９ 導電接続部
４ 封止樹脂部
４１ 封止樹脂部主面
５ 絶縁膜（追加の絶縁膜）
６ 裏面電極パッド
７１ 第１電子素子
７１１ 素子主面
７１２ 素子裏面
７１３ 電極
７２ 第２電子素子
７２１ 素子主面
７２２ 素子裏面
７２３ 圧力検出部
７２４ 電極
８ 製造用基板
ｘ 方向
ｙ 方向
ｚ 厚さ方向

Claims (20)

1. 厚さ方向において反対側を向く主面および裏面を有する絶縁膜と、
   前記主面から前記絶縁膜の厚さ方向に沿って起立する柱状体と、
   前記主面に搭載された第１電子素子と、
   前記第１電子素子に導通する導電層と、
   前記柱状体の少なくとも一部および前記第１電子素子の少なくとも一部を覆う封止樹脂部と、を備え、
   前記封止樹脂部は、前記主面と同じ側を向く封止樹脂部主面を有し、
   前記封止樹脂部主面に搭載された第２電子素子を備えており、
   前記導電層は、前記柱状体の一部を覆うように形成された柱状体被覆部を有し、
   前記第１電子素子および前記第２電子素子は、前記柱状体被覆部を介して導通する、電子装置。
2. 前記柱状体は、絶縁材料からなる、請求項１に記載の電子装置。
3. 前記柱状体は、レジスト樹脂からなる、請求項２に記載の電子装置。
4. 前記柱状体は、前記主面に対して実質的に垂直な平坦面からなる柱状体平坦側面を有し、
   前記柱状体被覆部は、前記柱状体平坦側面に形成された柱状体側面被覆部を含む、請求項２または３に記載の電子装置。
5. 前記柱状体は、前記主面と同じ側を向く柱状体主面を有しており、
   前記柱状体被覆部は、前記柱状体主面に形成され、かつ前記柱状体側面被覆部につながる柱状体主面被覆部を含む、請求項４に記載の電子装置。
6. 前記導電層は、前記主面に形成された絶縁膜主面被覆部を有する、請求項５に記載の電子装置。
7. 前記絶縁膜主面被覆部は、前記柱状体側面被覆部につながる絶縁膜主面第１連絡部を含み、
   前記絶縁膜主面第１連絡部は、前記第１電子素子を搭載するための第１素子用パッドを有する、請求項６に記載の電子装置。
8. 前記柱状体主面被覆部は、前記封止樹脂部から露出し、かつ前記主面と同じ側を向く柱状体主面被覆部端面を有する、請求項５ないし７のいずれかに記載の電子装置。
9. 前記柱状体主面被覆部端面と前記封止樹脂部主面とは、面一である、請求項８に記載の電子装置。
10. 前記柱状体主面被覆部の厚さは、前記絶縁膜主面被覆部の厚さより小さい、請求項６または７に記載の電子装置。
11. 前記導電層は、前記封止樹脂部主面に形成された封止樹脂部主面連絡部を含み、
    当該封止樹脂部主面連絡部は、前記柱状体主面被覆部に対して前記柱状体主面被覆部端面とは反対側から接する、請求項９に記載の電子装置。
12. 前記封止樹脂部主面連絡部は、前記第２電子素子を搭載するための第２素子用パッドを有する、請求項１１に記載の電子装置。
13. 前記封止樹脂部主面連絡部のうち前記第２素子用パッドを除いた部位は、追加の絶縁膜により覆われている、請求項１２に記載の電子装置。
14. 前記封止樹脂部主面の少なくとも一部は、前記追加の絶縁膜により覆われている、請求項１３に記載の電子装置。
15. 前記第１電子素子は、前記絶縁膜の厚さ方向視において長矩形状であり、
    前記柱状体は、前記厚さ方向視において、前記第１電子素子を挟んで当該第１電子素子の長手方向両端の外側に対をなして設けられている、請求項１ないし１４のいずれかに記載の電子装置。
16. 前記絶縁膜の前記裏面に形成された裏面電極パッドを備える、請求項６または７に記載の電子装置。
17. 前記絶縁膜主面被覆部は、前記絶縁膜の厚さ方向視において少なくとも一部が前記裏面電極パッドに重なる絶縁膜主面第２連絡部を含む、請求項１６に記載の電子装置。
18. 前記絶縁膜主面第２連絡部は、前記第１電子素子を搭載するための追加の第１素子用パッドを有する、請求項１７に記載の電子装置。
19. 前記絶縁膜は、厚さ方向視において前記裏面電極パッドと前記絶縁膜主面第２連絡部との重合部分に形成された貫通孔を有し、
    前記裏面電極パッドと前記絶縁膜主面第２連絡部とは、導通接続されている、請求項１７または１８に記載の電子装置。
20. 前記絶縁膜主面第２連絡部は、前記貫通孔を埋めるとともに前記裏面電極パッドに接する、貫通孔充填部を有する、請求項１９に記載の電子装置。

Images