CN101459174B - 一种半导体晶片的导电结构及其制造方法 - Google Patents
一种半导体晶片的导电结构及其制造方法 Download PDFInfo
- Publication number
- CN101459174B CN101459174B CN2007101957763A CN200710195776A CN101459174B CN 101459174 B CN101459174 B CN 101459174B CN 2007101957763 A CN2007101957763 A CN 2007101957763A CN 200710195776 A CN200710195776 A CN 200710195776A CN 101459174 B CN101459174 B CN 101459174B
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor substrate
- metal
- metal level
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体晶片的导电结构及其制造方法，该导电结构包括：半导体衬底，其包括至少一层金属层，其中该金属层位于半导体衬底的上部，该金属层的上部和下部覆盖有阻挡层，通过蚀刻的方法将金属层上部的阻挡层以及在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。本发明仅在普通的集成电路制程和结构的基础上，将第一层金属顶部的钝化层和阻挡层都去除，使整个第一层金属暴露出来，易于直接对芯片中电路下探针，从而进行局部电路分析。并且，由于对晶片进行了两次蚀刻，因此利用该方法既可以保证去除金属层上的钝化层，又不会在微探针测试时损坏到金属层的侧壁。
Description
技术领域
本发明涉及一种半导体晶片的技术领域，特别涉及一种半导体晶片的导电结构及其制造方法。
背景技术
目前随着集成电路(IC)的集成度越来越高，半导体芯片中的电路越来越复杂，客户在测试和验证产品的时候，需要进行微探针测试(Micro-probing test)，也就是直接将微探针点在电路中，用以检测电路性能，而目前的集成电路中，由于线宽越来越小，在半导体用于集成电路的金属层上有一层涂层，也就是底部抗反射涂层，通常由氮氧化硅(SiON)和氮化钛(TiN)做底部抗反射涂层，用以改善黄光条件。在金属层蚀刻完成后，这一层SiON和TiN仍然存在，如果只是采用现有方法，只跳过护层钝化(passivation)制程，则测试的微探针将无法点穿残余的SiON和TiN而与下面的金属层接触，造成无法测试。
发明内容
本发明的目的是提供一种半导体晶片的导电结构及其制造方法，可以在半导体晶片上制造集成电路，并且该集成电路制造方法方便，易于测试。
为达上述目的，本发明首先提供了一种半导体晶片的导电结构，包括：
半导体衬底，
半导体衬底中包括至少一层金属层，其中该金属层位于半导体衬底的上部，该金属层的上部和下部覆盖有阻挡层，
通过蚀刻的方法将金属层上部的阻挡层以及在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
作为优选，所述半导体衬底中包括至少两层金属层，其中所述半导体衬底至少由第一半导体衬底和第二半导体衬底组成，第一金属层位于第一半导体衬底和第二半导体衬底之间，第二金属层位于第二半导体衬底的上部，第一金属层与第二金属层通过通孔相连接，上述通孔内填充有填料，用以使第一金属层与第二金属层相导通，金属层和通孔的内壁和外部都覆盖有阻挡层，通过蚀刻的方法将金属层上部和阻挡层和在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
作为优选，上述阻挡层为氮化钛层。
作为优选，上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅共同组成的层。
本发明还提供了一种半导体晶片的导电结构的制造方法，包括：
步骤1，提供第一半导体衬底，在该第一半导体衬底上形成通孔，在通孔内壁沉积阻挡层并填充填料，然后在该衬底表面沉积阻挡层；
步骤2，沉积至少一层金属层，蚀刻上述金属层，并使阻挡层在金属层表面沉积；
步骤3，再沉积至少一层钝化层，而后对该晶片进行至少两次蚀刻，其中蚀刻除去金属层表面的钝化层和阻挡层。
作为优选，上述步骤2中，沉积至少两层金属层，首先沉积第一金属层，并对其进行蚀刻，沉积阻挡层在其表面，再沉积第二半导体衬底，在该第二半导体衬底上形成通孔，填充上述通孔并在通孔的内壁和填充后的上表面都沉积有阻挡层；而后，沉积第二金属层，蚀刻该第二金属层，并使阻挡层在第二金属层表面沉积。
作为优选，上述阻挡层为氮化钛层。
作为优选，上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅混合组成的层。
本发明仅在普通的集成电路制程和结构的基础上，将第一层金属顶部的钝化层和阻挡层都去除，使整个第一层金属暴露出来，易于直接对芯片中电路下探针，从而进行局部电路分析。并且，由于对晶片进行了两次蚀刻，因此利用该方法既可以保证去除金属层上的钝化层，又不会在微探针测试时损坏到金属层的侧壁。
下面结合附图，对本发明的具体实施方式作进一步的详细说明。对于所属技术领域的技术人员而言，从对本发明的详细说明中，本发明的上述和其他目的、特征和优点将显而易见。
附图说明
图1-图4为本发明一较佳实施例的导电结构的制造方法的示意图。
具体实施方式
下面结合附图和具体实施例对本发明所述的一种半导体晶片的导电结构及其制造方法作进一步的详细说明。
本发明一较佳实施例的制造半导体晶片的导电结构的方法为，首先提供第一半导体衬底11，在该第一半导体衬底11上形成通孔14，在包括通孔14的部位的第一半导体衬底11的整个表面沉积阻挡层13，填充通孔14，其中可以采用氮化钛(TiN)作为阻挡层的材料，用填料填充通孔，阻挡层的材料和填料可以是任意合适的材料，不局限于上述；而后再在通孔14的部位在填料上沉积一层阻挡层13，当然，沉积阻挡层的步骤不是必须的，也可以先在通孔14内沉积阻挡层13，待通孔填充后再在第一半导体衬底11的整个表面沉积阻挡层13，只要在需要的部位沉积即可，不限于本实施例所述的顺序和部位。
而后，在第一半导体衬底11的阻挡层13上沉积第一金属层16，并对其进行蚀刻，使通孔12的上方具有部分第一金属层16，而后在第一金属层16的上方沉积阻挡层13；
再沉积第二半导体衬底12，该第二层半导体衬底12的材料可以与上述第一半导体衬底11相同或不同，在该第二半导体衬底12上形成通孔15，重复以上步骤，填充上述通孔并沉积阻挡层；而后再在通孔15的部位在填料上沉积一层阻挡层13，当然，沉积阻挡层的步骤不是必须的，也可以先在通孔15内沉积阻挡层13，待通孔填充后再在第二半导体衬底12的整个表面沉积阻挡层13，只要在需要的部位沉积即可，不限于本实施例所述的顺序和部位。
而后，在第二半导体衬底12的整个阻挡层13上沉积第二金属层17，包括填充有填料的通孔15的上方位置，而后蚀刻该第二金属层17，使通孔15的上方具有金属层17的结构，在该实施例中通孔15为两个，因此蚀刻后的金属层为两段，其当然也可以是任意多个金属层，而后沉积阻挡层13。
再在涂有阻挡层13的第二金属层17表面沉积第一钝化层18，形成的结构如图1所示，其中第一钝化层18的材料为氮氧化硅(SiON)，其当然也可以是任意合适的材料。
如图2所示，在第一钝化层18再沉积第二钝化层19，其材料可以是氧化硅(SiO2)，也可以是其他任何合适的材料。第二钝化层19覆盖模块的整个表面，包括具有第一钝化层18的部分和暴露的半导体衬底12的上表面。本实施例中由第一钝化层18和第二钝化层19共同组成钝化层，钝化层和阻挡层共同组成了底部抗反射涂层，当然，也可以没有上述第二钝化层19，也就是仅有一层钝化层，或者还可以有更多层，例如三层钝化层，还可以仅有一层金属层，或有三层金属层，只要通过减少前述制造过程中的沉积金属层的顺序便可以达到，仅取决于所需要的集成电路的结构，而本发明所述的方法只要对最上层金属层进行处理即可。
再如图3所示，利用蚀刻机台对晶片进行整片蚀刻，蚀刻掉第二金属层17的上表面的第一钝化层18和第二钝化层19，而对半导体衬底12的上表面上的第二钝化层19没有完全蚀刻掉，仍然剩余有一部分，覆盖在半导体衬底12的上表面，并且完全覆盖第二金属层17的侧壁，用以保护第二金属层17的侧壁不会在蚀刻后产生。如果第一钝化层18和第二钝化层19的材料均为氧化物，则可以用氧化物蚀刻机台蚀刻。蚀刻的装置和方法不限于本发明所述的，只要能够根据钝化层的材料和结构进行蚀刻的装置和方法皆可以实现本发明所述的方法。
再如图4所示，再次利用蚀刻机台进行蚀刻，蚀刻掉第二金属层17的上表面的阻挡层13。如果阻挡层13的材料均为TiN，则可以用金属蚀刻机台蚀刻。
蚀刻的装置和方法不限于本发明所述的，只要能够根据阻挡层的材料和结构进行蚀刻的装置和方法皆可以实现本发明所述的方法。最终得到的本发明一较佳实施例的半导体晶片的导电结构便为图4所示的结构。由于没有了阻挡层和钝化层组成的底部抗反射涂层，则会很容易地将测试用的微探针接触到金属表面，从而进行测试和局部电路分析。
以上所述仅为本发明的较佳实施例，并非用来限定本发明的实施范围；如果不脱离本发明的精神和范围，对本发明进行修改或者等同替换的，均应涵盖在本发明的权利要求的保护范围当中。
Claims (8)
1.一种半导体晶片的导电结构，其特征在于包括：
半导体衬底，
半导体衬底中包括至少一层金属层，其中该金属层位于半导体衬底的上部，该金属层的上部和下部覆盖有阻挡层，
通过蚀刻的方法将金属层上部的阻挡层以及在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
2.根据权利要求1所述的半导体晶片的导电结构，其特征在于：
所述半导体衬底中包括至少两层金属层，其中所述半导体衬底至少由第一半导体衬底和第二半导体衬底组成，第一金属层位于第一半导体衬底和第二半导体衬底之间，第二金属层位于第二半导体衬底的上部，第一金属层与第二金属层通过通孔相连接，上述通孔内填充有填料，用以使第一金属层与第二金属层相导通，金属层和通孔的内壁和外部都覆盖有阻挡层，通过蚀刻的方法将金属层上部和阻挡层和在半导体衬底和金属层组成的结构的上方涂覆的钝化层去除，仅在半导体衬底没有由金属层覆盖的部分剩余有钝化层。
3.根据权利要求1或2所述的半导体晶片的导电结构，其特征在于上述阻挡层为氮化钛层。
4.根据权利要求1或2所述的半导体晶片的导电结构，其特征在于上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅共同组成的层。
5.一种半导体晶片的导电结构的制造方法，其特征在于包括：
步骤1，提供第一半导体衬底，在该第一半导体衬底上形成通孔，在通孔内壁沉积阻挡层并填充填料，然后在该衬底表面沉积阻挡层；
步骤2，沉积至少一层金属层，蚀刻上述金属层，并使阻挡层在金属层表面沉积；
步骤3，再沉积至少一层钝化层，而后对该晶片进行至少两次蚀刻，其中蚀刻除去金属层表面的钝化层和阻挡层。
6.根据权利要求5所述的半导体晶片的导电结构的制造方法，其特征在于上述步骤2中，沉积至少两层金属层，首先沉积第一金属层，并对其进行蚀刻，沉积阻挡层在其表面，再沉积第二半导体衬底，在该第二半导体衬底上形成通孔，填充上述通孔并在通孔的内壁和填充后的上表面都沉积有阻挡层；而后，沉积第二金属层，蚀刻该第二金属层，并使阻挡层在第二金属层表面沉积。
7.根据权利要求5或6所述的半导体晶片的导电结构的制造方法，其特征在于上述阻挡层为氮化钛层。
8.根据权利要求5或6所述的半导体晶片的导电结构的制造方法，其特征在于上述钝化层为氧氮化硅层或二氧化硅层或氧氮化硅和二氧化硅混合组成的层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101957763A CN101459174B (zh) | 2007-12-13 | 2007-12-13 | 一种半导体晶片的导电结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101957763A CN101459174B (zh) | 2007-12-13 | 2007-12-13 | 一种半导体晶片的导电结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101459174A CN101459174A (zh) | 2009-06-17 |
| CN101459174B true CN101459174B (zh) | 2010-07-07 |
Family
ID=40769916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101957763A Expired - Fee Related CN101459174B (zh) | 2007-12-13 | 2007-12-13 | 一种半导体晶片的导电结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101459174B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11705414B2 (en) * | 2017-10-05 | 2023-07-18 | Texas Instruments Incorporated | Structure and method for semiconductor packaging |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1141506A (zh) * | 1995-03-04 | 1997-01-29 | 现代电子产业株式会社 | 形成半导体器件金属互连的方法 |
| US5654589A (en) * | 1995-06-06 | 1997-08-05 | Advanced Micro Devices, Incorporated | Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application |
| CN1430275A (zh) * | 2002-01-04 | 2003-07-16 | 矽统科技股份有限公司 | 覆盖有金属阻障层的内连线结构及其制作方法 |
| CN1638098A (zh) * | 2003-12-23 | 2005-07-13 | 海力士半导体有限公司 | 形成半导体器件的位线的方法 |
| CN1873952A (zh) * | 2005-06-01 | 2006-12-06 | 海力士半导体有限公司 | 制造半导体器件的方法 |
-
2007
- 2007-12-13 CN CN2007101957763A patent/CN101459174B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1141506A (zh) * | 1995-03-04 | 1997-01-29 | 现代电子产业株式会社 | 形成半导体器件金属互连的方法 |
| US5654589A (en) * | 1995-06-06 | 1997-08-05 | Advanced Micro Devices, Incorporated | Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application |
| CN1430275A (zh) * | 2002-01-04 | 2003-07-16 | 矽统科技股份有限公司 | 覆盖有金属阻障层的内连线结构及其制作方法 |
| CN1638098A (zh) * | 2003-12-23 | 2005-07-13 | 海力士半导体有限公司 | 形成半导体器件的位线的方法 |
| CN1873952A (zh) * | 2005-06-01 | 2006-12-06 | 海力士半导体有限公司 | 制造半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101459174A (zh) | 2009-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102082114B (zh) | 双大马士革结构的形成方法 | |
| US20110198757A1 (en) | Semiconductor structure having an air-gap region and a method of manufacturing the same | |
| US20060065953A1 (en) | Semiconductor die with protective layer and related method of processing a semiconductor wafer | |
| JP2009524257A (ja) | 太いワイヤ構造およびそれを形成するためのデュアル・ダマシン方法（太いワイヤ構造を形成するためのデュアル・ダマシン・プロセス） | |
| US20060006547A1 (en) | Semiconductor device and a method of manufacturing the semiconductor device | |
| KR20060091517A (ko) | 엠. 아이. 엠 커패시터들 및 그 형성방법들 | |
| CN101937902A (zh) | 半导体器件和用于制造半导体器件的方法 | |
| US20190393074A1 (en) | Barrier layer removal method and semiconductor structure forming method | |
| CN108183087B (zh) | 用于形成应力降低装置的方法 | |
| KR20110013162A (ko) | 반도체 장치 제조 방법 | |
| CN101459174B (zh) | 一种半导体晶片的导电结构及其制造方法 | |
| JP2007005679A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| KR20090010399A (ko) | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 | |
| CN102299097B (zh) | 一种金属连线刻蚀方法 | |
| US6156660A (en) | Method of planarization using dummy leads | |
| CN100355069C (zh) | 半导体装置及其制造方法 | |
| US10186491B2 (en) | Integrated circuit chip reinforced against front side deprocessing attacks | |
| US6841878B1 (en) | Integrated circuit with improved RC delay | |
| CN104112702A (zh) | 在半导体制造中降低超低k介电层损伤的方法 | |
| CN103094197A (zh) | 互连结构制造方法 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| US8212333B2 (en) | MIM capacitor of semiconductor device and manufacturing method thereof | |
| CN102376631B (zh) | 制备双大马士革结构的方法 | |
| US9349608B2 (en) | Methods of protecting a dielectric mask layer and related semiconductor devices | |
| KR100996188B1 (ko) | 반도체 장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100707 Termination date: 20161213 |