CN1873952A - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN1873952A
CN1873952A CNA2006100813515A CN200610081351A CN1873952A CN 1873952 A CN1873952 A CN 1873952A CN A2006100813515 A CNA2006100813515 A CN A2006100813515A CN 200610081351 A CN200610081351 A CN 200610081351A CN 1873952 A CN1873952 A CN 1873952A
Authority
CN
China
Prior art keywords
metal layer
contact hole
conducting shell
stop conducting
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100813515A
Other languages
English (en)
Other versions
CN100452351C (zh
Inventor
朴信胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Covenson wisdom N.B.868 company
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1873952A publication Critical patent/CN1873952A/zh
Application granted granted Critical
Publication of CN100452351C publication Critical patent/CN100452351C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种制造半导体器件的方法，包括：提供半导体衬底，在该半导体衬底上已限定了多个晶体管；在晶体管之上形成布线图案，该布线图案接触至少一个晶体管；在布线图案之上沉积第一氧化物膜；在氧化物膜上限定第一接触孔，该第一接触孔暴露了布线图案；在氧化物膜之上形成具有第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层；该下金属层填充第一接触孔；在下金属层之上形成接触孔停止传导层；在接触孔停止传导层之沉积上第二氧化物膜；蚀刻第二氧化物膜的所选部分，以形成暴露接触孔停止传导层的孔；蚀刻暴露的接触孔停止层以限定第二接触孔；在第二接触孔内形成接触塞，该接触塞接触下金属层；以及形成包括第三阻挡金属层和第二金属层的上金属层，该上金属层接触接触塞。

Description

制造半导体器件的方法
技术领域
本发明涉及一种制造半导体器件的方法。更具体地，本发明涉及一种制造包括多层金属布线图案的半导体器件的方法。
背景技术
如图1中所示，通常，半导体器件包括具有在半导体衬底11上的多个单位器件图案(未示出)的器件图案层12。层间电介质(ILD)氧化物膜13沉积在器件图案层12上。下金属层14、15和16顺序地形成在ILD氧化物膜13上。图案化下金属层14、15和16。
然后金属间电介质(IMD)氧化物膜17沉积在整个结构上。用于形成接触塞18的接触孔(未示出)形成在IMD氧化物膜17内。此后，接触孔利用传导材料填充，以形成接触塞18。上金属层19、20顺序地形成在整个结构上。
当接触孔形成在IMD氧化物膜17内时，只有IMD氧化物膜17要被蚀刻。但是，如图1中可见，下金属层16和下金属层15的一部分也可能被蚀刻(即，可能出现穿通现象)。
如果下金属层16如上所述地被蚀刻，则在下金属层14、15和16与上金属层19和20之间的接触电阻改变。结果，在半导体器件的大规模生产期间产量降低。
为了防止上述问题，通过增加下金属层16的厚度可获得足够的穿通余量。但是在高集成半导体器件的情形中，有下金属层16可增加多厚的限制。另外，下金属层16的额外厚度增加了当下金属层14、15和16图案化时所需的蚀刻量。在随后的IMD氧化物膜17的沉积工艺中，IMD氧化物膜17不完全掩埋下金属层14、15和16的蚀刻部分。从而可能产生空隙。
发明内容
本发明涉及一种制造半导体器件的方法，在该方法中在上金属层和下金属层之间的接触电阻中的变化可被最小化并且当半导体器件大规模生产时可提高产量。
根据本发明一个方面的制造半导体器件的方法，包括下列步骤：提供半导体衬底，在该半导体衬底上顺序地形成了多个单位元件和布线图案；在整个结构上沉积ILD氧化物膜，并在ILD氧化物膜上执行光刻和蚀刻工艺以形成第一接触孔；在整个ILD氧化物膜上顺序地沉积第一阻挡金属层、第一金属层和第二阻挡金属层以利用第一阻挡金属层和第一金属层来掩埋第一接触孔，并形成包括第一阻挡金属层、第一金属层和第二阻挡金属层的下金属层；在下金属层上形成接触孔停止传导层；在接触孔停止传导层上形成光致抗蚀剂图案，然后使用光致抗蚀剂图案作为蚀刻掩模蚀刻并图案化接触孔停止传导层和下金属层；剥离光致抗蚀剂图案，在整个结构上沉积IMD氧化物膜，然后在IMD氧化物膜上执行光刻和蚀刻工艺，以形成第二接触孔；在第二接触孔内形成接触塞；以及在其中形成有接触塞的整个IMD氧化物膜上顺序地沉积第三阻挡金属层、第二金属层和第四阻挡金属层，并形成包括第三阻挡金属层、第二金属层和第四阻挡金属层的上金属层。
在一个实施例中，一种制造半导体器件的方法包括提供半导体衬底，在该半导体衬底上已限定了多个晶体管。布线图案形成在晶体管之上，该布线图案耦合到至少一个晶体管。层间电介质(ILD)膜沉积在布线图案之上。第一接触孔限定在ILD膜中，该第一接触孔暴露了布线图案的一部分。形成包括第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层。下金属层经由第一接触孔接触布线图案。接触孔停止传导层形成在下金属层之上。图案化接触孔停止传导层和下金属层以限定一个或更多的通孔。金属间电介质(IMD)膜沉积在接触孔停止传导层之上，该IMD膜填充一个或更多的通孔。IMD膜的所选部分使用第一蚀刻步骤来蚀刻，第一蚀刻步骤基本上暴露接触孔停止传导层，并去除接触孔停止传导层的一部分，由此提供具有减小厚度的接触孔停止传导层。使用第二蚀刻步骤蚀刻减小厚度的接触孔停止传导层，直到第二阻挡金属层暴露，从而限定第二接触孔。接触塞形成在第二接触孔内，该接触塞接触下金属层的上表面。上金属层形成在接触塞和IMD膜之上，该上金属层接触接触塞的上表面。
第一蚀刻步骤使用具有对接触孔停止传导层的高选择性的蚀刻气体。接触孔停止传导层包括钨(W)、铂(Pt)、钌(Ru)、铱(Ir)以及铜(Cu)。
在另一个实施例中，一种制造半导体器件的方法包括：提供半导体衬底，在该半导体衬底上限定了多个晶体管；在晶体管之上形成布线图案，该布线图案接触至少一个晶体管；在布线图案之上沉积第一氧化物膜；在氧化物膜上限定第一接触孔，第一接触孔暴露了布线图案；在氧化物膜之上形成具有第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层，下金属层填充第一接触孔；在下金属层之上形成接触孔停止传导层；在接触孔停止传导层之上沉积第二氧化物膜；蚀刻第二氧化物膜的所选部分以形成暴露接触孔停止传导层的孔；蚀刻暴露的接触孔停止传导层，以限定第二接触孔；在第二接触孔内形成接触塞，该接触塞接触下金属层；以及形成包括第三阻挡金属层和第二金属层的上金属层，上金属层接触接触塞。
在又一个实施例中，一种制造半导体器件的方法包括：提供半导体衬底，在该半导体衬底上已限定了多个晶体管；在晶体管之上形成布线图案，该布线图案耦合到至少一个晶体管；在布线图案之上沉积层间电介质(ILD)膜；在ILD膜中限定第一接触孔，第一接触孔暴露了布线图案的一部分；形成包括第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层，下金属层经由第一接触孔接触布线图案；在下金属层之上形成接触孔停止传导层；图案化接触孔停止传导层和下金属层，以限定一个或更多的通孔；在接触孔停止传导层之上沉积金属间电介质(IMD)膜，IMD膜填充一个或更多的通孔；使用第一蚀刻步骤蚀刻IMD膜的所选部分至少直到基本上暴露接触孔停止传导层；使用第二蚀刻步骤蚀刻暴露的接触孔停止传导层，直到暴露第二阻挡金属层，从而限定第二接触孔；在第二接触孔内形成接触塞，接触塞接触下金属层的上表面；以及在接触塞和IMD膜之上形成上金属层，该上金属层接触接触塞的上表面。
附图说明
参考结合附图的下列详细描述，对本发明更为彻底的理解以及本发明的许多附加优点将会变得明显并得到更好地理解，在附图中类似的参考符号表示相同或类似的部件，其中：
图1是图示现有技术制造半导体器件的方法的半导体衬底的横截面视图；以及
图2A至2G是图示根据本发明的实施例的制造方法的半导体衬底的横截面视图。
具体实施方式
在下列详细描述中，只以说明的形式示出并描述本发明的某些特定实施例。如本领域技术人员将认识到的，在所有都不离开本发明的精神或范围的情况下，所描述的实施例可以不同方式修改。因而，附图和描述自然被认为是实例性的，而不是限制性的。全文中类似的参考数字表明类似的元件。
参考图2A，提供了半导体衬底31，在半导体衬底31上形成了多个单位元件D1、D2和D3。D1指示源选择晶体管，D2指示存储单元晶体管，而D3指示漏选择晶体管。这些单位元件也可称作栅或栅结构。然后层间绝缘膜32形成在整个结构上。此后在层间绝缘膜32上执行光刻和蚀刻工艺以形成接触孔(未示出)。
第一传导层(未示出)沉积在整个层间绝缘膜32上，使得接触孔以第一传导层填充。然后对接触塞33a执行使用层间绝缘膜32作为停止层的抛光工艺。
此后，第二传导层沉积在层间绝缘膜32上，在层间绝缘膜32中接触塞33a已形成。第二传导层通过光刻及蚀刻工艺被图案化，形成了布线图案33b(例如，位线图案)。然后ILD氧化物膜34形成在布线图案33b上。
参考图2B，在ILD氧化物膜34上进行光刻和蚀刻工艺，从而在ILD氧化物膜34中形成接触孔35。
参考图2C，第一阻挡金属层36、第一金属层37和第二阻挡金属层38顺序地沉积在整个ILD氧化物膜34上，它们一起限定了下金属层39。从而，利用第一阻挡金属层36和第一金属层37填入接触孔35。
第一和第二阻挡金属层36、38可使用Ti或TiN来形成，而第一金属层37可使用Al来形成。此外，第一阻挡金属层36起到促进ILD氧化物膜34与第一金属层37的粘和并防止第一金属层37扩散到ILD氧化物膜34中的作用。
接触孔停止传导层40形成在下金属层39上。接触孔停止传导层40可使用钨(W)、铂(Pt)、钌(Ru)、铱(Ir)和铜(Cu)来形成，并可形成为10到3000的厚度。
光致抗蚀剂(未示出)涂覆在接触孔停止传导层40上。光致抗蚀剂图案41通过曝光和显影工艺来形成。
参考图2D，在接触孔停止传导层40和下金属层39上执行使用光致抗蚀剂图案41作为蚀刻掩模的蚀刻工艺。形成由接触孔停止传导层40和下金属层39组成的结构42。可替选地，接触孔停止传导层40可用作下金属层39的蚀刻掩模。这在下文将更为详细地描述。通过执行使用光致抗蚀剂图案41作为蚀刻掩模的蚀刻工艺，只蚀刻接触孔停止传导层40。在光致抗蚀剂图案41剥离后，执行使用接触孔停止传导层40作为蚀刻掩模的蚀刻工艺以蚀刻下金属层39。结果，限定了一个或更多的通孔52以图案化结构42。所述孔暴露了ILD氧化物膜34.2D。
参考图2E，剥离光致抗蚀剂图案41。IMD氧化物膜43沉积在整个结构上。光致抗蚀剂(未示出)涂覆在IMD氧化物膜43上。借助于曝光和显影工艺在IMD氧化物膜43上形成了光致抗蚀剂图案44。然后，通过执行使用光致抗蚀剂图案44作为蚀刻掩模的蚀刻工艺(或第一蚀刻步骤)来蚀刻IMD氧化物膜43。从而，孔45形成在IMD氧化物膜43内。在这种情形中，IMD氧化物膜43可使用等离子体蚀刻工艺来蚀刻，所述等离子体蚀刻工艺使用对接触孔停止传导层40具有高选择性的蚀刻气体。在本实施例中，CxHyFz气体由于其对层40所使用的钨材料的高选择性而被使用。
同时，在IMD氧化物膜43的蚀刻工艺中，IMD氧化物膜43的蚀刻率高于接触孔停止传导层40的蚀刻率，使得IMD氧化物膜43被去除的更快。因为这点，只有在孔45之下的接触孔停止传导层40的一部分被蚀刻，留下接触孔传导层40的薄层。
参考图2F，剥离光致抗蚀剂图案44。然后执行射频(RF)溅射工艺(或第二蚀刻步骤)以去除保留在孔45之下的接触孔停止传导层40的薄层，从而限定了暴露下金属层的上表面的第二接触孔。在本实施例中，RF溅射或第二蚀刻步骤设计成精确地去除薄层材料，使得在第二蚀刻步骤期间上金属层的意外去除被最小化。此后，接触塞金属层46沉积在整个IMD氧化物43上，以填入第二接触孔45。这时可以原位执行接触塞金属层46的溅射工艺和沉积工艺。
在这种情形中，通过第一蚀刻步骤后保留在孔45之下的接触孔停止传导层40的厚度，可以确定接触孔停止传导层40的厚度。
参考图2G，在接触塞金属层46上执行使用IMD氧化物膜43作为停止层的抛光工艺，从而在第二接触孔内形成接触塞46’。这时，接触塞金属层46可以使用化学机械抛光(CMP)或等离子体来抛光。
第三阻挡金属层47、第二金属层48和第四阻挡金属层49顺序地沉积在其中形成接触塞46’的整个IMD氧化物膜43上。这三层形成了上金属层50。这时，第三阻挡金属层47和第四阻挡金属层49可使用Ti或TiN来形成，而第二金属层48可使用Al来形成。其它的传导材料也可以用于这些层。
如上所述并根据本发明的一个实施例，接触孔停止传导层形成在下金属层上。因此，当为在IMD氧化物膜中的下金属层和上金属层之间的接触塞形成接触孔时，可防止下金属层被蚀刻。从而，可以最小化在上金属层和下金属层之间的接触电阻的变化，并可以在大规模生产半导体器件时提高产量。
此外，根据本发明的另一个实施例，形成在下金属层上的接触孔停止传导层可用作下金属层的蚀刻掩模。因此有可能提高下金属层的蚀刻图案化的余量。
另外，根据本发明的一个实施例，接触孔停止传导层形成在下金属层上。从而，可以减小下金属层的厚度。当IMD氧化物膜沉积在图案化的下金属层上时，可提高IMD氧化物膜的间隙填充余量。
尽管结合目前对特定实施例的考虑已经描述了本发明，但应理解本发明不限于公开的实施例，而旨在覆盖包括在所附权利要求精神和范围内的不同修改和等同设置。

Claims (15)

1.一种制造半导体器件的方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上已限定了多个晶体管；
在所述晶体管之上形成布线图案，所述布线图案耦合到至少一个晶体管；
在所述布线图案之上沉积层间电介质(ILD)膜；
在所述ILD膜中限定第一接触孔，所述第一接触孔暴露所述布线图案的一部分；
形成包括第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层，所述下金属层经由所述第一接触孔接触所述布线图案；
在所述下金属层之上形成接触孔停止传导层；
图案化所述接触孔停止传导层和所述下金属层，以限定一个或更多的通孔；
在所述接触孔停止传导层之上沉积金属间电介质(IMD)膜，所述IMD膜填充一个或更多的通孔；
使用第一蚀刻步骤蚀刻所述IMD膜的所选部分，所述第一蚀刻步骤基本上暴露所述接触孔停止传导层并去除所述接触孔停止传导层的一部分，从而提供了具有减小厚度的接触孔停止传导层；
使用第二蚀刻步骤蚀刻减小厚度的所述接触孔停止传导层，直到暴露所述第二阻挡金属层，从而限定第二接触孔；
在所述第二接触孔内形成接触塞，所述接触塞接触所述下金属层的上表面；以及
在所述接触塞和所述IMD膜之上形成上金属层，所述上金属层接触所述接触塞的上表面。
2.如权利要求1的方法，其中所述第一蚀刻步骤使用对所述接触孔停止传导具有高选择性的蚀刻气体。
3.如权利要求1的方法，其中所述接触孔停止传导层包括传导材料。
4.如权利要求3的方法，其中所述接触孔停止传导层包括钨(W)、铂(Pt)、钌(Ru)、铱(Ir)和铜(Cu)。
5.如权利要求1的方法，其中所述接触孔停止传导层形成在所述下金属层上，厚度从10到3000。
6.如权利要求1的方法，其中所述第二蚀刻步骤包括射频(RF)溅射工艺，以去除保留在所述下金属层之上的接触孔停止传导层，所述方法还包括：
在所述第二蚀刻步骤后，在所述IMD膜上原位沉积接触塞金属层，以填充所述第二接触孔；以及
使用所述IMD膜作为停止层来抛光所述接触塞金属层以形成所述接触塞。
7.如权利要求6的方法，其中在形成所述接触孔停止传导层的步骤中，通过在所述第一蚀刻步骤后保留在所述下金属层之上的所述接触孔停止传导层的厚度和由所述第二蚀刻步骤蚀刻的所述接触孔停止传导层的厚度，确定形成在所述下金属层之上的所述蚀刻停止层的厚度。
8.如权利要求1的方法，其中所述第一蚀刻步骤是采用CxHyFz气体的等离子体蚀刻工艺。
9.一种制造半导体器件的方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上限定了多个晶体管；
在所述晶体管之上形成布线图案，所述布线图案接触至少一个晶体管；
在所述布线图案之上沉积第一氧化物膜；
在所述氧化物膜上限定第一接触孔，所述第一接触孔暴露所述布线图案；
在所述氧化物膜之上形成具有第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层，所述下金属层填充所述第一接触孔；
在所述下金属层之上形成接触孔停止传导层；
在所述蚀刻停止层之上沉积第二氧化物膜；
蚀刻所述第二氧化物膜的所选部分以形成暴露所述接触孔停止传导层的孔；
蚀刻所述暴露的接触孔停止传导层以限定第二接触孔；
在所述第二接触孔内形成接触塞，所述接触塞接触所述下金属层；以及
形成包括第三阻挡金属层和第二金属层的上金属层，所述上金属层接触所述接触塞。
10.如权利要求9的方法，其中所述接触孔停止传导层包括钨(W)、铂(Pt)、钌(Ru)、铱(Ir)和铜(Cu)。
11.如权利要求9的方法，其中所述接触孔停止传导层形成为从10到3000的厚度。
12.如权利要求9的方法，其中使用RF溅射工艺蚀刻所述暴露的接触孔停止传导层，其中在所述RF溅射工艺后通过原位沉积接触塞金属层到所述第二接触孔中来形成所述接触塞。
13.如权利要求12的方法，其中使用化学机械抛光步骤去除所述接触塞金属层以形成所述接触塞，所述第二氧化物膜用作停止层。
14.如权利要求7的方法，其中使用CxHyFz气体来蚀刻所述第二氧化物膜的所选部分。
15.一种制造半导体器件的方法，所述方法包括：
提供半导体衬底，在所述半导体衬底上已限定了多个晶体管；
在所述晶体管之上形成布线图案，所述布线图案耦合到至少一个晶体管；
在所述布线图案之上沉积层间电介质(ILD)膜；
在所述ILD膜中限定第一接触孔，所述第一接触孔暴露所述布线图案的一部分；
形成包括第一阻挡金属层、第一金属层以及第二阻挡金属层的下金属层，所述下金属层经由所述第一接触孔接触所述布线图案；
在所述下金属层之上形成接触孔停止传导层；
图案化所述接触孔停止传导层和所述下金属层，以限定一个或更多的通孔；
在所述接触孔停止传导层之上沉积金属间电介质(IMD)膜，所述IMD膜填充一个或更多的通孔；
使用第一蚀刻步骤蚀刻所述IMD膜的所选部分，至少直到基本上暴露所述接触孔停止传导层；
使用第二蚀刻步骤蚀刻所述暴露的接触孔停止传导层，直到暴露所述第二阻挡金属层，从而限定第二接触孔；
在所述第二接触孔内形成接触塞，所述接触塞接触所述下金属层的上表面；以及
在所述接触塞和所述IMD膜之上形成上金属层，所述上金属层接触所述接触塞的上表面。
CNB2006100813515A 2005-06-01 2006-05-18 制造半导体器件的方法 Active CN100452351C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050046857 2005-06-01
KR1020050046857A KR100739252B1 (ko) 2005-06-01 2005-06-01 반도체 소자의 제조 방법

Publications (2)

Publication Number Publication Date
CN1873952A true CN1873952A (zh) 2006-12-06
CN100452351C CN100452351C (zh) 2009-01-14

Family

ID=37484332

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100813515A Active CN100452351C (zh) 2005-06-01 2006-05-18 制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7351652B2 (zh)
JP (1) JP5119461B2 (zh)
KR (1) KR100739252B1 (zh)
CN (1) CN100452351C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459174B (zh) * 2007-12-13 2010-07-07 和舰科技(苏州)有限公司 一种半导体晶片的导电结构及其制造方法
CN111033718A (zh) * 2017-07-11 2020-04-17 德克萨斯仪器股份有限公司 用于使用通孔阻滞层的薄膜电阻器的装置和方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790245B1 (ko) * 2006-12-07 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자용 금속 배선 형성 방법
JP2008270680A (ja) * 2007-04-25 2008-11-06 Ulvac Japan Ltd Ｃｎｔ成長用微細ホール形成方法、ｃｎｔ成長用基板、及びｃｎｔ成長方法
KR101068387B1 (ko) * 2009-08-05 2011-09-28 주식회사 하이닉스반도체 반도체 소자의 금속 배선 및 그 형성 방법
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
US10177031B2 (en) * 2014-12-23 2019-01-08 International Business Machines Corporation Subtractive etch interconnects
US11282744B2 (en) * 2019-09-30 2022-03-22 Systems On Silicon Manufacturing Co. Pte. Ltd. Enhanced intermetal dielectric adhesion

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132359A (ja) * 1985-12-04 1987-06-15 Fujitsu Ltd Ａｌメタル層構造
JP2811131B2 (ja) * 1991-04-26 1998-10-15 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
JPH05114573A (ja) * 1991-10-22 1993-05-07 Toshiba Corp 半導体装置の製造方法
JP3133842B2 (ja) * 1991-10-24 2001-02-13 川崎製鉄株式会社 多層配線構造の製造方法
JP2590714B2 (ja) * 1993-12-13 1997-03-12 日本電気株式会社 半導体装置の製造方法
JPH07273111A (ja) * 1994-03-31 1995-10-20 Kawasaki Steel Corp 多層配線構造を有する半導体装置の製造方法、及び、多層配線構造を有する半導体装置
JP3065899B2 (ja) * 1994-12-12 2000-07-17 沖電気工業株式会社 Ａｌ配線の形成方法
KR19980702211A (ko) * 1995-12-18 1998-07-15 야스카와 히데아키 2 층 이상의 금속 배선층을 포함하는 반도체 장치 및 그 제조 방법
JP3509510B2 (ja) * 1997-11-05 2004-03-22 セイコーエプソン株式会社 半導体装置およびその製造方法
SG93278A1 (en) * 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
KR100310824B1 (ko) * 1999-01-29 2001-10-17 김영환 반도체장치의 캐패시터 및 그 제조방법
US6521532B1 (en) * 1999-07-22 2003-02-18 James A. Cunningham Method for making integrated circuit including interconnects with enhanced electromigration resistance
US6455424B1 (en) * 2000-08-07 2002-09-24 Micron Technology, Inc. Selective cap layers over recessed polysilicon plugs
US6734116B2 (en) * 2002-01-11 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd. Damascene method employing multi-layer etch stop layer
US6703272B2 (en) * 2002-06-21 2004-03-09 Micron Technology, Inc. Methods of forming spaced conductive regions, and methods of forming capacitor constructions
KR100496259B1 (ko) * 2003-02-17 2005-06-17 삼성전자주식회사 다마신 공정을 이용한 배선 및 그 형성 방법, 이를포함하는 반도체 소자 및 그 제조 방법
US7115517B2 (en) * 2003-04-07 2006-10-03 Applied Materials, Inc. Method of fabricating a dual damascene interconnect structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101459174B (zh) * 2007-12-13 2010-07-07 和舰科技(苏州)有限公司 一种半导体晶片的导电结构及其制造方法
CN111033718A (zh) * 2017-07-11 2020-04-17 德克萨斯仪器股份有限公司 用于使用通孔阻滞层的薄膜电阻器的装置和方法
CN111033718B (zh) * 2017-07-11 2023-10-13 德克萨斯仪器股份有限公司 用于使用通孔阻滞层的薄膜电阻器的装置和方法

Also Published As

Publication number Publication date
JP5119461B2 (ja) 2013-01-16
KR20060125063A (ko) 2006-12-06
US7351652B2 (en) 2008-04-01
CN100452351C (zh) 2009-01-14
KR100739252B1 (ko) 2007-07-12
US20060276028A1 (en) 2006-12-07
JP2006339633A (ja) 2006-12-14

Similar Documents

Publication Publication Date Title
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
CN1873952A (zh) 制造半导体器件的方法
US6093633A (en) Method of making a semiconductor device
US4996133A (en) Self-aligned tungsten-filled via process and via formed thereby
JP5857615B2 (ja) 電子装置およびその製造方法
JP5211483B2 (ja) 固体電解質スイッチング素子およびその製造方法ならびに集積回路
CN102197465A (zh) 利用半导体器件的金属化系统中的覆盖层作为化学机械抛光和蚀刻停止层
CN101192563A (zh) 避免金属布线制程中晶圆边界剥离的方法
US20070077720A1 (en) Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
US6780760B2 (en) Methods for manufacturing semiconductor devices
KR20070008118A (ko) 반도체소자의 금속 콘택 형성방법
US7709372B2 (en) Semiconductor device and method for manufacturing the same
KR100749367B1 (ko) 반도체 소자의 금속배선 및 그의 제조방법
JP2001077195A (ja) 半導体装置
KR20040061817A (ko) 반도체소자의 금속배선 형성방법
KR100315039B1 (ko) 반도체 소자의 금속배선 형성방법
US6576555B2 (en) Method of making upper conductive line in dual damascene having lower copper lines
CN1617323A (zh) 用于形成半导体器件中的金属布线的方法
KR100579856B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20240038547A1 (en) Method and structure to form connector tabs in subtractive patterning
KR100866115B1 (ko) 엠아이엠 캐패시터 형성방법
US20020081840A1 (en) Method of manufacturing a semiconductor device including dual-damascene process
US20060205212A1 (en) Method for forming a plurality of metal lines in a semiconductor device using dual insulating layer
KR100857989B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030066999A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: 658868 N.B. INC.

Free format text: FORMER OWNER: HAIRYOKSA SEMICONDUCTOR CO., LTD.

Effective date: 20120615

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120615

Address after: new brunswick

Patentee after: 658868 N.B. Corporation

Address before: Gyeonggi Do Lichuan City, South Korea

Patentee before: Hairyoksa Semiconductor Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY N.B.868 INC.

Free format text: FORMER NAME: 658868 NB CORPORATION

CP01 Change in the name or title of a patent holder

Address after: new brunswick

Patentee after: Covenson wisdom N.B.868 company

Address before: new brunswick

Patentee before: 658868 N.B. Corporation