CN101192563A - 避免金属布线制程中晶圆边界剥离的方法 - Google Patents

避免金属布线制程中晶圆边界剥离的方法 Download PDF

Info

Publication number
CN101192563A
CN101192563A CNA2006101188422A CN200610118842A CN101192563A CN 101192563 A CN101192563 A CN 101192563A CN A2006101188422 A CNA2006101188422 A CN A2006101188422A CN 200610118842 A CN200610118842 A CN 200610118842A CN 101192563 A CN101192563 A CN 101192563A
Authority
CN
China
Prior art keywords
wafer
layer
edge
semiconductor substrate
processing procedure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101188422A
Other languages
English (en)
Inventor
张可钢
陈宏璘
龙吟
倪棋梁
陈文磊
上官彦波
朱晓荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNA2006101188422A priority Critical patent/CN101192563A/zh
Priority to US11/865,700 priority patent/US20080124891A1/en
Publication of CN101192563A publication Critical patent/CN101192563A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种避免金属布线制程中晶圆边界剥离的方法，在金属布线结构的扩散阻挡层与半导体衬底之间形成缓冲层，所述缓冲层为绝缘介质层或者多晶硅层，所述绝缘介质层较好的是氧化硅。其中，所述氧化硅层是在形成浅沟槽隔离结构的工艺中形成的。上述工艺可以避免金属布线结构的扩散阻挡层和半导体衬底直接接触，从而避免晶圆边界剥离；不仅没有改变原有的半导体工艺过程，而且成本低、可操作性强，可以在较多的半导体制作工艺中推广应用。

Description

避免金属布线制程中晶圆边界剥离的方法
技术领域
本发明涉及一种避免晶圆边界剥离的方法，尤其是，避免形成金属布线结构的过程中晶圆边界剥离的方法。
背景技术
通常，半导体制程是用淀积工艺、光刻工艺、刻蚀工艺等在硅晶圆上形成集成电路的器件。在器件的制作过程中，晶圆的边界大约3mm的宽度一般是不用于形成集成电路器件的，如附图1所示，为一晶圆，晶圆边界1一般不用于制作器件。
但是，在半导体器件的制作过程中，需要沉积若干金属层及介电层，这些介电层和金属层正常情况下也会被沉积在晶圆边界1，通常在后续制程例如进行金属沉积、化学机械研磨或者退火等步骤时，容易从半导体晶圆表面剥离，这些剥离的颗粒会造成半导体晶圆的污染，因此，必须及时清除晶圆边界1沉积的金属层、介电层等。例如申请号为01139857的中国专利申请文件公开一种去除晶圆的圆周边缘介电层的方法，以防止介电层污染半导体晶圆，所述方法是采用刀具去除晶圆的圆周边缘介电层。
在半导体制程中，为了连接各个器件构成集成电路，通常使用具有相对高导电率的金属材料进行布线。由于金属铜具有低电阻、高电子迁移阻抗等特点，且对于应力的释放能力也相对良好，因此成为目前较为常用的布线材料。但是铜却很容易扩散至一般绝缘材料中，造成铜的腐蚀，进而导致附着力的降低、分层(delamination)的出现、孔洞的形成与电路的电性失常等缺点，所以在大部分形成金属铜布线的结构例如镶嵌和双镶嵌结构中，都会在铜和绝缘层之间形成扩散阻挡层以减少上述缺陷的发生。所述的扩散阻挡层目前较多是由一扩散阻挡材料材质以及至少一反应气体组成的化合物，该扩散阻挡材料是选自钛(Ti)、钽(Ta)、钨、钌(Ru)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、铬(Cr)以及钼(Mo)等成分，且该反应气体包含氧、氮或碳中至少一种。
在金属布线制程中，形成扩散阻挡层后，发现晶圆边界发生大量的剥离现象，如附图2A至2D所示，为晶圆边界剥落的大量污染物散落在晶圆上的放大图。研究发现，这是由于在晶圆边界形成扩散阻挡层的金属材料与晶圆衬底的硅直接接触、而形成扩散阻挡层的金属材料与晶圆衬底的硅之间的应力较大造成的。
发明内容
本发明解决的问题是现有技术在形成金属布线结构的制程中、尤其是形成金属布线结构的扩散阻挡层时发生晶圆边界剥离的缺陷。
为解决上述问题，本发明一种避免金属布线制程中晶圆边界剥离的方法，在晶圆边界金属布线结构的扩散阻挡层与半导体衬底之间形成缓冲层，所述缓冲层为绝缘介质层或者多晶硅层。
所述绝缘介质层较好的是氧化硅。
其中，所述氧化硅层是在形成浅沟槽隔离结构的工艺中形成的。形成所述氧化硅层的工艺包括：
提供具有零标记的半导体衬底，所述半导体衬底具有边界区域以及主体区域；
在半导体衬底上依次形成衬氧化层、腐蚀阻挡层；
依次刻蚀腐蚀阻挡层、衬氧化层以及半导体衬底在半导体衬底边界区域形成开口，在主体区域形成隔离沟槽；
沉积隔离氧化层填充半导体衬底边界区域的开口、隔离沟槽以及零标记；
平坦化隔离氧化层，直至曝露腐蚀阻挡层；
去除零标记内的隔离氧化层。
其中，所述边界区域的开口宽度为1～1.5mm。
与现有技术相比，本发明具有以下优点：
1、本发明通过在金属布线结构的扩散阻挡层与半导体衬底之间形成绝缘介质层、多晶硅等作为缓冲层，从而避免金属布线结构的扩散阻挡层和半导体衬底直接接触，从而避免晶圆边界剥离。
2、为了简化引入缓冲层的半导体工艺，本发明采用氧化硅作为缓冲层，并且在形成浅沟槽隔离结构的过程中在晶圆边界引入氧化硅层，不仅没有改变原有的半导体工艺过程，而且成本低、可操作性强，可以在较多的半导体制作工艺中推广应用。
附图说明
图1是晶圆结构及其边界结构示意图；
图2A至2D是晶圆边界剥落的大量污染物散落在晶圆上的放大图；
图3本发明在晶圆边界的半导体衬底和扩散阻挡层之间引入缓冲层之后的结构示意图；
图4A为具有零标记的晶圆的平面结构示意图；
图4B为具有零标记的晶圆的截面结构示意图；
图5A至图5H为现有技术形成隔离沟槽并曝露零标记的工艺流程截面结构示意图；
图6A至图6H为本发明形成隔离沟槽并曝露零标记的工艺流程截面结构示意图；
图7为本发明与现有技术形成器件的失效比率和缺陷数量比较图；
图8为本发明与现有技术形成器件的产品良率比较图。
具体实施方式
下面结合附图以及实施例对本发明的具体实施方式做一详细说明。
本发明通过研究发现，在形成金属布线结构过程中晶圆边界剥离的主要原因是用以形成扩散阻挡层的金属材料在晶圆边界与半导体衬底之间直接接触，接触应力较大。为了避免发生晶圆边界剥离的现象，必须在晶圆边界的扩散阻挡层和半导体衬底之间形成缓冲层，以避免扩散阻挡层的金属材料和半导体衬底之间接触应力过大。
因此，本发明提供一种避免晶圆边界剥离的方法，所述晶圆边界为裸露的半导体衬底，剥离的介质层为形成金属布线过程沉积的扩散阻挡层，技术方案为，在半导体衬底和扩散阻挡层之间形成缓冲层，所述缓冲层例如绝缘介质层或者多晶硅层等。
参考附图3所示，为在晶圆边界的半导体衬底和扩散阻挡层之间引入缓冲层之后的结构示意图，附图中110为晶圆的边界区域，120为形成半导体器件的晶圆主体区域，为了清楚的表达晶圆边界区域的结构，附图3对晶圆边界区域110的面积进行了放大性的显示，而对晶圆主体区域120，仅仅截取了与晶圆边界区域110相邻的部分区域。100为半导体衬底，如附图3所示，在晶圆的边界区域110，半导体衬底100和扩散阻挡层130之间具有缓冲层140，所述缓冲层140例如绝缘介质层、多晶硅等，所述绝缘介质层较好的是氧化硅。在半导体的主体区域120，缓冲层140和扩散阻挡层130之间还具有介电层150，此处，介电层150仅仅是一种示意性的表示，说明在晶圆的主体区域120，半导体衬底100和扩散阻挡层130之间还有其它的结构，对本发明的保护范围不应该产生任何影响。
半导体制程中，如果擅自在整个制程的某一工艺过程中引入缓冲层，不仅会破坏原有的制程，而且，也会对形成半导体器件的晶圆主体区域120的膜层结构产生影响，成为新的缺陷来源。因此，在哪一半导体制程中引入缓冲层，并且不破坏现有的工艺制程，或者不在较大范围内破坏现有的工艺制程，而且，不会对形成半导体器件的主体区域产生影响，将是本发明的另一个关键因素。
在晶圆上存在用于光刻时自对准的零标记(zero mark)，如附图4A所示，10为晶圆，晶圆10上具有2个零标记20，参考附图4B所示，为与两个零标记连线垂直位置的晶圆剖面结构示意图，在半导体器件形成其它膜层的工艺中，例如形成隔离结构的工艺中，会在零标记的位置沉积绝缘材料，为了使零标记继续生效，必须把零标记中的绝缘材料清除掉。在现有技术形成隔离结构、并清除零标记位置填充的绝缘材料的制程中，一般会直接去除在晶圆边界沉积的绝缘材料，具体工艺参考附图5A至附图5H所示。
参考附图5A所示，提供一半导体衬底200，所述半导体衬底200上具有零标记210。之后，参考附图5B所示，在半导体衬底200上依次沉积衬氧化层220、腐蚀阻挡层230，所述衬氧化层220为氧化硅，腐蚀阻挡层230为氮化硅。形成衬氧化层和腐蚀阻挡层的工艺为化学气相沉积法，如图5B所示，在腐蚀阻挡层230上依然存在零标记210a。
参考附图5C所示，在腐蚀阻挡层230上形成光刻胶层(图中未示出)，并曝光、显影，在晶圆边界以及设定形成隔离结构的位置形成光刻胶开口，随后，刻蚀光刻胶开口位置的腐蚀阻挡层230、衬氧化层220以及半导体衬底200，在半导体衬底200的边界形成开口260，在半导体衬底200的形成半导体器件的主体区域形成隔离沟槽250，其中，半导体衬底200的边界开口260的宽度为1～1.5mm。
参考附图5D所示，在腐蚀阻挡层230上以及半导体衬底200的边界开口260和隔离沟槽250内填充绝缘材料，形成隔离绝缘层270，所述隔离绝缘层270的材料较好的为氧化硅，填满半导体衬底200的边界开口260和隔离沟槽250，同时，填满了腐蚀阻挡层230上的零标记210a。形成隔离绝缘层270的工艺较好的为化学气相沉积法，随后，参考附图5E，采用化学机械抛光工艺平坦化隔离绝缘层270，使隔离绝缘层270具有平整的表面结构，并完全曝露腐蚀阻挡层230。
参考附图5F，在隔离绝缘层270以及腐蚀阻挡层230上形成光刻胶层280，并曝光、显影在半导体衬底的边界形成光刻胶开口260a，在实际生产工艺中，光刻胶开口260a的宽度可以等于或者稍小于半导体衬底200的边界开口260的宽度，在零标记210的上方形成光刻胶开口210b，参考附图5G，以光刻胶为掩膜，刻蚀隔离绝缘层270，在半导体衬底的边界260a位置形成开口260b，在零标记210b对应的位置形成开口210c。之后，参考附图5H，去除光刻胶层280。即可使晶圆边界260b上没有任何膜层，并且曝露零标记210c。
对于附图5A至附图5H所描述的工艺，在去除零标记位置填充的绝缘材料的过程中，同时去除了半导体衬底边界的绝缘材料。为了解决金属布线结构的制程中扩散阻挡层与半导体直接接触后应力过大，在半导体衬底边界剥离的问题，本发明通过多次试验，最终发现在形成隔离结构的制程中在半导体衬底边界引入填充隔离沟槽的隔离绝缘层，不仅可以有效的避免半导体衬底边界扩散阻挡层从半导体衬底上剥离的缺陷，而且工艺过程简单，不会对随后的半导体制程工艺产生影响。
本发明在形成隔离结构的制程中在半导体衬底边界引入填充隔离沟槽的隔离绝缘层的具体工艺参考附图6A至附图6G所示，首先，参考附图6A，提供一半导体衬底300，所述半导体衬底300上具有零标记310。之后，参考附图6B，在半导体衬底300上依次沉积衬氧化层320、腐蚀阻挡层330，所述衬氧化层320为氧化硅，腐蚀阻挡层330为氮化硅。形成衬氧化层和腐蚀阻挡层的工艺为化学气相沉积法，如图6B所示，在腐蚀阻挡层330上依然存在零标记310a。
参考附图6C所示，在腐蚀阻挡层330上形成光刻胶层(图中未示出)，并曝光、显影，在晶圆边界以及设定形成隔离结构的位置形成光刻胶开口，随后，刻蚀光刻胶开口位置的腐蚀阻挡层330、衬氧化层320以及半导体衬底300，在半导体衬底300的边界形成开口360，在半导体衬底300的形成半导体器件的主体区域形成隔离沟槽350，其中，半导体衬底300的边界开口360的宽度为1～1.5mm。
参考附图6D所示，在腐蚀阻挡层330上以及半导体衬底300的边界开口360和隔离沟槽350内填充绝缘材料，形成隔离绝缘层370，所述隔离绝缘层370的材料较好的为氧化硅，填满半导体衬底300的边界开口360和隔离沟槽350，同时，填满了腐蚀阻挡层330上的零标记310a。形成隔离绝缘层370的工艺较好的为化学气相沉积法，随后，参考附图6E，采用化学机械抛光工艺平坦化隔离绝缘层370，使隔离绝缘层370具有平整的表面结构，并完全曝露腐蚀阻挡层330。
参考附图6F，在隔离绝缘层370以及腐蚀阻挡层330上形成光刻胶层380，并曝光、显影在零标记310的上方形成光刻胶开口310b，参考附图6G，以光刻胶为掩膜，刻蚀隔离绝缘层370，在零标记310b对应的位置形成零标记310c。之后，参考附图6H，去除光刻胶层380。
采用上述工艺，即没有改变半导体制程，也没有引入其它工艺步骤，仅仅调整形成隔离沟槽后曝露零标记的光刻胶掩膜图案即可在半导体衬底边界引入用作缓冲层的隔离绝缘层，避免在后续形成金属布线结构的制程中扩散阻挡层与半导体衬底直接接触，导致半导体衬底剥离的缺陷。
如附图7所示，为本发明与现有技术形成器件的失效比率和缺陷数量比较图，从图中可以看出，现有技术中由于晶圆边界剥离导致的失效比率和缺陷数量比分别为61.95％和2.15，而实施本发明的方法之后，由于晶圆边界剥离导致的失效比率和缺陷数量比分别为11.11％和0.11。
如附图8所示，为本发明与现有技术形成器件的产品良率比较图，从图中可以看出，实施本发明所述工艺方法之后，将器件的产品良率从现有技术的92％提高到93.28％，节约了企业的生产成本。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种避免金属布线制程中晶圆边界剥离的方法，其特征在于，在晶圆边界金属布线结构的扩散阻挡层与半导体衬底之间形成缓冲层。
2.根据权利要求1所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，所述缓冲层为绝缘介质层或多晶硅层。
3.根据权利要求2所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，所述绝缘介质层为氧化硅。
4.根据权利要求1至3中任一项所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，所述缓冲层是在形成浅沟槽隔离结构的工艺中形成的。
5.根据权利要求4所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，形成所述缓冲层的工艺包括：
提供具有零标记的半导体衬底，所述半导体衬底具有边界区域以及主体区域；
在半导体衬底上依次形成衬氧化层、腐蚀阻挡层；
依次刻蚀腐蚀阻挡层、衬氧化层以及半导体衬底在半导体衬底边界区域形成开口，在主体区域形成隔离沟槽；
沉积隔离氧化层填充半导体衬底边界区域的开口、隔离沟槽以及零标记；
平坦化隔离氧化层，直至曝露腐蚀阻挡层；
去除零标记内的隔离氧化层。
6.根据权利要求5所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，所述边界区域的开口宽度为1～1.5mm。
7.根据权利要求5所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，所述衬氧化层材料为氧化硅，腐蚀阻挡层为氮化硅。
8.根据权利要求5所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，所属隔离氧化层为氧化硅。
9.根据权利要求5所述避免金属布线制程中晶圆边界剥离的方法，其特征在于，平坦化隔离氧化层的工艺为化学机械抛光法。
CNA2006101188422A 2006-11-28 2006-11-28 避免金属布线制程中晶圆边界剥离的方法 Pending CN101192563A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2006101188422A CN101192563A (zh) 2006-11-28 2006-11-28 避免金属布线制程中晶圆边界剥离的方法
US11/865,700 US20080124891A1 (en) 2006-11-28 2007-10-01 Method for Preventing Wafer Edge Peeling in Metal Wiring Process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2006101188422A CN101192563A (zh) 2006-11-28 2006-11-28 避免金属布线制程中晶圆边界剥离的方法

Publications (1)

Publication Number Publication Date
CN101192563A true CN101192563A (zh) 2008-06-04

Family

ID=39464212

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101188422A Pending CN101192563A (zh) 2006-11-28 2006-11-28 避免金属布线制程中晶圆边界剥离的方法

Country Status (2)

Country Link
US (1) US20080124891A1 (zh)
CN (1) CN101192563A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979186A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106486340A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(北京)有限公司 晶圆结构及其形成方法和喷淋装置
CN107527863A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN108109907A (zh) * 2017-12-19 2018-06-01 武汉新芯集成电路制造有限公司 一种优化晶圆边缘剥离的键合方法
CN110473775A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 改善薄膜剥离的方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150371956A1 (en) * 2014-06-19 2015-12-24 Globalfoundries Inc. Crackstops for bulk semiconductor wafers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5923996A (en) * 1997-06-02 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd Method to protect alignment mark in CMP process
US6043133A (en) * 1998-07-24 2000-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of photo alignment for shallow trench isolation chemical-mechanical polishing
TW393725B (en) * 1998-10-22 2000-06-11 United Microelectronics Corp Reproduction method of the alignment mark in the shallow trench isolation process

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979186A (zh) * 2014-04-10 2015-10-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106486340A (zh) * 2015-08-31 2017-03-08 中芯国际集成电路制造(北京)有限公司 晶圆结构及其形成方法和喷淋装置
CN106486340B (zh) * 2015-08-31 2019-08-27 中芯国际集成电路制造(北京)有限公司 晶圆结构及其形成方法和喷淋装置
CN107527863A (zh) * 2016-06-22 2017-12-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN107527863B (zh) * 2016-06-22 2020-05-12 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN108109907A (zh) * 2017-12-19 2018-06-01 武汉新芯集成电路制造有限公司 一种优化晶圆边缘剥离的键合方法
CN110473775A (zh) * 2019-08-29 2019-11-19 上海华力集成电路制造有限公司 改善薄膜剥离的方法

Also Published As

Publication number Publication date
US20080124891A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
EP3472855B1 (en) Depositing a passivation layer on a graphene sheet
TWI816819B (zh) 利用選擇性雙層介電質再生長的完全自對準介層窗
JPS60138918A (ja) 半導体装置の製造方法
CN101192563A (zh) 避免金属布线制程中晶圆边界剥离的方法
US8178374B2 (en) Thin film patterning method and method for manufacturing a liquid crystal display device
CN100452351C (zh) 制造半导体器件的方法
CN105448936B (zh) 一种阵列基板及其制作方法、显示装置
TWI309089B (en) Fabrication method of active device array substrate
US20070077720A1 (en) Manufacturing method for an integrated semiconductor structure and corresponding integrated semiconductor structure
TW201227111A (en) Methods for manufacturing array substrates
CN106409874A (zh) 阵列基板及其制作方法和有机发光显示器件
US7566972B2 (en) Semiconductor device and method for manufacturing the semiconductor device
WO2011105282A1 (ja) 配線形成方法、および、半導体基板の製造方法
US7691754B2 (en) Method for removing photoresist layer and method of forming opening
CN113169117A (zh) 由削减式工艺形成的金属互连结构
KR0156122B1 (ko) 반도체장치의 제조방법
KR20070016238A (ko) 반도체 소자의 제조방법
US20210217978A1 (en) Transistor array
CN118712058A (zh) 金属刻蚀方法
CN106257621B (zh) 栅极导电体及其制造方法
JPH09181077A (ja) 半導体装置およびその製造方法
KR100613344B1 (ko) 반도체 소자의 제조 방법
KR100235947B1 (ko) 반도체 소자의 제조방법
JP2004064053A (ja) デュアルダマシーン構造
CN114078698A (zh) 图案形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Open date: 20080604