JP6484490B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6484490B2
JP6484490B2 JP2015080779A JP2015080779A JP6484490B2 JP 6484490 B2 JP6484490 B2 JP 6484490B2 JP 2015080779 A JP2015080779 A JP 2015080779A JP 2015080779 A JP2015080779 A JP 2015080779A JP 6484490 B2 JP6484490 B2 JP 6484490B2
Authority
JP
Japan
Prior art keywords
film
metal
rewiring
semiconductor device
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015080779A
Other languages
English (en)
Other versions
JP2016201470A (ja
Inventor
和幸 大森
和幸 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015080779A priority Critical patent/JP6484490B2/ja
Priority to US15/072,148 priority patent/US9553060B2/en
Priority to TW105108185A priority patent/TW201707141A/zh
Priority to CN201610216608.7A priority patent/CN106057775B/zh
Publication of JP2016201470A publication Critical patent/JP2016201470A/ja
Application granted granted Critical
Publication of JP6484490B2 publication Critical patent/JP6484490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05007—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05623—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置およびその製造方法に関し、たとえば、銅再配線を備えた半導体装置に好適に利用できるものである。
電子機器等の小型化等に対応するために、半導体装置では、ウェハレベルチップサイズパッケージ技術の開発が進められている。ウェハレベルチップサイズパッケージ技術とは、半導体基板（ウェハ）に素子および配線等を形成する一連の工程を経てパッシベーション膜が形成された後、そのパッシベーション膜の上に、さらに配線および電極（パッド）等を形成する技術である。
パッシベーション膜の上に形成される配線は、再配線と称されている。再配線のサイズは、パッシベーション膜の下方に形成される通常の配線のサイズと比べて１ケタ程度大きい。再配線の材料として、電気抵抗率（比抵抗）が比較的低く、熱伝導率が比較的高い銅が用いられている。
再配線の表面には、銅のワイヤをボンディングするためのボンディングパッドが形成される。そのボンディングパッドとして、金（Ａｕ）膜等が形成される。このような、再配線に金膜を含むボンディングパッドを備えた構造は、ＲＡＰ（Redistribution layer with Au pad）構造と称されている。
ボンディングパッドが形成された後、再配線およびボンディングパッド等を覆うように、ポリイミド膜が形成される。ポリイミド膜に、ボンディングパッドを露出する開口部が形成される。その後、ウェハがダイシングされて、チップとなった半導体装置のボンディングパッドに銅ワイヤがボンディングされた後、半導体装置（チップ）が封止（パッケージング）される。なお、一般的な銅配線を開示した文献の例として、特許文献１がある。
特開２０１２−２０４４９５号公報
半導体装置では、信頼性評価の一つとして、ＨＡＳＴ（Highly Accelerated temperature and humidity Stress Test）と称される環境試験が行われる。この環境試験では、半導体装置は高温多湿の環境に晒されながら、たとえば、数十Ｖ程度〜１００Ｖ程度の比較的高い電圧が、銅の再配線に印加されることになる。このとき、再配線間に銅が析出して、再配線間が電気的にショートする現象が発生することが、今回、発明者らによって確認された。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る半導体装置は、半導体基板と多層配線とパッシベーション膜と再配線部とパッド部とポリイミド膜とを有している。パッシベーション膜は、多層配線のうち、最も高い位置に配置された最上層配線を覆うように形成され、最上層配線に連通する開口部を
有する。再配線部は、開口部内に位置する最上層配線の部分に接するように形成されており、側面および上面を有する銅膜から形成された再配線を含む。パッド部は、再配線の上面に接するように形成されている。再配線部は、再配線の前記上面を除く態様で、再配線の側面に接するように形成された、金属酸化膜により構成されたバリア膜を備えている。パッド部は、バリア膜とは異なる材料からなるパッドメタル膜を備えている。
他の実施の形態に係る半導体装置の製造方法は、多層配線を形成する工程と、パッシベーション膜を形成する工程と、再配線部を形成する工程と、パッド部を形成する工程と、ポリイミド膜を形成する工程とを備えている。再配線部を形成する工程では、開口部内に露出した最上層配線に接するように、側面および上面を有する銅膜からなる再配線を含む再配線部が形成される。パッシベーション膜の表面および再配線の上面を除く態様で、再配線の側面に、少なくとも第１金属を含む金属膜が形成される。金属膜に熱処理を行うことにより、第１金属が酸化した第１金属酸化膜を含むバリア膜が、再配線の上面を除く態様で、再配線の側面に接するように形成される。パッド膜を形成する工程では、バリア膜とは異なる材料からなるパッドメタル膜が形成される。
一実施の形態に係る半導体装置によれば、バリア膜によって再配線間の電気的なショートを防止することができる。
他の実施の形態に係る半導体装置の製造方法によれば、再配線の側面にバリア膜を形成することによって、再配線間の電気的なショートを防止することができる半導体装置を製造することができる。
実施の形態１に係る半導体装置の断面図である。 同実施の形態において、図１に示される半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す部分断面図である。 比較例に係る半導体装置の製造方法の一工程を示す部分断面図である。 図１６に示す工程の後に行われる工程を示す部分断面図である。 比較例に係る半導体装置の問題点を説明するための部分断面図である。 同実施の形態において、半導体装置の作用効果を説明するための部分断面図である。 同実施の形態において、半導体装置の他の作用効果を説明するための部分断面図である。 同実施の形態において、半導体装置の他の作用効果を説明するための第１の部分拡大断面図である。 同実施の形態において、半導体装置の他の作用効果を説明するための第２の部分拡大断面図である。 同実施の形態において、変形例に係る半導体装置の製造方法を説明するための図である。 同実施の形態において、変形例に係る半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図２４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図２５に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、変形例に係る半導体装置の作用効果を説明するための部分断面図である。 実施の形態２に係る半導体装置の断面図である。 同実施の形態において、図２８に示される半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図２９に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３０に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３１に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３２に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３５に示す工程の後に行われる工程を示す部分断面図である。
実施の形態１
ここでは、銅の再配線とボンディングパッドとが、それぞれ電解めっき法によって形成された半導体装置の一例について説明する。
図１に示すように、半導体基板ＳＵＢの主表面における所定の領域に形成された素子分離絶縁膜ＳＩによって、素子形成領域ＥＦＲが規定されている。素子形成領域ＥＦＲには、半導体素子の一つとして、トランジスタＴＲが形成されている。そのトランジスタＴＲを覆うように、層間絶縁膜ＩＬ１が形成されている。層間絶縁膜ＩＬ１を貫通するように、コンタクトプラグＣＰＧが形成されている。
層間絶縁膜ＩＬ１の表面に、たとえば、アルミニウム膜等によって第１配線ＭＬ１が形成されている。第１配線ＭＬ１は、コンタクトプラグＣＰＧを介してトランジスタＴＲに電気的に接続されている。第１配線ＭＬ１を覆うように、層間絶縁膜ＩＬ２が形成されている。層間絶縁膜ＩＬ２を貫通するように、ヴィアＶＡ１が形成されている。層間絶縁膜ＩＬ２の表面に、たとえば、アルミニウム膜等によって第２配線ＭＬ２が形成されている。第２配線ＭＬ２は、ヴィアＶＡ１を介して第１配線ＭＬ１に電気的に接続されている。
第２配線ＭＬ２を覆うように、層間絶縁膜ＩＬ３が形成されている。層間絶縁膜ＩＬ３を貫通するように、ヴィアＶＡ２が形成されている。層間絶縁膜ＩＬ３の表面に、たとえば、アルミニウム膜等によって第３配線ＭＬ３が形成されている。第３配線ＭＬ３は、パッドとしての機能を有し、ヴィアＶＡ２を介して第２配線ＭＬ２に電気的に接続されている。この半導体装置では、第３配線ＭＬ３は、多層配線の最上層に位置する。
第３配線ＭＬ３を覆うように、シリコン窒化膜によってパッシベーション膜ＰＶＦが形成されている。パッシベーション膜ＰＶＦに、第３配線ＭＬ３に連通する開口部ＰＶＨが形成されている。開口部ＰＶＨの底に位置する第３配線ＭＬ３の部分およびパッシベーション膜ＰＶＦに接するようにバリアメタル膜ＭＢＲが形成されている。
そのバリアメタル膜ＭＢＲに接するように、銅の再配線ＣＰＨが形成されている。再配線ＣＰＨのサイズは、パッシベーション膜ＰＶＦの下方に形成される通常の第１配線ＭＬ１〜第３配線ＭＬ３のサイズと比べて１ケタ程度大きく、たとえば、厚さは数μｍ程度であり、幅は１０μｍ程度とされる。
銅の再配線ＣＰＨは、後述するように、電解めっき法によって形成されている。バリアメタル膜ＭＢＲとして、たとえば、クロム（Ｃｒ）膜、チタン（Ｔｉ）膜等が形成されている。バリアメタル膜ＭＢＲの端面は、サイドエッチによって、銅の再配線ＣＰＨの側面から内側（開口部ＰＶＨ側）へ後退した位置にある。
銅の再配線ＣＰＨの側面には、バリア膜ＢＲＦが形成されている。バリア膜ＢＲＦは、たとえば、マンガン酸化膜ＢＭＯを含む。また、このバリア膜ＢＲＦは、銅の再配線ＣＰＨの側面から内側へ後退した位置にあるバリアメタル膜ＭＢＲの端面にも接触している。銅の再配線ＣＰＨ、バリア膜ＢＲＦおよびバリアメタル膜ＭＢＲによって、再配線部ＣＲＬが構成される。
銅の再配線ＣＰＨの上面に接するように、パッド部ＭＰＤが形成されている。パッド部ＭＰＤは、ニッケル膜ＭＮＩと金膜ＭＡＵから形成されている。ニッケル膜ＭＮＩの上に金膜ＭＡＵ（パッドメタル膜）が形成されている。再配線部ＣＲＬを覆うように、ポリイミド膜ＰＩＤが形成されている。ポリイミド膜ＰＩＤに、パッド部ＭＰＤを露出する開口部ＰＨＰが形成されている。開口部ＰＨＰの底に位置するパッド部ＭＰＤ（金膜ＭＡＵ）に銅ワイヤＣＰＷがボンディングされている。実施の形態に係る半導体装置の主要部分は、上記のように構成される。
次に、上述した半導体装置の製造方法の一例について説明する。まず、一般的な製造方法によって、半導体基板ＳＵＢの領域に素子分離絶縁膜ＳＩを形成することによって、素子形成領域が規定され、その素子形成領域にトランジスタＴＲが形成される（図１参照）。そのトランジスタＴＲ等を覆うように、第１配線ＭＬ１〜第３配線ＭＬ３等を含む多層配線の構造が形成される（図１参照）。
次に、図２に示すように、最上層に位置する第３配線ＭＬ３を覆うように、たとえば、ＣＶＤ（Chemical Vapor Deposition）法によって、シリコン窒化膜のパッシベーション膜ＰＶＦが形成される。次に、写真製版処理およびエッチング処理を行うことによって、図３に示すように、第３配線ＭＬ３を露出する開口部ＰＶＨが形成される。次に、スパッタ法等によって、図４に示すように、開口部ＰＶＨの底に位置する第３配線ＭＬ３の部分およびパッシベーション膜ＰＶＦに接するように、クロム（Ｃｒ）膜またはチタン（Ｔｉ）膜等のバリアメタル膜ＭＢＲが形成される。
次に、スパッタ法等によって、図５に示すように、バリアメタル膜ＭＢＲに接するように、銅シード膜ＣＰＳが形成される。次に、写真製版処理を行うことにより、図６に示すように、再配線が形成される領域を露出し、他の領域を覆うフォトレジストパターンＰＲ１が形成される。次に、銅シード膜ＣＰＳを電極として、電解めっき法によって、図７に示すように、露出している銅シード膜ＣＰＳの表面に銅めっき膜ＣＦが形成される。銅めっき膜ＣＦは、銅の再配線ＣＰＨとなる。その後、フォトレジストパターンＰＲ１が除去される。
次に、写真製版処理を行うことにより、図８に示すように、パッド部が形成される銅の再配線ＣＰＨの部分を露出し、他の領域を覆うフォトレジストパターンＰＲ２が形成される。次に、電解めっき法によって、図９に示すように、露出している銅の再配線ＣＰＨの表面（上面）にニッケルめっき膜ＮＦが形成される。次に、電解めっき法によって、ニッケルめっき膜ＮＦの表面に金めっき膜ＡＦが形成される。ニッケルめっき膜ＮＦは、パッド部のニッケル（Ｎｉ）膜ＭＮＩとなり、金めっき膜ＡＦは、パッド部の金（ＡＵ）膜ＭＡＵとなる。その後、フォトレジストパターンＰＲ２を除去することによって、図１０に示すように、銅シード膜ＣＰＳの表面に形成された銅の再配線ＣＰＨ等が露出する。
次に、薬液によるウェットエッチング処理を行うことにより、露出している銅シード膜ＣＰＳの部分が除去されて、バリアメタル膜ＭＢＲが露出する。次に、図１１に示すように、さらに、薬液によるウェットエッチング処理を行うことにより、露出しているバリアメタル膜ＭＢＲの部分が除去されて、パッシベーション膜ＰＶＦの表面が露出する。このとき、バリアメタル膜ＭＢＲでは、銅の再配線ＣＰＨの直下に位置するバリアメタル膜ＭＢＲの部分がエッチング（サイドエッチ）されて、バリアメタル膜ＭＢＲの端面は、再配線ＣＰＨの側面から内側（開口部ＰＶＨ側）へ後退することがある。
次に、銅の再配線ＣＰＨの側面にバリア膜を形成する。ここでは、スパッタ法によって、マンガン（Ｍｎ）と銅（Ｃｕ）とをパッシベーション膜ＰＶＦに堆積させながら、堆積するマンガンと銅とを、半導体基板ＳＵＢに向かって飛んで来るマンガンと銅とによってエッチング（再スパッタまたはスパッタリング）させる手法を用いる。
まず、半導体基板ＳＵＢに所定のバイアスを印加する。図１２に示すように、スパッタ法によって、ターゲット材からスパッタされた銅とマンガン（符号ＣＭ参照）とが、バイアスが印加された半導体基板ＳＵＢ（パッシベーション膜ＰＶＦ）に向かって飛んで来る。飛んで来た銅とマンガンとは、主にパッシベーション膜ＰＶＦの表面および銅の再配線ＣＰＨの上面に堆積する。
パッシベーション膜ＰＶＦの表面等に堆積する銅とマンガンとが、半導体基板ＳＵＢに向かって飛んで来る銅とマンガンとによって、再スパッタされてエッチングされる。再スパッタされた銅とマンガンとは、側方に飛ばされて、再配線ＣＰＨの側面に堆積する。
このとき、パッシベーション膜ＰＶＦに堆積する銅とマンガンの量と、堆積する銅とマンガンを再スパッタによってエッチングする量とが、実質的に同じ量になるように、半導体基板ＳＵＢに印加するバイアスを調整する。これにより、図１３に示すように、パッシベーション膜ＰＶＦの表面および銅の再配線ＣＰＨの上面に、銅とマンガンを堆積させることなく、銅の再配線ＣＰＨの側面に銅とマンガンとが堆積して、銅とマンガンとの合金膜ＣＭＦが形成される。
次に、銅の再配線ＣＰＨ等を覆うように、ポリイミド膜ＰＩＤ（図１４参照）が形成される。次に、ポリイミド膜を焼しめるための熱処理が行われる。熱処理は、たとえば、温度３００℃程度のもとで行われる。このとき、ポリイミド膜ＰＩＤに接触している合金膜ＣＭＦでは、合金膜ＣＭＦ中のマンガン（Ｍｎ）が、ポリイミド膜中の水分（Ｈ２Ｏ）によって酸化されて、図１４に示すように、バリア膜ＢＲＦとなるマンガン（Ｍｎ）酸化膜ＢＭＯが自己形成される。バリア膜ＢＲＦは、銅の再配線ＣＰＨの側面から後退して位置するバリアメタル膜ＭＢＲの端面にも接触するように形成される。
次に、図１５に示すように、写真製版処理およびエッチング処理を行うことにより、ポリイミド膜ＰＩＤにパッド部ＭＰＤ（金膜ＭＡＵ）を露出する開口部ＰＨＰが形成される。次に、半導体基板（ウェハ）の裏面が研磨等された後、ウェハがダイシングされる。ダイシングされて、チップとなった半導体装置では、パッド部ＭＰＤに銅ワイヤＣＰＷ（図１参照）がボンディングされ、その後、半導体装置（チップ）が封止（パッケージング）される。こうして、図１に示すように、半導体装置の主要部分が完成する。
実施の形態１に係る半導体装置における銅の再配線部ＣＲＬでは、再配線ＣＰＨの側面に、マンガン酸化膜ＢＭＯを含むバリア膜ＢＲＦが形成されている。これにより、再配線間の電気的なショートを抑制することができる。このことについて、比較例に係る半導体装置と比べて説明する。
比較例に係る半導体装置では、説明を簡略化するために、実施の形態１に係る半導体装置と同一部材には同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
まず、図２〜図１０に示す工程と同様の工程を経て、図１６に示すように、再配線ＣＰＨの上面にパッド部ＭＰＤが形成される。次に、図１７に示すように、再配線ＣＰＨおよびパッド部ＭＰＤを覆うように、ポリイミド膜ＰＩＤが形成される。次に、たとえば、温度３００℃程度のもとで、ポリイミド膜を焼しめるための熱処理が行われる。その後、図１５等に示す工程と同様の工程を経て、比較例に係る半導体装置の主要部分が完成する。
比較例に係る半導体装置では、ポリイミド膜ＰＩＤは、銅の再配線ＣＰＨの側面を含む再配線ＣＰＨの表面に接触している。ポリイミド膜ＰＩＤには、水分が含まれている。このため、ポリイミド膜ＰＩＤに接触している再配線ＣＰＨでは、銅のイオン化が進みやすくなる。
そのような半導体装置に対して、信頼性の加速試験として環境試験（ＨＡＳＴ）が行われると、半導体装置は高温多湿の環境に晒されながら、たとえば、数十Ｖ程度〜１００Ｖ程度の比較的高い電圧が、銅の再配線ＣＰＨに印加されることになる。このとき、図１８に示すように、たとえば、互いに隣り合う再配線ＣＰＨ１、ＣＰＨ２のうち、一方の再配線ＣＰＨ１に高電圧が印加され、他方の再配線ＣＰＨ２が接地されているような場合には、イオン化した銅（銅イオン）が、一方の再配線ＣＰＨ１から他方の再配線ＣＰＨ２へ向かって移動しやすくなる（左向きの矢印）。
発明者らの評価によれば、この場合、銅イオンは、特に、他方の再配線ＣＰＨ２からの距離が相対的に近い、他方の再配線ＣＰＨ２に対向する、一方の再配線ＣＰＨ１の側面から、パッシベーション膜ＰＶＦとポリイミド膜ＰＩＤとの界面に沿って移動する傾向があることが判明した。さらに、移動した銅イオンに起因して、一方の再配線ＣＰＨ１と他方の再配線ＣＰＨ２との間に銅が析出し、再配線ＣＰＨ１と再配線ＣＰＨ２とが電気的に短絡することが、発明者らによって確認された。
比較例に対して、実施の形態に係る半導体装置では、まず、ポリイミド膜ＰＩＤが形成される前に、再配線ＣＰＨの側面を覆うように、マンガン（Ｍｎ）と銅（Ｃｕ）との合金膜ＣＭＦが形成される（図１３参照）。次に、ポリイミド膜ＰＩＤが形成された後、ポリイミド膜ＰＩＤに熱処理を行うことによって、合金膜ＣＭＦ中のマンガン（Ｍｎ）が水分（酸素）と反応してマンガン酸化膜ＢＭＯが形成され、再配線ＣＰＨの側面に、マンガン酸化膜ＢＭＯを含むバリア膜ＢＲＦが形成される（図１４参照）。バリア膜ＢＲＦが形成されることで、再配線ＣＰＨの側面では、ポリイミド膜ＰＩＤに含まれる水分による銅のイオン化が抑制される。
これにより、図１９に示すように、発明者らは、半導体装置に対して環境試験が行われても、一方の再配線ＣＰＨ１の側面から、パッシベーション膜ＰＶＦとポリイミド膜ＰＩＤとの界面に沿って、他方の再配線ＣＰＨ２へ向かって、銅イオンが移動することが抑制されることを突き止めた。その結果、一方の再配線ＣＰＨ１と他方の再配線ＣＰＨ２とが電気的に短絡するのを防止できるがわかった。
また、実施の形態に係る半導体装置では、パッド部ＭＰＤは、ニッケル膜ＭＮＩと金膜ＭＡＵによって形成されており、再配線ＣＰＨの上面にニッケル膜ＭＮＩを介在させて金膜ＭＡＵが積層されている。これにより、銅のワイヤをボンディングする際の衝撃を吸収することができる。また、銅のワイヤをボンディングする際に、銅のワイヤと金膜ＭＡＵとの合金を形成することができる。その結果、銅のワイヤをパッド部ＭＰＤ（金膜ＭＡＵ）に確実にボンディングさせることができる。なお、ニッケル膜ＭＮＩは、金膜ＭＡＵの金が、銅の再配線ＣＰＨへ拡散するのを阻止する。
さらに、実施の形態に係る半導体装置では、環境試験等を行っていたり、熱が加わった場合等において、図２０に示すように、バリア膜ＢＲＦが破れることが想定される（点線枠内参照）。このような場合には、再配線ＣＰＨの銅が、水分を含有するポリイミド膜ＰＩＤに晒されるおそれがある。このとき、バリア膜ＢＲＦ中に残存するマンガン（Ｍｎ）と水分とが反応して、図２１に示すように、マンガン酸化物（膜）が自己形成される。こうして、マンガン酸化物が徐々に形成される結果、図２２に示すように、バリア膜ＢＲＦを自己修復させることができる。
変形例
上述した製造方法では、マンガンと銅との合金膜を形成する際に、パッシベーション膜ＰＶＦに堆積する銅とマンガンの量（堆積量）と、堆積する銅とマンガンを再スパッタによってエッチングする量（エッチング量）とが、実質的に同じ量になるように、半導体基板ＳＵＢに印加するバイアスを調整することを述べた。ここでは、バイアスを調整することによって、堆積量とエッチング量とを変えて合金膜を形成する場合について説明する。
はじめに、発明者らが得た、バイアスと合金膜の形成態様に関する知見について説明する。図２３に示すように、まず、半導体基板に入射する銅イオンのエネルギについて、半導体基板ＳＵＢに印加するバイアスが比較的高い条件（高バイアス条件）では、そのエネルギは高いのに対して、バイアスが比較的低い条件（低バイアス条件）では、そのエネルギは低い。
また、半導体基板上に堆積する合金の再スパッタ量について、高バイアス条件では、再スパッタ量は多いのに対して、低バイアス条件では、再スパッタ量は少ない。さらに、再スパッタされる合金の粒子の角度（パッシベーション膜の表面と合金の粒子が飛ばされる方向とのなす角度）について、高バイアス条件では、低角度から高角度にわたって分布しているのに対して、低バイアス条件では、主に低角度に分布している。
このため、高バイアス条件のもとで合金膜を形成する場合には、合金の粒子が、再配線ＣＰＨの側面の上端から下端にわたりまんべんなく堆積し、再配線ＣＰＨの側面には、膜厚がほぼ均一な合金膜ＣＭＦが形成される。また、パッシベーション膜ＰＶＦの上面および再配線ＣＰＨの上面では、合金の粒子は再スパッタされて、合金膜はほとんど堆積しない（図２３の高バイアス条件の図参照）。
一方、低バイアス条件のもとで合金膜を形成する場合には、合金の粒子は、再配線ＣＰＨの側面の上端側よりも下端側に集中して堆積し、再配線ＣＰＨの側面には、側面の上端側から下端側に向かって膜厚が徐々に厚くなる合金膜ＣＭＦが形成される。また、パッシベーション膜ＰＶＦの上面および再配線ＣＰＨの上面では、再スパッタされなかった合金の粒子が、合金膜ＣＭＦとして堆積する。（図２３の低バイアス条件の図参照）。
変形例に係る半導体装置では、この知見に基づいて、銅とマンガンとの合金膜を２つの工程に分けて形成する。まず、図２〜図１１に示す工程と同様の工程を経た後、最初の工程では、低バイアス条件のもとで合金膜を形成する。図２４に示すように、再配線ＣＰＨの側面には、側面の上端側から下端側に向かって膜厚が徐々に厚くなる合金膜ＣＭＦが形成される。また、パッシベーション膜ＰＶＦの上面および再配線ＣＰＨの上面では、合金膜ＣＭＦが堆積する。
次に、後の工程では、高バイアス条件のもとで合金膜を形成する。図２５に示すように、パッシベーション膜ＰＶＦの上面および再配線ＣＰＨの上面に堆積した合金膜ＣＭＦは、再スパッタされてなくなる。また、再配線ＣＰＨの側面には、側面の上端から下端にわたり、銅とマンガンとの合金の粒子が堆積する。
この２つの工程により、再配線ＣＰＨの側面には、側面の上端側から下端側に向かって膜厚が徐々に厚くなる合金膜ＣＭＦが形成される一方、パッシベーション膜ＰＶＦの上面および再配線ＣＰＨの上面に堆積した合金膜ＣＭＦが除去される。次に、図１４に示す工程と同様の工程において、熱処理によって合金膜ＣＭＦが酸化されてマンガン酸化膜ＢＭＯ（図２６参照）が形成される。これにより、再配線ＣＰＨの側面の上端側から下端側に向かって膜厚が徐々に厚くなるバリア膜ＢＲＦ（図２６参照）Ｆが形成される。その後、図１５〜図１７等に示す工程と同様の工程を経て、図２６に示すように、半導体装置の主要部分が完成する。
上述したように、比較例に係る半導体装置では、銅イオンは、一方の再配線ＣＰＨ１の側面から、パッシベーション膜ＰＶＦとポリイミド膜ＰＩＤとの界面に沿って、他方の再配線へ向かって移動する傾向がある（図１８参照）。
変形例に係る半導体装置の再配線部ＣＲＬでは、再配線ＣＰＨの側面の上端側から下端側に向かって膜厚が徐々に厚くなるバリア膜ＢＲＦが形成されており、パッシベーション膜ＰＶＦとポリイミド膜ＰＩＤとの界面が位置する側のバリア膜ＢＲＦの部分が、より厚く形成されている。これにより、図２７（点線矢印）に示すように、パッシベーション膜ＰＶＦとポリイミド膜ＰＩＤとの界面に沿って移動する傾向がある銅イオンの移動を確実に阻止することができ、再配線間に銅が析出することによって、再配線間が電気的にショートするのを確実に防止することができる。
なお、上述した半導体装置（変形例を含む）では、バリア膜ＢＲＦを自己形成させるために、マンガン（Ｍｎ）および銅（Ｃｕ）を適用した場合について説明した。この他に、チタン（Ｔｉ）および銅（Ｃｕ）、または、アルミニウム（Ａｌ）および銅（Ｃｕ）等を適用してもよく、銅の再配線の表面に形成されて、酸化物（膜）を自己形成できる金属であれば、これらの金属に限られない。チタンを適用した場合には、チタン（Ｔｉ）酸化膜が形成され、アルミニウムを適用した場合には、アルミニウム（Ａｌ）酸化膜が形成される。なお、バリア膜ＢＲＦを自己形成する金属として、いずれの金属を用いた場合でも、パッド部ＭＰＤのパッドメタル膜としては、そのような金属とは異なる金属から形成されることになる。
実施の形態２
ここでは、銅の再配線が電解めっき法によって形成され、ボンディングパッドがスパッタ法によって形成された半導体装置の一例について説明する。
図２８に示すように、銅の再配線ＣＰＨの側面には、バリア膜ＢＲＦが形成されている。バリア膜ＢＲＦは、たとえば、マンガン酸化膜ＢＭＯとマンガン膜ＭＦを含む。銅の再配線ＣＰＨ、バリア膜ＢＲＦおよびバリアメタル膜ＭＢＲによって、再配線部ＣＲＬが構成される。再配線部ＣＲＬを覆うように、ポリイミド膜ＰＩＤが形成されている。ポリイミド膜ＰＩＤに、再配線ＣＰＨの上面に連通する開口部ＰＨＰが形成されている。
開口部ＰＨＰの底に位置する再配線ＣＰＨの上面およびポリイミド膜ＰＩＤに接するように、パッド部ＭＰＤが形成されている。パッド部ＭＰＤは、チタン膜ＭＴＩＬとパラジウム膜ＭＰＡから形成されている。チタン膜ＭＴＩＬの上にパラジウム膜ＭＰＡ（パッドメタル膜）が形成されている。なお、これ以外の構成については、図１に示す半導体装置と同様のなので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した半導体装置の製造方法の一例について説明する。まず、図２〜図７に示す工程と同様の工程を経て、フォトレジストパターンＰＲ１が除去された後、図１１に示す工程と同様に、それぞれ薬液によるウェットエッチング処理が行われる。これにより、露出している銅シード膜の部分およびバリアメタル膜の部分が除去されて、図２９に示すように、パッシベーション膜ＰＶＦの表面が露出する。
次に、図３０に示すように、スパッタ法によって、銅の再配線ＣＰＨを覆うようにマンガン膜ＭＦが形成される。このとき、マンガン膜ＭＦは、銅の再配線ＣＰＨの側面から後退して位置するバリアメタル膜ＭＢＲの端面にも接触するように形成される。次に、マンガン膜ＭＦの全面に異方性エッチング処理を行うことにより、図３１に示すように、再配線ＣＰＨの側面に位置するマンガン膜ＭＦの部分を残して、パッシベーション膜ＰＶＦの上面および銅の再配線ＣＰＨの上面のそれぞれに位置するマンガン膜ＭＦの部分が除去される。
次に、図３２に示すように、再配線ＣＰＨ等を覆うように、ポリイミド膜ＰＩＤが形成される。次に、たとえば、温度２００℃程度のもとで、ポリイミド膜ＰＩＤを焼しめるための熱処理が行われる。この熱処理により、ポリイミド膜ＰＩＤに接触しているマンガン膜ＭＦでは、マンガン（Ｍｎ）が、ポリイミド膜中の水分（Ｈ２Ｏ）によって酸化されて、マンガン酸化膜ＢＭＯが形成される。
このとき、マンガン膜ＭＦでは、ポリイミド膜ＰＩＤに接触しているマンガン膜ＭＦの表面から、およそ２ｎｍ〜５ｎｍ程度の深さまでに位置する部分が酸化されて、それ以上の深さに位置する部分は酸化されずに、マンガン膜として残ることになる。こうして、マンガン酸化膜ＢＭＯとマンガン膜ＭＦとを含むバリア膜ＢＲＦが形成される。
次に、図３３に示すように、写真製版処理およびエッチング処理を行うことにより、ポリイミド膜ＰＩＤに再配線ＣＰＨの上面を露出する開口部ＰＨＰが形成される。次に、図３４に示すように、スパッタ法により、露出した再配線ＣＰＨの上面およびポリイミド膜ＰＩＤの表面に接するように、チタン膜ＭＴＩＬが形成される。次に、スパッタ法により、チタン膜ＭＴＩＬに接するように、パラジウム膜ＭＰＡが形成される。次に、スパッタ法により、パラジウム膜ＭＰＡに接するように、チタン膜ＭＴＩＵが形成される。
次に、図３５に示すように、写真製版処理を行うことにより、パッド部をパターニングするためのフォトレジストパターンＰＲ３が形成される。次に、そのフォトレジストパターンＰＲ３をエッチングマスクとして、露出しているチタン膜ＭＴＩＵの部分にエッチング処理を行うことにより、チタン膜ＭＴＩＵの部分が除去されて、パラジウム膜ＭＰＡが露出する。
次に、フォトレジストパターンＰＲ３を除去した後、薬液によるウェットエッチング処理を行うことにより、露出しているパラジウム膜ＭＰＡの部分が除去されて、チタン膜ＭＴＩＬの部分が露出する。さらに、薬液によるウェットエッチング処理を行うことにより、露出しているチタン膜ＭＴＩＵの部分およびチタン膜ＭＴＩＬの部分が除去される。こうして、図３６に示すように、パッド部ＭＰＤが形成される。その後、銅のワイヤをパッド部ＭＰＤにボンディングすることにより、図２８に示すように、半導体装置の主要部分が完成する。
上述した半導体装置の再配線部ＣＲＬでは、再配線ＣＰＨの側面に、マンガン酸化膜ＢＭＯとマンガン膜ＭＦを含むバリア膜ＢＲＦが形成される。これにより、実施の形態１において説明したのと同様に、再配線ＣＰＨの側面では、ポリイミド膜ＰＩＤに含まれる水分による銅のイオン化が抑制される。銅のイオン化が抑制されることで、互いに隣り合う一方の再配線と他方の再配線との間に銅が析出するのが抑制されて、再配線と再配線とが電気的に短絡するのを防止できる。
ここで、上述した半導体装置では、スパッタ法によって、再配線ＣＰＨを覆うように形成されたマンガン膜が酸化されてマンガン酸化膜が形成される。このとき、マンガン膜ＭＦの表面から所定の深さまでに位置する部分が酸化されて、それ以上の深さに位置する部分は酸化されずにマンガン膜として残る。
このため、マンガン酸化膜ＢＭＯとマンガン膜ＭＦとを含むバリア膜ＢＲＦは、再スパッタによって再配線ＣＰＨの側面に堆積した合金膜ＣＭＦを酸化させたバリア膜ＢＲＦと比べると、バリア膜ＢＲＦとしての厚さをより厚くすることができる。これにより、バリア膜ＢＲＦが破れるようなことが発生したとしても、残されたマンガン膜が酸化されて、マンガン酸化物（膜）を確実に自己形成することができ、バリア膜ＢＲＦを自己修復させる機能をより高めることができる。
また、実施の形態に係る半導体装置では、パッド部ＭＰＤは、チタン膜ＭＴＩＬとパラジウム膜ＭＰＡによって形成されており、再配線ＣＰＨの上面にチタン膜ＭＴＩＬを介在させてパラジウム膜ＭＰＡが積層されている。これにより、銅のワイヤをボンディングする際の衝撃を吸収することができ、また、銅のワイヤをボンディングする際に、銅のワイヤとパラジウム膜ＭＰＡとの合金を形成することができる。その結果、銅のワイヤをパッド部ＭＰＤ（パラジウム膜ＭＰＡ）に確実にボンディングさせることができる。なお、チタン膜ＭＴＩＬは、パラジウム膜ＭＰＡのパラジウムが、銅の再配線ＣＰＨへ拡散するのを阻止する。
なお、上述した半導体装置では、バリア膜ＢＲＦを自己形成させるために、マンガン（Ｍｎ）膜を適用した場合について説明した。この他に、チタン（Ｔｉ）膜またはアルミニウム（Ａｌ）膜等を適用してもよく、銅の再配線の表面に形成されて、酸化物（膜）を自己形成できる金属であれば、これらの金属に限られない。チタン膜を適用した場合には、チタン（Ｔｉ）酸化膜が形成され、アルミニウム膜を適用した場合には、アルミニウム（Ａｌ）酸化膜が形成される。バリア膜ＢＲＦを自己形成する金属として、いずれの金属を用いた場合でも、パッド部ＭＰＤのパッドメタル膜としては、そのような金属とは異なる金属から形成されることになる。また、樹脂膜として、ポリイミド膜ＰＩＤを適用した場合について説明したが、これに限られるものではない。
なお、各実施の形態（変形例を含む）において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＵＢ 半導体基板、ＳＩ 素子分離絶縁膜、ＥＦＲ 素子形成領域、ＴＲ トランジスタ、ＩＬ１、ＩＬ２、ＩＬ３ 層間絶縁膜、ＭＬ１ 第１配線、ＣＰＧ コンタクトプラグ、ＭＬ２ 第２配線、ＶＡ１、ＶＡ２ ヴィア、ＭＬ３ 第３配線、ＰＶＦ パッシベーション膜、ＰＶＨ 開口部、ＭＢＲ バリアメタル膜、ＣＰＳ 銅シード膜、ＣＰＨ 再配線、ＣＲＬ 再配線部、ＢＲＦ バリア膜、ＢＭＯ マンガン酸化膜、ＭＦ マンガン膜、ＣＭＦ 合金膜、ＭＰＤ パッド部、ＭＮＩ ニッケル膜、ＭＡＵ 金膜、ＭＴＩＬ チタン膜、ＭＰＡ パラジウム膜、ＭＴＩＵ チタン膜、ＰＩＤ ポリイミド膜、ＰＨＰ 開口部、ＣＰＷ 銅ワイヤ、ＰＲ１、ＰＲ２、ＰＲ３ フォトレジストパターン、ＣＦ 銅めっき膜、ＮＦ ニッケルめっき膜、ＡＦ 金めっき膜、ＣＭ 符号。

Claims (17)

  1. 主表面を有する半導体基板と、
    前記半導体基板の前記主表面上にそれぞれ形成され、前記主表面からの高さが互いに異なる配線を含む多層配線と、
    前記多層配線のうち、前記主表面から最も高い位置に配置された最上層配線を覆うように形成され、前記最上層配線に連通する開口部を有するパッシベーション膜と、
    前記開口部内に位置する前記最上層配線の部分に接するように形成され、側面および上面を有する銅膜から形成された再配線を含む再配線部と、
    前記再配線の前記上面に接するように形成されたパッド部と、
    前記再配線部を覆うように形成されたポリイミド膜と
    を有し、
    前記再配線部は、前記再配線の前記上面を除く態様で、前記再配線の前記側面に接するように形成された、金属酸化膜により構成されたバリア膜を備え、
    前記パッド部は、前記バリア膜とは異なる材料からなるパッドメタル膜を備えた、半導体装置。
  2. 前記バリア膜の前記金属酸化膜は、マンガン（Ｍｎ）酸化膜、チタン（Ｔｉ）酸化膜およびアルミニウム（Ａｌ）酸化膜からなる群から選ばれるいずれかを含む、請求項１記載の半導体装置。
  3. 前記再配線部では、前記再配線の前記側面における下端側に形成されている前記バリア膜の部分の膜厚が、前記側面における上端側に形成されている前記バリア膜の部分の膜厚より厚い、請求項１または２に記載の半導体装置。
  4. 前記バリア膜は、マンガン（Ｍｎ）膜および前記金属酸化膜としてのマンガン（Ｍｎ）酸化膜、チタン（Ｔｉ）膜および前記金属酸化膜としてのチタン（Ｔｉ）酸化膜ならびにアルミニウム（Ａｌ）膜および前記金属酸化膜としてのアルミニウム（Ａｌ）酸化膜からなる群から選ばれるいずれかの積層膜を含む、請求項１記載の半導体装置。
  5. 前記再配線部は、前記開口部内に位置する前記最上層配線の部分に接するように形成された第１バリアメタル膜を含み、
    前記再配線は、前記最上層配線と前記再配線との間に前記第１バリアメタル膜を介在させる態様で、前記第１バリアメタル膜に接するように形成され、
    前記バリア膜は、前記第１バリアメタル膜の端面に接するように形成された、請求項１〜４のいずれかに記載の半導体装置。
  6. 前記第１バリアメタル膜は、クロム（Ｃｒ）膜および第１チタン（Ｔｉ）膜の少なくともいずれかの膜を含む、請求項５記載の半導体装置。
  7. 前記パッド部は、前記再配線の前記上面に接するように形成された第２バリアメタル膜を含み、
    前記パッドメタル膜は、前記再配線と前記パッドメタル膜との間に前記第２バリアメタル膜を介在させる態様で、前記第２バリアメタル膜に接するように形成された、請求項１〜６のいずれかに記載の半導体装置。
  8. 前記第２バリアメタル膜は、ニッケル（Ｎｉ）膜であり、
    前記パッドメタル膜は、金（Ａｕ）膜である、請求項７記載の半導体装置。
  9. 前記第２バリアメタル膜は、第２チタン（Ｔｉ）膜であり、
    前記パッドメタル膜は、パラジウム（Ｐｄ）膜である、請求項７記載の半導体装置。
  10. 前記最上層配線はアルミニウム膜から形成され、
    前記再配線の厚さは、前記最上層配線の厚さよりも厚い、請求項１〜９のいずれかに記載の半導体装置。
  11. 主表面を有する半導体基板の前記主表面上に、前記主表面からの高さが互いに異なる配線を含む多層配線を形成する工程と、
    前記多層配線のうち、前記主表面から最も高い位置に配置された最上層配線を覆うように、パッシベーション膜を形成する工程と、
    前記パッシベーション膜に、前記最上層配線を露出する開口部を形成する工程と、
    前記開口部内に露出した前記最上層配線に接するように、側面および上面を有する銅膜からなる再配線を含む再配線部を形成する工程と、
    前記再配線の前記上面に接するように、パッド部を形成する工程と、
    前記再配線部および前記パッシベーション膜を覆うように、ポリイミド膜を形成する工程と
    を有し、
    前記再配線部を形成する工程は、
    前記パッシベーション膜の表面および前記再配線の前記上面を除く態様で、前記再配線の前記側面に、少なくとも第１金属を含む金属膜を形成する工程と、
    前記金属膜に熱処理を行うことにより、前記第１金属が酸化した第１金属酸化膜を含むバリア膜を、前記再配線の前記上面を除く態様で、前記再配線の前記側面に接するように形成する工程と
    を備え、
    前記パッド部を形成する工程は、前記バリア膜とは異なる材料からなるパッドメタル膜を形成する工程を備えた、半導体装置の製造方法。
  12. 前記金属膜を形成する工程は、前記第１金属と、前記第１金属とは異なる第２金属とを、前記パッシベーション膜の表面に堆積させながらエッチングすることにより、前記再配線の前記側面に前記第１金属および前記第２金属を、前記金属膜として堆積する工程を含み、
    前記金属膜は、前記第１金属および前記第２金属を、前記パッシベーション膜の前記表面に堆積させる量と、堆積する前記第１金属および前記第２金属をエッチングする量とが同じ条件のもとで堆積される、請求項１１記載の半導体装置の製造方法。
  13. 前記金属膜を形成する工程は、前記第１金属と、前記第１金属とは異なる第２金属とを、前記パッシベーション膜の表面に堆積させながらエッチングすることにより、前記再配線の前記側面に前記第１金属および前記第２金属を、前記金属膜として堆積する工程を含み、
    前記金属膜は、前記第１金属および前記第２金属を、前記パッシベーション膜の前記表面に堆積させる量と、堆積する前記第１金属および前記第２金属をエッチングする量とが異なる条件のもとで堆積される、請求項１１記載の半導体装置の製造方法。
  14. 前記金属膜を形成する工程では、
    前記第１金属として、マンガン（Ｍｎ）、チタン（Ｔｉ）およびアルミニウム（Ａｌ）からなる群から選ばれるいずれかの金属が適用され、
    前記第２金属として銅（Ｃｕ）が適用される、請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記金属膜を形成する工程は、
    前記第１金属を、第１金属膜として、前記パッシベーション膜および前記再配線を覆うように形成する工程と、
    前記第１金属膜にエッチング処理を行うことにより、前記再配線の前記側面に位置する前記第１金属膜の部分を残して、前記再配線の前記上面および前記パッシベーション膜の表面にそれぞれ位置する前記第１金属膜の部分を除去する工程と
    を含む、請求項１１記載の半導体装置の製造方法。
  16. 前記金属膜を形成する工程では、前記第１金属膜として、マンガン（Ｍｎ）膜、チタン（Ｔｉ）膜およびアルミニウム（Ａｌ）膜からなる群から選ばれるいずれかが適用される、請求項１５記載の半導体装置の製造方法。
  17. 前記ポリイミド膜に熱処理を行う工程を備え、
    前記ポリイミド膜に熱処理を行う工程は、前記金属膜に前記熱処理を行う工程を含む、請求項１１〜１６のいずれかに記載の半導体装置の製造方法。
JP2015080779A 2015-04-10 2015-04-10 半導体装置およびその製造方法 Active JP6484490B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015080779A JP6484490B2 (ja) 2015-04-10 2015-04-10 半導体装置およびその製造方法
US15/072,148 US9553060B2 (en) 2015-04-10 2016-03-16 Semiconductor device and manufacturing method therefor
TW105108185A TW201707141A (zh) 2015-04-10 2016-03-17 半導體裝置及其製造方法
CN201610216608.7A CN106057775B (zh) 2015-04-10 2016-04-08 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015080779A JP6484490B2 (ja) 2015-04-10 2015-04-10 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016201470A JP2016201470A (ja) 2016-12-01
JP6484490B2 true JP6484490B2 (ja) 2019-03-13

Family

ID=57111369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015080779A Active JP6484490B2 (ja) 2015-04-10 2015-04-10 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US9553060B2 (ja)
JP (1) JP6484490B2 (ja)
CN (1) CN106057775B (ja)
TW (1) TW201707141A (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105793964A (zh) * 2014-11-13 2016-07-20 瑞萨电子株式会社 半导体器件及其制造方法
ITUB20160027A1 (it) * 2016-02-01 2017-08-01 St Microelectronics Srl Procedimento per produrre dispositivi a semiconduttore e corrispondente dispositivo
US10224238B2 (en) * 2016-04-12 2019-03-05 Apple Inc. Electrical components having metal traces with protected sidewalls
GB2557614A (en) * 2016-12-12 2018-06-27 Infineon Technologies Austria Ag Semiconductor device, electronic component and method
IT201700087174A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087201A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo a semiconduttore e corrispondente metodo di fabbricazione di dispositivi a semiconduttore
IT201700087318A1 (it) 2017-07-28 2019-01-28 St Microelectronics Srl Dispositivo elettronico integrato con regione di redistribuzione e elevata resistenza agli stress meccanici e suo metodo di preparazione
US10211052B1 (en) * 2017-09-22 2019-02-19 Lam Research Corporation Systems and methods for fabrication of a redistribution layer to avoid etching of the layer
US11705414B2 (en) 2017-10-05 2023-07-18 Texas Instruments Incorporated Structure and method for semiconductor packaging
US10535698B2 (en) * 2017-11-28 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure
US11469194B2 (en) 2018-08-08 2022-10-11 Stmicroelectronics S.R.L. Method of manufacturing a redistribution layer, redistribution layer and integrated circuit including the redistribution layer
WO2020103874A1 (en) * 2018-11-20 2020-05-28 Changxin Memory Technologies, Inc. Semiconductor structure, redistribution layer (rdl) structure, and manufacturing method thereof
US10651084B1 (en) * 2019-07-18 2020-05-12 Micron Technology, Inc. Microelectronic devices comprising manganese-containing conductive structures, and related electronic systems and methods
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
KR20210023021A (ko) 2019-08-21 2021-03-04 삼성전자주식회사 반도체 패키지
US11978698B2 (en) 2021-04-23 2024-05-07 Changxin Memory Technologies, Inc. Method for forming a semiconductor package structure
CN115241072A (zh) * 2021-04-23 2022-10-25 长鑫存储技术有限公司 半导体封装结构及其形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000044043A1 (fr) * 1999-01-22 2000-07-27 Hitachi, Ltd. Dispositif a semi-conducteurs et son procede de fabrication
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
JP2004214345A (ja) * 2002-12-27 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
CN100380627C (zh) * 2004-02-27 2008-04-09 半导体理工学研究中心股份有限公司 半导体器件及其制造方法
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
JP4533436B2 (ja) * 2008-02-22 2010-09-01 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2011216771A (ja) * 2010-04-01 2011-10-27 Rohm Co Ltd 半導体装置およびその製造方法
JP2012204495A (ja) 2011-03-24 2012-10-22 Fujitsu Ltd 半導体装置の製造方法
JP6080961B2 (ja) * 2013-09-05 2017-02-15 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
TW201707141A (zh) 2017-02-16
US20160300804A1 (en) 2016-10-13
JP2016201470A (ja) 2016-12-01
US9553060B2 (en) 2017-01-24
CN106057775A (zh) 2016-10-26
CN106057775B (zh) 2020-08-11

Similar Documents

Publication Publication Date Title
JP6484490B2 (ja) 半導体装置およびその製造方法
US9406647B2 (en) Extended redistribution layers bumped wafer
TWI783264B (zh) 半導體裝置及其製造方法
US20080303154A1 (en) Through-silicon via interconnection formed with a cap layer
JP6635328B2 (ja) 半導体装置およびその製造方法
JP2006237594A (ja) 半導体装置及びその製造方法
JP2007180395A (ja) 半導体装置の製造方法
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
CN107431000A (zh) 其上具有钴互连层及焊料的金属接合垫
JP2001217242A (ja) 半導体装置およびその製造方法
JP2011014605A (ja) 半導体装置およびその製造方法
US8361838B2 (en) Semiconductor package and method for manufacturing the same via holes in semiconductor chip for plurality stack chips
US20170271432A1 (en) Inductor structure and manufacturing method thereof
JP2001217243A (ja) 半導体装置およびその製造方法
US9673139B2 (en) Semiconductor device
JP2010251687A (ja) 半導体装置
JP2008091457A (ja) 半導体装置及び半導体装置の製造方法
JP2008244134A (ja) 半導体装置及びその製造方法
JP3719994B2 (ja) 半導体装置
US8697565B2 (en) Shallow via formation by oxidation
JP2009088002A (ja) 半導体装置及びその製造方法
JP2007258629A (ja) チップサイズパッケージの製造方法
JP2012119444A (ja) 半導体装置
JP5891211B2 (ja) 半導体装置
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R150 Certificate of patent or registration of utility model

Ref document number: 6484490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150