JP4533436B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4533436B2
JP4533436B2 JP2008042207A JP2008042207A JP4533436B2 JP 4533436 B2 JP4533436 B2 JP 4533436B2 JP 2008042207 A JP2008042207 A JP 2008042207A JP 2008042207 A JP2008042207 A JP 2008042207A JP 4533436 B2 JP4533436 B2 JP 4533436B2
Authority
JP
Japan
Prior art keywords
base metal
layer
semiconductor device
rewiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008042207A
Other languages
English (en)
Other versions
JP2009200361A (ja
Inventor
潔敬 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2008042207A priority Critical patent/JP4533436B2/ja
Priority to US12/320,241 priority patent/US7879714B2/en
Publication of JP2009200361A publication Critical patent/JP2009200361A/ja
Application granted granted Critical
Publication of JP4533436B2 publication Critical patent/JP4533436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/03845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は半導体装置の製造方法に関するものであり、特に、ウエハレベルチップサイズパッケージ（Ｗ−ＣＳＰ）に代表される小型半導体装置の製造方法に関する。
従来、半導体集積回路などの半導体素子をパッケージングした集積回路パッケージでは、小型化及び薄型化に対する要求が高まっており、近年、特に薄型化を要求される分野の半導体集積回路パッケージを中心に、半導体素子の表面に球状の端子を格子状に配置したＷ・Ｃ・Ｓ・Ｐ（Ｗａｆｅｒ ｌｅｖｅｌ．Ｃｈｉｐ．Ｓｃａｌｅ．Ｐａｃｋａｇｅ）が提唱されている。
このような半導体装置の製造方法としては、パッド電極、層間絶縁膜、下地金属層が順次形成されたシリコンウエハ上に再配線を設け、再配線上面に柱状電極を形成した後に、下地金属層を除去して樹脂封止する製造方法が挙げられる（例えば、特許文献１参照）。
特開２００５−３８９７９公報
しかしながら、近年のウエハレベルチップサイズパッケージの更なる小型化が要求されるに連れ、内蔵する再配線の幅や間隔がより微細化されると同時に、その外形寸法の許容値の縮小も要求が強くなっている。従って、従来の加工方法では、下地金属層を例えばウエットエッチングによって除去する際に、再配線も目減りする。また、ウエハ表面に高さが１００μｍを越すポスト電極が共存していることにより、エッチング液のウエハ表面での流れが均一ではない。従って、ウエハ面内でのエッチング速度の差異が生じ、これが再配線形状のばらつきにつながり、この許容値を満足させるものは得られなかった。また、エッチング残部が発生しないように過剰にエッチングすると再配線もエッチングされるため、より一層再配線のばらつきが大きくなってしまう。
具体的には、図７〜図１０に沿って説明する。
図７〜図１０は、従来の半導体装置の製造方法の工程断面図である。
図７（Ａ）に示すように、半導体基板１０１に形成された酸化膜１０２上に、Ａｌ電極パッド１０３を形成する。そして、表面保護膜１０４及び層間絶縁膜１０５を形成した後Ａｌ電極パッド１０３上にスルーホールを開孔する。
次いで、図７（Ｂ）に示すように、Ａｌ電極パッド１０３上及び層間絶縁膜１０５の表面に、スパッタ法等により、例えばＴｉからなる下地金属密着層１０６と、例えばＣｕからなる下地金属酸化防止層１０７を順次積層形成する。
その後、図７（Ｃ）に示すように、感光性樹脂層を全面に被着し、パターンの露光及び感光性樹脂層のパターン開口のための現像処理を行い、感光性樹脂膜１０８のパターンを形成する。次に、下地金属酸化防止層１０７を一方の共通電極として、銅を電気メッキ法にて電着させ、Ａｌ電極パッド１０３から後述する銅製の柱状電極を形成する部分へ引き回すための再配線１０９を形成する。
そして、図８（Ａ）に示すように、感光性樹脂膜１０８を溶剤等で除去し、図８（Ｂ）に示すように、下地金属酸化防止層１０７上に感光性樹脂膜１１０を全面に貼着した後、柱状電極１１１を形成するための開孔部を露光・現像処理により形成する。そして、下地金属酸化防止層１０７を一方の共通電極として、銅を電気メッキ法にて電着させ、柱状電極１１１を形成する。
さらに、図８（Ｃ）に示すように、感光性樹脂膜１１０を溶剤等で除去し、下地金属酸化防止層１０７と下地金属密着層１０６とを随時エッチング除去する。
最後に、図９に示すように、柱状電極１１１の表面が露出するように封止樹脂１１２を形成し、柱状電極１１１上に半田端子１１３をリフロー処理により形成し、個片分割して図１０に示すような半導体装置を製造する。
このように、図８（Ｂ）から図８（Ｃ）の工程で下地金属酸化防止層１０７及び下地金属密着層１０６を除去する際に、柱状電極１１１によりエッチング液の流れが均一ではなくなってしまうため、エッチングにムラが生じてしまう。
本発明は、前記問題点に鑑みなされたものであり、以下の目的を達成することを課題とする。
即ち、本発明の目的は、再配線の形状のばらつきにより再配線の導電率が変化することを抑制し、品質の高い半導体装置を製造する方法を提供することにある。
本発明者は鋭意検討した結果、下記の半導体装置の製造方法を用いることにより、上記問題を解決できることを見出し、上記目的を達成するに至った。
即ち、請求項１に記載の半導体装置の製造方法は、基板を準備する工程と、前記基板上に絶縁層を積層する工程と、前記絶縁層上に第１の下地金属層を積層する工程と、前記第１の下地金属層上に該第１の下地金属層を共通電極として電気メッキ法により再配線を形成する工程と、露出した前記第１の下地金属層をエッチング液により除去する工程と、前記再配線及び前記絶縁層上に第２の下地金属層を積層する工程と、前記再配線上に前記第２の下地金属層を介し該第２の下地金属層を共通電極として電気メッキ法により柱状電極を形成する工程と、露出した前記第２の下地金属層を、該第２の下地金属層と前記再配線とのエッチング選択比が大きいエッチング液により除去する工程と、を有することを特徴とする。
請求項１に記載の半導体装置の製造方法によると、柱状電極を形成する前に第１の下地金属層をエッチングするため、柱状電極が存在した場合におけるエッチング液の流れの不均一を抑制し、第１の下地金属層をムラなくエッチングすることができる。従って、再配線のエッジ部がわずかにエッチングされたとしても、いずれの箇所も同じようにエッチングされるため、再配線の形状のばらつきを許容範囲におさめることができ、半導体装置の歩留まりが向上する。さらには、第２の下地金属層は再配線を被覆しているため、柱状電極が形成されていてもエッチング液の不均一に起因する再配線の過度のエッチングを抑制し、半導体装置の品質が向上することができる。
請求項２に記載の半導体装置の製造方法は、前記第２の下地金属層が下地金属密着層と下地金属酸化防止層とを有することを特徴とする。
請求項３に記載の半導体装置の製造方法は、前記第１の下地金属層が下地金属密着層と下地金属酸化防止層とを有することを特徴とする。
請求項２、３に記載の半導体装置の製造方法によると、下地金属酸化防止層と下地金属密着層の酸化の２層構造であるため、下地金属密着層の酸化を防止することができる。
請求項４に記載の半導体装置の製造方法は、前記第２の下地金属層が、前記柱状電極をメッキ法により形成することができる程度に積層されていることを特徴とする。
請求項５に記載の半導体装置の製造方法は、前記第２の下地金属層の膜厚が、０．４μｍ以上１．０μｍ以下であることを特徴とする。
請求項４、５に記載の半導体装置の製造方法によると、半導体装置の切断部にも十分に下地金属密着層を形成することができる。すなわち、下地金属密着層が端部の角にも十分な膜厚で下地金属密着層を形成することにより、柱状電極を形成する際に半導体ウエハ全体に均一な高さで形成することができる。
本発明において参考例１に係る半導体装置の製造方法は、基板を準備する工程と、前記基板上に絶縁層を積層する工程と、前記絶縁層上に下地金属密着層及び下地金属酸化防止層を順次積層する工程と、前記下地金属酸化防止層上に該下地金属酸化防止層を共通電極として電気メッキ法により再配線を形成する工程と、露出した前記下地金属酸化防止層をエッチング液により除去する工程と、前記再配線上に前記下地金属密着層を共通電極として電気メッキ法により柱状電極を形成する工程と、前記下地金属密着層をエッチング液により除去する工程と、を有することを特徴とする。
上記参考例１に係る半導体装置の製造方法によると、従来の製造方法と同等の工程数で、工程の順番を組み替えるだけで半導体装置の品質が向上する。また、柱状電極を形成する前に下地金属酸化防止層をエッチングするため、エッチング液の流れが均一になり、再配線の形状のばらつきを許容範囲におさめることができ、半導体装置の品質が向上する。また、下地金属密着層をエッチングしても再配線はエッチングされないため、柱状電極によりエッチング液の流れが不均一であっても、エッチング残部が発生しないように下地金属密着層をエッチングすることができる。従って、再配線のばらつきを抑制し半導体装置の品質が向上する。
本発明において参考例２に係る半導体装置の製造方法は上記参考例１において、前記下地金属密着層が、前記柱状電極をメッキ法により形成することができる程度に積層されていることを特徴とする。
本発明において参考例３に係る半導体装置の製造方法は上記参考例１において、前記下地金属密着層の膜厚が、０．４μｍ以上１．０μｍ以下であることを特徴とする。
上記参考例２、３に係る半導体装置の製造方法によると、半導体装置の切断部にも十分に下地金属密着層を形成することができる。すなわち、下地金属密着層が端部の角にも十分な膜厚で下地金属密着層を形成することにより、柱状電極を形成する際に半導体ウエハ全体に均一な高さで形成することができる。
本発明によれば、再配線の形状のばらつきにより再配線の導電率が変化することを抑制し、品質の高い半導体装置を製造する方法を提供することができる。
以下、図面を参照して、この発明の実施の形態につき説明する。なお、図面には、この
発明が理解できる程度に各構成部位の形状、大きさ及び配置関係が概略的に示されている
にすぎず、これによりこの発明が特に限定されるものではない。以下の説明において、特定の材料、条件及び数値条件等を用いることがあるが、これは好適例の一つにすぎず、従って、何らこれらに限定されない。
＜第１の実施形態＞
本発明の第１の実施形態における半導体装置の製造方法は、基板を準備する工程と、前記基板上に絶縁層を積層する工程と、前記絶縁層上に第１の下地金属層を積層する工程と、前記第１の下地金属層上に該第１の下地金属層を共通電極として電気メッキ法により再配線を形成する工程と、露出した前記第１の下地金属層をエッチング液により除去する工程と、前記再配線及び前記絶縁層上に第２の下地金属層を積層する工程と、前記再配線上に前記第２の下地金属層を介し該第２の下地金属層を共通電極として電気メッキ法により柱状電極を形成する工程と、露出した前記第２の下地金属層を、該第２の下地金属層と前記再配線とのエッチング選択比が大きいエッチング液により除去する工程と、を有する。
以下に、各工程を図１〜図３に沿って詳述する。
〔基板を準備する工程、前記基板上に絶縁層を積層する工程、前記絶縁層上に第１の下地金属層を積層する工程、前記第１の下地金属層上に再配線を形成する工程〕
本発明の半導体装置の製造方法は、図１（Ａ）に示すような再配線１９を形成するにあたり、図７（Ａ）〜（Ｃ）と同様の工程を経る。
まず、図７（Ａ）と同様に、絶縁層１２が形成された半導体基板１０を準備する。そして、絶縁層１２上に、電極パッド１３を形成する。そして、表面保護膜１４及び絶縁層１５（層間絶縁膜）を形成した後、電極パッド１３上にスルーホールを開孔する。
次いで、図７（Ｂ）と同様に、電極パッド１３上及び絶縁層１５の表面に、スパッタ法等により、例えばＴｉからなる下地金属密着層１６と、例えばＣｕからなる下地金属酸化防止層１７を順次積層形成する。
その後、図７（Ｃ）と同様に、感光性樹脂層（不図示）を全面に被着し、パターンの露光及び感光性樹脂層のパターン開口のための現像処理を行い、感光性樹脂膜１０８のパターンを形成する。次に、下地金属酸化防止層１７を一方の共通電極として、銅を電気メッキ法にて電着させ、電極パッド１３から後述する銅製の柱状電極を形成する部分へ引き回すための再配線１９を形成する。
そして、図１（Ａ）のように、感光性樹脂膜１０８を除去して下地金属層２０を露出させる。
〔露出した前記第１の下地金属層を除去する工程〕
本発明の半導体装置の製造方法では、第１の下地金属層２０を露出させた後、図１（Ｂ）のように、露出した第１の下地金属層２０を除去する。
ここで、第１の下地金属層２０をエッチング液に晒すと、同時に再配線１９もエッチング液にさらされることとなる。しかしながら、この場合においては、下地金属層２０をエッチングする際に柱状電極が存在しないため、エッチング液の流れが不均一になることなく、露出している下地金属層２０はいずれの箇所においてもムラなくエッチングされる。このため、再配線１９がエッチングされたとしても、いずれの箇所においても均一にエッチングされる。従って、再配線の形状のばらつきの許容値を満足することができる。
本発明における第１の下地金属層２０は、下地金属密着層１６のみから構成されていてもよい。しかし、下地金属密着層１６の酸化防止の観点から考えれば、下地金属密着層１６の上に下地金属酸化防止層１７が形成されていることが好ましい。下地金属層２０を下地金属密着層１６のみとした場合、下地金属密着層１６は先に示したとおり、通常Ｔｉを主成分とするため、容易に酸化されてしまう。すると、酸化後に柱状電極を形成しても当該酸化後の下地金属密着層と柱状電極とが剥離しやすくなってしまう。それに対し、下地金属酸化防止層１７を有することによりこの酸化を阻止することができるからである。
なお、下地金属酸化防止層１７としては、先に例示したＣｕ以外には、Ａｕ、Ｐｄ、Ｐｔ等の酸化されにくい金属を用いることが好ましい。
また、第１の下地金属酸化防止層１７のエッチング液としては、例えば硫酸系溶液を用いることができ、第１の下地金属密着層１６のエッチング液としては、例えば、過酸化水素溶液を挙げることができる。
〔前記再配線及び前記絶縁層上に第２の下地金属層を積層する工程〕
本発明の半導体装置の製造方法では、露出した第１の下地金属層２０を除去した後、図１（Ｃ）に示すように、絶縁層１５と再配線１９上に、スパッタ法等により第２の下地金属層３０を形成する。
この第２の下地金属層３０は、後述する柱状電極２２を形成するための一方の共通電極として機能するばかりでなく、第２の下地金属層３０をエッチングする際における再配線１９のエッチングによる侵食をも抑制するものである。
この第２の下地金属層３０は、Ｔｉを主成分とするものであることが好ましい。後述する第２の下地金属層を除去する工程において、再配線１９を目減りさせることなく除去することができる点でも有効であるからである。なお、第１の下地金属層２０と同様に第２の下地金属密着層２６と第２の下地金属酸化防止層２７が順次積層されていることが好ましい。そして、この場合には、第２の下地金属密着層２６はＴｉを主成分とする金属、第２の下地金属酸化防止層２７はＣｕ、Ａｕ、Ｐｄ、Ｐｔ等の酸化されにくい金属を用いることが好ましい。これは、第１の下地金属層２０と同様の方法で形成することができるためであり、尚且つ下地金属密着層２６の酸化を下地金属酸化防止層２７が阻止することができるためである。なお、下地金属層３０の膜厚は、前述の下地金属層２０と同様である。
〔前記再配線上に前記第２の下地金属層を介して柱状電極を形成する工程〕
図２（Ａ）に示すように、第２の下地金属層３０上に感光性樹脂層２１を形成した後、柱状電極２２を形成する部分のみに開孔するため、パターンの露光及び現像処理を行う。次いで、第２の下地金属層３０を一方の共通電極として、電気メッキ法にて電着させ、柱状電極２２を形成する。
この工程により、柱状電極２２は第２の下地金属層３０上に形成されるが、下地金属層３０は主にＣｕやＴｉ等から構成されているため、再配線１９と柱状電極２２との電気抵抗にはほとんど影響を与えない。
柱状電極２２としては、例えばＣｕ、Ａｌ、Ｗ等が挙げられる。
なお、第２の下地金属層３０は、前記柱状電極をメッキ法により形成することができる程度に積層されていることが好ましい。すなわち、ウエハ上に、個片化（チップ化）のための切りしろが設けられていることによって形成された、個々の半導体装置の外周の段差部によって第２の下地金属層３０が破断されることなく層として形成されていることが好ましい。柱状電極２２は基板の端部から電圧を印加してメッキ法により形成するが、層が破断していると基板の中心部に近い程所望の電流が流れず、メッキ不良の原因となってしまうからである。また、メッキ不良を抑制するためには、下地金属密着層２６と下地金属酸化防止層２７との膜厚の合計が０．４μｍ〜１μｍ程度であることが特に好ましい。なお、この膜厚は、半導体装置の断面観察により計測することができる。
〔露出した前記第２の下地金属層をエッチングする工程〕
次に、図２（Ｂ）に示すように、感光性樹脂層２１を除去溶剤等で除去した後、図２（Ｃ）に示すように、露出している第２の下地金属層３０を除去する。
まず、第２の下地金属酸化防止層２７を、ウエットエッチング法によって除去する。次に、第２の下地金属密着層２６を除去する。このとき、柱状電極２２が介在しているため、エッチング液の流れは、柱状電極２２の近傍において不均一となる。しかし、本発明によれば、第２の下地金属密着層２６の除去に用いられるエッチング液による場合は、下地金属密着層２６と再配線１９とのエッチング選択比が非常に大きいことから、再配線１９は除去されることはない。したがって、第２の下地金属密着層２６除去の際にいくら過剰にエッチング液に晒そうとも、従来に比べ再配線１９が目減りすることはない。したがって、再配線１９は許容値を満たすことができる。
最後に、図３に示すように、封止樹脂２３にて全面を被覆した後、切削加工やＣＭＰ等により柱状電極２２の表面を露出させ、当該表面に半田ボールなどで、半田電極２４をリフロー工程により接続する。その後、基板上の半導体装置１００をダイシングソーにて個片化し半導体装置を製造する。
＜参考例＞
本発明において参考例としての半導体装置の製造方法は、基板を準備する工程と、前記基板上に絶縁層を積層する工程と、前記絶縁層上に下地金属密着層及び下地金属酸化防止層を順次積層する工程と、前記下地金属酸化防止層上に該下地金属酸化防止層を共通電極として電気メッキ法により再配線を形成する工程と、露出した前記下地金属酸化防止層をエッチング液により除去する工程と、前記再配線上に前記下地金属密着層を共通電極として電気メッキ法により柱状電極を形成する工程と、前記下地金属密着層をエッチング液により除去する工程と、を有する。
以下に、各工程を図４〜図６に沿って詳述する。
〔基板を準備する工程、前記基板上に絶縁層を積層する工程、前記絶縁層上に下地金属密着層及び下地金属酸化防止層を順次積層する工程、前記下地金属酸化防止層上に再配線を形成する工程〕
参考例における半導体装置の製造方法は、図４（Ａ）に示すような再配線４９を形成するにあたり、図７（Ａ）〜（Ｃ）と同様の工程を経る。
まず、図７（Ａ）と同様に、絶縁層４２が形成された半導体基板４０を準備する。そして、絶縁層４２上に、電極パッド４３を形成する。そして、表面保護膜４４及び絶縁層４５（層間絶縁膜）を形成した後、電極パッド４３上にスルーホールを開孔する。
次いで、図７（Ｂ）と同様に、電極パッド４３上及び絶縁層４５の表面に、スパッタ法等により、例えばＴｉからなる下地金属密着層４６と、例えばＣｕからなる下地金属酸化防止層４７を順次積層形成する。
その後、図７（Ｃ）と同様に、感光性樹脂層（不図示）を全面に被着し、パターンの露光及び感光性樹脂層のパターン開口のための現像処理を行い、感光性樹脂膜のパターンを形成する。次に、下地金属酸化防止層４７を一方の共通電極として、銅を電気メッキ法にて電着させ、電極パッド４３から後述する銅製の柱状電極を形成する部分へ引き回すための再配線４９を形成する。
そして、図４（Ａ）のように、感光性樹脂膜を除去して下地金属層５０を露出させる。
〔露出した前記下地金属酸化防止層を除去する工程〕
参考例における半導体装置の製造方法では、下地金属層５０を露出させた後、図４（Ｂ）のように、露出した下地金属酸化防止層４７を除去する。
このように、第１の実施形態と同様に、後述する柱状電極５２を形成する前に下地金属酸化防止層４７を除去する際にエッチング液を用いるため、エッチング液の流れが均一となり、下地金属酸化防止層４７の残部の発生を抑制することができる。
当該工程で、下地金属酸化防止層４７のみをエッチングするのは、下地金属密着層４６を共通電極として後述する柱状電極を形成するためである。従って、メッキ法により柱状電極を形成するための共通電極として機能するため、前述の下地金属密着層４６及び下地金属酸化防止層４７が、後述する柱状電極をメッキ法により形成することができることが好ましい。また、同様に、後述する柱状電極を形成する直前では、露出されている下地金属酸化防止層４７が除去されているため、下地金属密着層４６が柱状電極をメッキ法により形成することができる程度に積層されていることが好ましい。
なお、「下地金属密着層４６は、柱状電極５２をメッキ法により形成することができる程度に積層されている」とは具体的には以下のことを表す。すなわち、ウエハ上に、個片化（チップ化）のための切りしろが設けられていることによって形成された、個々の半導体装置の外周の段差部によって下地金属密着層４６が破断されることなく層として形成されていることが好ましい。柱状電極５２は基板の端部から電圧を印加してメッキ処理により形成するが、層が破断していると基板の中心部に近い程所望の電流が流れず、メッキ不良の原因となってしまうからである。また、メッキ不良を抑制するためには、下地金属密着層４６の膜厚は０．４μｍ〜１μｍ程度であることが特に好ましい。０．４μｍ未満であると、半導体ウエハの端部近傍で下地金属密着層が断層してしまうおそれがある。一方、１．０μｍ以上であると、製造時間の短縮を阻害してしまう。また、下地金属密着層４６をエッチングによって除去するため時間も多く費やしてしまう。なお、この膜厚は、半導体装置の断面観察により計測することができる。
また、参考例における半導体装置の製造方法では、下地金属密着層４６及び下地金属酸化防止層４７が必須の構成要素であり、それぞれ異なる材質である。材質としては、例えば前述のように、下地金属密着層４６としては、先に示したとおりＴｉを主成分とする金属であり、下地金属酸化防止層４７としては、先に例示したＣｕ以外では、Ａｕ、Ｐｔ、Ｐｄ等である。
〔前記再配線上に前記柱状電極を形成する工程、前記下地金属密着層をエッチングする工程〕
図４（Ｃ）のように、図２（Ａ）と同様にして柱状電極を形成する。
その後、図５（Ａ）のように、感光性樹脂層５１を除去し、図５（Ｂ）のように、露出している下地金属密着層４６をウエットエッチング法により除去する。
このとき、柱状電極５２が介在しているため、エッチング液の流れは、柱状電極５２の近傍において不均一となる。しかし、上記参考例によれば、下地金属密着層４６の除去に用いられるエッチング液による場合には、下地金属密着層４６と再配線４９の選択比が非常に大きいことから、再配線４９が除去されることはない。したがって、下地金属密着層４６除去の際にいくら過剰にエッチング液に晒そうとも、再配線４９が目減りすることはない。したがって、再配線１９は許容地を満たすことができる。
最後に、図６のように、図３と同様にして基板上の半導体装置２００をダイシングソーにて個片化し半導体装置を製造することができる。
なお、本実施形態は、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
本発明の第１の実施形態における半導体装置の製造方法の、再配線を形成してから第２の下地金属層を形成する工程の工程断面図である。 本発明の第１の実施形態における半導体装置の製造方法の、柱状電極を形成してから第２の下地金属層を形成する工程の工程断面図である。 本発明の第１の実施形態における半導体装置の製造方法の、半田電極を形成する工程の工程断面図である。 本発明において参考例としての半導体装置の製造方法の、再配線を形成してから柱状電極を形成する工程の工程断面図である。 本発明において参考例としての半導体装置の製造方法の、感光性樹脂層を除去してから下地金属密着層をエッチングする工程の工程断面図である。 本発明において参考例としての半導体装置の製造方法の、半田電極を形成する工程の工程断面図である。 従来の半導体装置の製造方法における、層間絶縁膜を形成してから再配線を形成する工程の工程断面図である。 従来の半導体装置の製造方法における、感光性樹脂膜を形成してから下地金属層をエッチングする工程の工程断面図である。 従来の半導体装置の製造方法における、半田電極を形成する工程の工程断面図である。 従来の半導体装置の製造方法で製造した半導体装置の断面図である。
符号の説明
１０、４０ 基板
１２、４２ 絶縁層
１３、４３ 電極パッド
１４、４４ 表面保護膜
１５、４５ 絶縁層（層間絶縁膜）
１６、４６ （第１の）下地金属密着層
１７、４７ （第１の）下地金属酸化防止層
１９、４９ 再配線
２０、５０ （第１の）下地金属層
２１、５１ 感光性樹脂層
２２、５２ 柱状電極
２３、５３ 封止樹脂
２４、５４ 半田電極
２６ 第２の下地金属密着層
２７ 第２の下地金属酸化防止層
３０ 第２の下地金属層
１００、２００ 半導体装置

Claims (5)

  1. 基板を準備する工程と、
    前記基板上に絶縁層を積層する工程と、
    前記絶縁層上に第１の下地金属層を積層する工程と、
    前記第１の下地金属層上に該第１の下地金属層を共通電極として電気メッキ法により再配線を形成する工程と、
    露出した前記第１の下地金属層をエッチング液により除去する工程と、
    前記再配線及び前記絶縁層上に第２の下地金属層を積層する工程と、
    前記再配線上に前記第２の下地金属層を介し該第２の下地金属層を共通電極として電気メッキ法により柱状電極を形成する工程と、
    露出した前記第２の下地金属層を、該第２の下地金属層と前記再配線とのエッチング選択比が大きいエッチング液により除去する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第２の下地金属層が下地金属密着層と下地金属酸化防止層とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第１の下地金属層が下地金属密着層と下地金属酸化防止層とを有することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
  4. 前記第２の下地金属層が、前記柱状電極をメッキ法により形成することができる程度に積層されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第２の下地金属層の膜厚が、０．４μｍ以上１．０μｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
JP2008042207A 2008-02-22 2008-02-22 半導体装置の製造方法 Active JP4533436B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008042207A JP4533436B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法
US12/320,241 US7879714B2 (en) 2008-02-22 2009-01-22 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008042207A JP4533436B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010036516A Division JP5379041B2 (ja) 2010-02-22 2010-02-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009200361A JP2009200361A (ja) 2009-09-03
JP4533436B2 true JP4533436B2 (ja) 2010-09-01

Family

ID=40998737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042207A Active JP4533436B2 (ja) 2008-02-22 2008-02-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7879714B2 (ja)
JP (1) JP4533436B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5379041B2 (ja) * 2010-02-22 2013-12-25 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2016192447A (ja) 2015-03-30 2016-11-10 株式会社東芝 半導体装置
JP6484490B2 (ja) * 2015-04-10 2019-03-13 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
FR3054550B1 (fr) 2016-07-29 2020-03-27 Arkema France Composition (meth)acrylique comprenant des particules, son procede de preparation et son utilisation en tant que melange maitre
FR3054549B1 (fr) 2016-07-29 2020-03-27 Arkema France Composition (meth)acrylique comprenant des particules, son procede de preparation, son utilisation et objet comprenant celle-ci
JP2022057265A (ja) * 2020-09-30 2022-04-11 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038979A (ja) * 2003-07-18 2005-02-10 Casio Comput Co Ltd 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038979A (ja) * 2003-07-18 2005-02-10 Casio Comput Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090215258A1 (en) 2009-08-27
US7879714B2 (en) 2011-02-01
JP2009200361A (ja) 2009-09-03

Similar Documents

Publication Publication Date Title
KR100575591B1 (ko) 웨이퍼 레벨 적층 패키지용 칩 스케일 패키지 및 그 제조 방법
US7282433B2 (en) Interconnect structures with bond-pads and methods of forming bump sites on bond-pads
JP4373866B2 (ja) 半導体装置の製造方法
JP4995551B2 (ja) 半導体装置及び半導体装置の製造方法
US8163629B2 (en) Metallization for chip scale packages in wafer level packaging
JP4533436B2 (ja) 半導体装置の製造方法
US20150364376A1 (en) Semiconductor device and manufacturing method thereof
US10049997B2 (en) Semiconductor device and method of fabricating the same
US20120211884A1 (en) Wafer chip scale package connection scheme
US8129835B2 (en) Package substrate having semiconductor component embedded therein and fabrication method thereof
US7687320B2 (en) Manufacturing method for packaged semiconductor device
US9627344B2 (en) Semiconductor device
JP3945380B2 (ja) 半導体装置およびその製造方法
US9196526B2 (en) Semiconductor device and manufacturing method having copper interconnects with metal film, barrier metal, and metal caps
CN109727942B (zh) 半导体装置以及半导体装置的制造方法
JP4506767B2 (ja) 半導体装置の製造方法
JP6137454B2 (ja) 半導体装置および半導体装置の製造方法
CN103367243B (zh) 通过氧化形成浅通孔
JP5379041B2 (ja) 半導体装置の製造方法
JP2014003336A (ja) 半導体装置の製造方法
JP2008141019A (ja) 半導体装置及び半導体装置の製造方法
JPH09199505A (ja) 半導体装置およびその製造方法
US10930615B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP2014157906A (ja) 半導体装置の製造方法及び半導体装置
JP4686962B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100611

R150 Certificate of patent or registration of utility model

Ref document number: 4533436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350