JP4529978B2 - 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 - Google Patents

配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 Download PDF

Info

Publication number
JP4529978B2
JP4529978B2 JP2006547643A JP2006547643A JP4529978B2 JP 4529978 B2 JP4529978 B2 JP 4529978B2 JP 2006547643 A JP2006547643 A JP 2006547643A JP 2006547643 A JP2006547643 A JP 2006547643A JP 4529978 B2 JP4529978 B2 JP 4529978B2
Authority
JP
Japan
Prior art keywords
wiring
electrically insulating
wiring board
conductive paste
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006547643A
Other languages
English (en)
Other versions
JPWO2007010758A1 (ja
Inventor
秀樹 東谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Publication of JPWO2007010758A1 publication Critical patent/JPWO2007010758A1/ja
Application granted granted Critical
Publication of JP4529978B2 publication Critical patent/JP4529978B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、インナービアホール接続により複数層の配線が電気的に接続された両面あるいは多層の配線基板およびその製造方法に関するものである。
近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず広く民生用機器の分野においてもＬＳＩ等の半導体チップを高密度に実装できる多層配線基板が安価に供給されることを強く要望されてきている。このような多層配線基板では微細な配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接続できることが重要である。
また、高密度配線基板が多く用いられる半導体インターポーザーの分野においては、半導体の高機能化に伴う、信号、グランド端子の増加によって、半導体の接続端子数は飛躍的に増加している。そのような半導体を従来のパッケージサイズに実装するために、半導体実装ピッチの微細化が進んでおり、半導体インターポーザーの半導体実装面については、より微細な配線が求められる。
一方、マザーボードとのボールグリッドアレイ（ＢＧＡ）実装部分についても、狭ピッチ化が進んでおり、０．５ｍｍ以下の端子ピッチが広く用いられるようになり、０．２５ｍｍピッチまでの対応が求められているのが現状である。
このような端子ピッチの減少に伴って、必然的にＢＧＡが搭載されるランド面積が小さいものとなり、ランド強度を保つために、より強固な単位面積あたりの密着力を備えた配線が求められている。
このような市場の要望に対して従来の多層配線基板の層間接続の主流となっていたスルーホール内壁の金属めっき導体に代えて、多層配線基板の任意の電極を任意の配線パターン位置において層間接続できるインナービアホール接続法すなわち全層ＩＶＨ構造樹脂多層基板と呼ばれるものがある。これは、多層配線基板のビアホール内に導電体を充填して必要な各層間のみを接続することが可能であり、部品ランド直下にインナービアホールを設けることができるために、基板サイズの小型化や高密度実装を実現することができる。また、インナービアホールにおける電気的接続は導電性ペーストを用いているために、ビアホールにかかる応力を緩和することができ、熱衝撃等による寸法変化に対して安定な電気的接続を実現することができる。
この全層ＩＶＨ構造樹脂多層基板として図８Ａ乃至図８Ｉに示すようなステップで製造される多層配線基板が従来から提案されている。
まず、図８Ａに示したのは、電気絶縁性基材２１であり、電気絶縁性基材２１の両側に保護フィルム２２をラミネート加工によって貼り付ける。続いて、図８Ｂに示すように電気絶縁性基材２１と保護フィルム２２の全てを貫通する貫通孔２３をレーザー等によって形成する。次に図８Ｃに示すように貫通孔２３に導電体として導電性ペースト２４を充填する。その後、両側の保護フィルム２２を剥離し、この状態で両側から箔状の配線材料２５を積層配置すると図８Ｄに示した状態になる。
図８Ｅに示すステップで配線材料２５を加熱加圧することにより電気絶縁性基材２１に接着させる。この加熱加圧ステップによって導電性ペースト２４が熱硬化し、配線材料２５と導電性ペースト２４の電気的接続も実現されることとなる。
次に、図８Ｆに示すように配線材料２５をエッチングによってパターニングすることによって両面配線基板２６が完成する。
次に図８Ｇに示すように、両面配線基板２６の両側に、図８Ａ〜Ｄに示したのと同様のステップで形成した導電性ペーストが充填された電気絶縁性基材２７と配線材料２８を積層配置させる。
引き続き、図８Ｈに示すステップで配線材料２８を加熱加圧することにより、電気絶縁性基材２７に接着させる。このとき、同時に両面配線基板２６と電気絶縁性基材２７も接着することになる。
この加熱加圧ステップで図８Ｅに示したステップと同様に導電性ペースト２９が熱硬化し、配線材料２８と両面配線基板上の配線３０とが高密度に接触し電気的な接続が実現されるのである。
次に、表層の配線材料２８をエッチングによってパターニングすることによって図８Ｉに示す多層配線基板が得られる。ここでは、多層配線基板として４層基板の例を示したが、多層配線基板の層数は４層に限定されるものではなく、同様のステップでさらに多層化することができる。なお、この出願の発明に関連する先行技術文献情報としては、例えば、日本特許出願特開平０６−２６８３４５号公報が知られている。
また、上記多層配線基板の貫通孔における電気的接続性をより高める手法として、配線材料と導電性ペーストの界面をサンドブラスト、ジェットスクラブ等の砥粒加工によって粗化する方法が日本特許出願特開２０００−６８６２０号公報に開示されている。
上記のように、配線材料をエッチングによってパターニングする場合には、より微細な配線を形成するために、エッチング時間を最小限に設定し、オーバーエッチングによる線細りを少なくし、線幅を高精度に制御する必要がある。すなわち、配線材料としては、表面がより平坦な材料を用いて、エッチング時間のばらつきを誘発する電気絶縁性基材への埋め込み量を低減することが必要となる。
しかしながら、表面が平坦な配線材料を用いた場合には、電気絶縁性基材との密着性が低下するために、実装の機械的ストレスが集中する個所においては、配線の密着強度が不足し、配線の剥離が生じるという課題があった。
また、微細化のために貫通孔を小径化すると、必然的に配線と導電性ペーストとの接触面積が小さくなり、電気的接触点数が減るために、導電性粒子との接触状態が電気的接続に与える影響が大きくなる。例えば、配線の密着強度を高めるために配線材料の表面を微細先鋭に粗化した場合に、かえって導電性粒子との接触面積が減少し、電気的接続を劣化させる課題があった。
本発明の配線基板は、下記の構成を有する。電気絶縁性基材と、この電気絶縁性基材に形成された貫通孔と、この貫通孔に充填された導電性ペーストと、電気絶縁性基材の片面または両面に配置され導電性ペーストと電気的に接続される配線とを備え、この配線における導電性ペーストと接する界面は、凹凸表面と平坦表面の少なくともいずれか一方を有し、更に複数の粒状凸部が形成される。
本発明は、更に、この配線基板に使用される配線材料、及び電気絶縁性基板と配線材料を積層した銅張積層板とを含む。
本発明は、更に、上記構成を有し下記ステップを有するこの配線基板の製造方法を含み、この製造方法は下記のステップを有する。
電気絶縁性基材に貫通孔を形成する貫通孔形成ステップと、この貫通孔に導電性ペーストを充填するペースト充填ステップと、電気絶縁性基材の片面または両面に配線材料を積層配置し加熱加圧によって接着する熱プレスステップと、配線材料をエッチングし配線を形成するパターニングステップとを有する。
この構成及びこの製造方法により、導電性ペーストの導電性粒子を横方向に高密度に接触させて電気的に接続し、また凹凸表面の凹部に十分導電性ペーストの樹脂を浸透させることで電子部品実装に必要な密着性の強い配線を形成することができる。また、平坦表面に複数の粒状凸部を設けることで、貫通孔における導電性ペーストと配線との電気的接続と密着性を確保し、微細な表面粗化によって配線基板の片面または両面に微細配線を形成することができ、電子部品実装に必要な配線密度を備えた配線基板を提供できる。
以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
図１Ａは本発明の実施の形態１にかかる両面の配線基板の構成を示す断面図である。電気絶縁性基材１には貫通孔３が形成されており、この貫通孔３には導電性ペースト４が充填されている。この導電性ペースト４によって貫通孔３の両端に形成された配線１１、配線１２を電気的に接続している。
まず、図１Ａに示した配線１１と導電性ペースト４との界面部Ａを拡大して示したのが図１Ｂである。
図１Ｂに示すように、配線１１の表面には、導電性ペースト４内の導電性粒子１３の平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した凹凸表面にさらに複数の粒状凸部１４が形成されている。
ここで、曲線凹凸平均間隔Ｓｍとは、粗さ曲線から、その曲線の平均線の方向に基準長さを抜き取り、基準長さ内に存在するひとつの山とそれに隣り合うひとつの谷の平均線の長さの和をそれぞれ測定し、平均値を算出したものであり、ひとつの山頂点から隣の山頂点までの距離を示す指標である。
前述したように、この曲線凹凸平均間隔Ｓｍが導電性粒子１３の平均粒径の２倍以上あるために、導電性ペースト４内の導電性粒子１３は凹凸表面の谷部に入り込むことができると共に、山部に接触した導電性粒子１３は横方向の力を受け、隣接する導電性粒子１３同士で高密度に接触することになる。つまり山部先端付近と導電性粒子１３間で電気的な接続が確保されるのである。
さらに、上記導電性粒子１３が高密度に接触する際に、導電性粒子間に存在する導電性ペースト内の樹脂が谷部側に排出され、導電性粒子同士の接触をより促進させることができる。また、この谷部側に排出された樹脂は配線１１と導電性ペーストの界面で密着層として機能するため、結果として導電性ペースト４と配線１１との密着性を高めることができる。
また、配線１１表面には粒状凸部１４が形成されている。この凸部は導電性ペースト４内に埋設することによって、より強いアンカー効果を発揮するものであり、配線１１に引き剥がし応力が働いた場合でも、導電性粒子１３との電気的接続を保つことができる。
この粒状凸部１４は、図示したように、山部の頂点付近に密集してマッシュルーム型に形成されるのが、前述した密着性を確保できる点、導電性粒子１３同士の横方向の高密度な接触を促す点でより好ましいが、粒状凸部の形成される場所は図示した例に限定されるものではなく、谷部付近に形成されていてももちろん構わない。
また、この曲線凹凸平均間隔Ｓｍが導電性粒子１３の平均粒径の２倍以上、１０倍以下であれば、貫通孔が１００μｍ以下に微細化した場合でも、横方向の導電性粒子の接触圧力を高く確保し、配線１１界面の樹脂層厚みを厚く確保できる点でより好ましい。
一方、図１Ａに示した配線１１と電気絶縁性基材１との界面部Ｂを拡大して示したのが、図１Ｃである。
図１Ｃに示すように、配線１１と電気絶縁性基材１との界面では、前述の導電性粒子１３の平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した凹凸表面が電気絶縁性基材との接触面積を広く確保すると共に、粒状凸部１４が電気絶縁性基材に埋設されるため、アンカー効果を発揮し配線の強固な密着を実現できるのである。
次に、図１Ａに示した配線１２と導電性ペースト４との界面部Ｃを拡大して示したのが図１Ｄである。
図１Ｄに示すように配線１２の表面は略平坦な表面に複数の粒状凸部１４が形成された形状である。ここで、配線１２の略平坦な表面とは、具体的には１０点平均高さＲｚが２．５ミクロン以下の表面を示すものとする。
導電性ペースト４内の導電性粒子１３は配線１２表面に設けられた粒状凸部１４にほぼ均一に接触することで、電気的な接続を確保している。この界面構造では粒状凸部のアンカー効果で密着力を確保しているため、密着強度としては、前述の配線１１の方が強くなる。
ここで、略平坦な表面に形成される粒状凸部１４はより強いアンカー効果を発揮するように隣接する粒状凸部同士が独立するように形成されている。すなわち、粒状凸部は隣接する粒状凸部との間の底付近に空間が存在するように形成されており、粒状凸部の間を浸透し表面平坦部まで導電性ペーストの樹脂が入り込むことで密着力を高めると共に、信頼性試験における粒状凸部と導電性ペースト界面のクラックの進行を抑制できる。その結果、密着性を高め、導電性ペーストと配線との電気的接続信頼性を確保できるのである。
また、図１Ａに示した配線１２と電気絶縁性基材１との界面部Ｄを拡大して示したのが図１Ｅである。
図１Ｅに示すように、電気絶縁性基材１と配線１２との界面には微少な粒状凸部が形成されており、電気絶縁性基材１に埋設される。このように配線厚みが均一であり、かつ面内に均一に粒状凸部が形成されているため、配線をエッチングする際のエッチング時間の面内ばらつきが発生しにくい。
これにより、オーバーエッチング時間を最小限に設定することができ、オーバーエッチングによる線細りを少なくし、線幅を高精度に制御することができる。その結果、エッチングによって微細配線を形成することができるのである。
また、図４Ａに示すように、貫通孔３の壁面にテーパをつけて、貫通孔端部で孔径が異なるものとしても良い。図４Ａに示すＫ、Ｌ部の拡大断面図を図４Ｂ、図４Ｃに示した。
このように、微細配線が形成される側の孔径を小さくすることで、貫通孔を覆う配線面積を小さくすることができるので、微細配線を形成する効果と合わせてさらに高密度に配線を配置することができる。
また、配線が粗い側では配線と貫通孔の接触面積を広く取ることができるので、必要以上に電気的接続性を損なうことが無い。
なお、上記した両面配線基板は表裏層配線で配線厚みが異なることがより好ましく、ベアチップ実装等で微細な配線が必要な層で配線を薄くすることでより微細な配線を形成することができると共に、ボールグリッドアレイや電子部品実装等で半田を用いる表層配線層で配線を厚くすることで、半田食われによる配線の密着力低下を抑制することができるのである。
上記したように本発明にかかる配線基板は、半導体インターポーザーのように、片面が半導体実装用に微細な配線が必要で、他方の面にマザーボードと接続するための密着性に優れたボールグリッドアレイ用の接続パッドが必要な用途に適した配線基板である。
（実施の形態２）
次に本発明の実施の形態２にかかる多層の配線基板について示す。なお、既に先に述べた実施の形態と重複する部分については、簡略化して説明することにする。
図２Ａに示したのは、本発明の実施の形態２にかかる多層配線基板の構成を示す断面図である。多層配線基板は、電気絶縁性基材１、７に設けられた貫通孔３に導電性ペースト４、９が形成されており、任意の場所で配線層間の電気的接続がなされているため、高密度に配線を収容することができる。
ここで図２Ａに示した配線１１と導電性ペースト４との界面部Ｅを拡大して示したのが図２Ｂである。また、配線１１と電気絶縁性基材７の界面部Ｆを拡大して示したのが図２Ｃである。
図１Ｂ、図１Ｃで既に説明した例と同様に、図２Ｂ、図２Ｃに示した配線１１の表面には、導電性ペースト４内の導電性粒子１３の平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した凹凸表面にさらに複数の粒状凸部１４が形成されている。この形状によって、導電性ペースト４との電気的接続と配線１１の強固な密着を両立することができるのは、既に実施の形態１で述べた例と同様である。
次に、図２Ａに示した配線１２と導電性ペースト４との界面部Ｇを拡大して示したのが図２Ｄである。また、配線１２と電気絶縁性基材７の界面部Ｈを拡大して示したのが図２Ｅである。
図２Ｄ、図２Ｅに示すように配線１２の表面は略平坦な表面に複数の粒状凸部１４が形成された形状である。先の実施の形態と同様に、配線１２の略平坦な表面とは、具体的には１０点平均高さＲｚが２．５ミクロン以下の表面を示すものとする。
これらの図に示すように、配線厚みがより均一化され、かつ面内に均一に粒状凸部が形成されているため、配線をエッチングする際のエッチング時間の面内ばらつきが発生しにくく、微細配線を形成することができるのは、既に実施の形態１で述べた例と同様である。
上記した多層配線基板は、一方の面に微細な配線を備え、他方の面に密着性に優れた配線を備えているため、半導体インターポーザーのように、片面に半導体実装用の微細な配線が必要で、他方の面にマザーボードと接続するための密着性に優れたボールグリッドアレイ用の接続パッドが必要な用途に適した配線基板である。
なお、上記した実施の形態２では、部品実装面に機械的なストレスがかかる用途を対象に、密着性に優れた配線層を表層に配置した例を示したが、多層配線基板の配線表面形状の設定については、これに限定されるものではない。たとえば、多層配線基板の内層配線密度によっては、半田によるリフロー実装の際に、多層配線基板中の水分が急激に膨張し、配線に引き剥がし応力が発生する。
このように、内層配線においても引き剥がし応力が強く発生する層に、密着性に優れた配線表面を配置し、脱湿しやすく配線に強い引き剥がし応力が発生しない配線層については微細配線に適した配線表面を配置することで、多層配線基板の内層の配線密度を効率良く高めることができるのである。
また、図３に示す多層配線基板のような、配線配置を行っても構わない。図３Ａに配線基板の断面を、図３Ｂ、図３Ｃにそれぞれ図３ＡのＩ、Ｊ部の拡大断面を示した。多層配線基板の両面の表層配線に特別強い密着強度が求められず、むしろ微細配線が求められる場合は、図示したように、配線基板の表層に略平坦な表面に複数の粒状凸部１４が形成された形状の配線を配置すると、配線基板の両面に微細配線が形成できることとなり、マルチチップモジュール基板等における実装密度をさらに高めることができる。
なお、実施の形態１で、微細配線が形成される側の貫通孔径を小さくすることで、貫通孔を覆う配線面積を小さくし、高密度に配線を配置する例について述べたが、多層配線基板についても貫通孔としてテーパ孔を使用し、貫通孔径を両端で異なるものとすることで同様の効果が得られる。また、多層配線基板の全層にわたって、小径側の貫通孔と接する面の配線表面を略平坦な表面に複数の粒状凸部１４が形成された形状とすることで、より高密度な多層配線基板を提供することができる。
なお、実施の形態１で示した両面配線基板の例において、片側の微細配線を形成する配線層を薄くすると共に、他方の半田実装パッド等が配置される配線層では配線層を厚くする例について述べたが、多層配線基板についても表層配線において同様の構成を取ることで、前述の効果が得られる。
また、多層配線基板においては、表層のみならず、内層でも配線厚みも変えることで、より高密度な多層配線基板を提供することができるのである。
（実施の形態３）
次に、本発明にかかる両面の配線基板の製造ステップについて、図５Ａ乃至図５Ｆを参照しながら説明する。なお、従来例で既に述べた部分については、簡略化して説明することにする。
まず、図５Ａに示したように電気絶縁性基材１の表裏面に保護フィルム２が形成されている。
ここで、電気絶縁性基材１の材料としては、繊維と含浸樹脂の複合基材を用いることができ、一例として繊維としては、ガラス繊維、アラミド繊維、テフロン（デュポン社登録商標）繊維、の織布や不織布を用いることができ、含浸樹脂としては、エポキシ樹脂、ＰＰＥ樹脂、ＰＰＯ樹脂、フェノール樹脂等を用いることができる。この中で、後に説明する導電性ペーストによる貫通孔での電気的接続という点から、基材については被圧縮性すなわち、熱プレスによって基材を硬化させる際に、その厚みが収縮する性質を有することがより好ましく、具体的にはアラミド繊維にエポキシ樹脂を空孔が存在するように含浸させた多孔質基材がより好ましい。
その他、電気絶縁性基材１として、フレキシブル配線基板に用いられるフィルムの両側に接着剤層が設けられた３層構造の材料を用いることもできる。具体的には、エポキシ等の熱硬化性樹脂フィルム、フッ素系樹脂、ポリイミド樹脂、液晶ポリマー等の熱可塑性フィルム基材の両面に接着剤層が設けられた基材を用いることができる。
また、保護フィルム２はＰＥＴやＰＥＮを主成分とするフィルムをラミネートによって電気絶縁性基材１の両面に貼り付けるのが簡便で生産性のよい製造方法である。
次に図５Ｂに示すように保護フィルム２、電気絶縁性基材１を貫通する貫通孔３を形成する。貫通孔３はパンチ加工、ドリル加工、レーザー加工によって形成することができるが、炭酸ガスレーザーやＹＡＧレーザーを用いれば小径の貫通孔を短時間で形成することができ生産性に優れた加工を実現できる。この貫通孔については、配線基板をより高密度化するために、壁面をテーパ形状にし貫通孔両端で孔径が異なるように加工することがより好ましく、このような形状はレーザー加工時に照射パルス条件や、焦点を調整することで貫通側の孔径が小さくなるように調整できるものである。
続いて図５Ｃに示すように貫通孔３に導電性ペースト４を充填する。導電性ペースト４は銅、銀、金等の金属もしくはそれらの金属合金の導電性粒子と樹脂成分から構成される。導電性粒子の粒径は貫通孔の径に合わせて設定されるものであり、一例として５０〜２００μｍの貫通孔径については、平均粒径１〜５μｍの導電性粒子を用いることができる。導電性粒子は粒径が揃うようにあらかじめ選別されていることが、電気的接続を安定化させる点でより好ましい。
また、保護フィルム２は導電性ペースト４が電気絶縁性基材表面に付着するのを防ぐ保護の役割と導電性ペーストの充填量を確保する役割を果たす。導電性ペーストは印刷による充填が可能なため、生産性に優れているという利点も有する。
次に、図５Ｄに示すように、前記保護フィルム２を剥離し、電気絶縁性基材の両側に配線材料５、１５を積層配置する。導電性ペースト４は保護フィルム２によって充填量を確保している。つまり、導電性ペースト４は保護フィルム２の厚み程度の高さ分だけ電気絶縁性基材１の表面より突出した状態となっている。
ここで、配線材料５の電気絶縁性基材１と接する面は、前記導電性ペースト内の導電性粒子の平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した凹凸表面にさらに複数の粒状凸部１４が形成された表面形状を備えたものである。
すなわち、配線材料５の製造方法としては、導電性ペーストに用いられる導電性粒子の粒度分布を測定し平均粒径を計測するステップと、前記測定結果に基づき平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した金属箔を選定するステップと、複数の粒状凸部を形成するステップを備えたものである。
また、配線材料１５の電気絶縁性基材１と接する面は、略平坦な表面に複数の粒状凸部１４が形成された形状である。ここで、貫通孔３としてテーパ孔を使用し、両端で貫通孔径が異なる場合には、貫通孔が小さい側に略平坦な表面に複数の粒状凸部１４が形成された形状を配置するのが配線密度を高める点でより好ましいのは実施の形態１で既に述べた例と同様である。
ここで、配線材料としては銅箔を用いるのが一般的であり、最外層の配線材料としては片面が光沢面の電解銅箔を用いる。電解銅箔の表面は、めっき条件、添加剤を調整することで凹凸形状を簡便に制御でき、また、粒状凸部については、電解めっきの電流密度を高く設定することで形成できるものである。
次に図５Ｅに示すように、加熱加圧によって、配線材料５、１５を電気絶縁性基材１の両側に接着するとともに、導電性ペースト４を熱硬化させ、導電性ペースト４を介して表裏面の配線材料を電気的に接続する。
ここで、配線材料５表面については、この曲線凹凸平均間隔Ｓｍが導電性ペースト４内の導電性粒子の平均粒径の２倍以上あるために、導電性ペースト４内の導電性粒子は凹凸表面の谷部に入り込むことができると共に、山部に接触した導電性粒子は横方向の力を受け、隣接する導電性粒子同士で高密度に接触することになる。つまり山部先端付近と導電性粒子間で電気的な接続が確保されるのである。
さらに、上記導電性粒子が高密度に接触する際に、導電性粒子間に存在する導電性ペースト内の樹脂が谷部に排出され、導電性粒子同士の接触をより促進させることができる。
また、この谷部に排出された樹脂は配線材料５と導電性ペーストの界面で密着層として機能するため、結果として導電性ペースト４と配線材料５との密着性を高めることができる。
また、配線材料５表面に形成された粒状凸部１４は導電性ペースト４内に埋設することによってより強いアンカー効果を発揮するものであり、配線材料５に引き剥がし応力が働いた場合でも、導電性粒子との電気的接続を保つことができる。
この粒状凸部１４は、図６に示したように、山部の頂点付近に密集してマッシュルーム型に形成されるのが、前述した密着性を確保できる点、導電性粒子１３同士の横方向の高密度な接触を促す点でより好ましいが、粒状凸部の形成される場所は図示した例に限定されるものではなく、谷部付近に形成されていてももちろん構わない。
ここで、貫通孔３が１００μｍ以下に微細化した場合には、配線材料５表面の曲線凹凸平均間隔Ｓｍが導電性粒子の平均粒径の２倍以上、１０倍以下であれば、横方向の導電性粒子の接触圧力を高く確保し、配線１１界面の樹脂層厚みを厚く確保できるため、電気的接続と密着性を保つことができ、より好ましい。
一方、配線材料１５表面は略平坦な表面に複数の粒状凸部１４が形成された形状であり、導電性ペースト４内の導電性粒子が配線材料１５表面に設けられた粒状凸部１４にほぼ均一に接触することで、電気的な接続を確保し、粒状凸部１４のアンカー効果で密着力を確保するのである。先の実施の形態と同様に、配線材料１５の略平坦な表面とは、具体的には１０点平均高さＲｚが２．５ミクロン以下の表面を示すものとする。
ここで、略平坦な表面に形成される粒状凸部１４は、より強いアンカー効果を発揮するように隣接する粒状凸部同士が独立するように形成されている。すなわち、粒状凸部は隣接する粒状凸部との間の底付近に空間が存在するように形成されており、粒状凸部の間を浸透し表面平坦部まで導電性ペーストの樹脂が入り込むことで密着力を高めると共に、信頼性試験における粒状凸部と導電性ペースト界面のクラックの進行を抑制できる。その結果、密着性を高め、導電性ペーストと配線との電気的接続信頼性を確保できるのである。
また、このような独立した粒状凸部を電解めっきで形成するにあたっては、粒状凸部形成前の表面平坦度を低く抑えることが重要である。すなわち、表面に凹凸が存在した場合、表面の凸部での電流密度が高くなり、底に形成される粒状凸部は連続した形状になりやすい。一例として、本実施の形態では表面平坦度Ｒａとしては４μｍ以下の銅箔に、粒状凸部を形成し、粒状凸部を独立した形状にしている。
さらに、本実施の形態においては、粒状凸部形成後に粒を強固に付着させるために行う粒表面への被覆めっきについても、前述の独立性を損なわない程度の条件を設定した。
また、配線材料５、１５の表面にはＣｒ、Ｚｎ、Ｎｉ、Ｃｏ、Ｓｎもしくはこれら金属の酸化物皮膜、合金皮膜を形成することが樹脂との密着を向上させる点で好ましい。しかし、このような表面処理層は多量に付着させると、これらの表面処理層が絶縁の性質を有することから、導電性ペースト４との電気的な接触を阻害し、結果として多層配線基板におけるビア接続信頼性を劣化させることになる。そこで、表面処理としては、表面処理の間から配線材料の母材である金属材料（例えば、配線材料が銅箔の場合には銅）が露出する程度の５０ｎｍ以下の極薄い厚みで形成することがより好ましい。
次に配線材料５、１５の表面に感光性レジストを全面に形成した後に、露光、現像によってパターン形成する。レジストとしては、ドライフィルムタイプと液状タイプを用いることができる。ここで、微細なパターン形成が必要でない場合には、感光性材料を用いずに、レジスト材料をスクリーン印刷等にて印刷形成してももちろん構わない。引き続き、配線材料５、１５をエッチングし、感光性レジストを除去すると図５Ｆに示す両面配線基板６の状態となる。
ここで、配線材料１５の電気絶縁性基材１と接触する面には微少な粒状凸部が形成されており、電気絶縁性基材１に埋設されている。このように配線厚みが均一であり、かつ面内に均一に粒状凸部が形成されているため、配線をエッチングする際のエッチング時間の面内ばらつきが発生しにくい。これにより、オーバーエッチング時間を最小限に設定することができ、オーバーエッチングによる線細りを少なくし、線幅を高精度に制御することができる。その結果、エッチングによって微細配線を形成することができるのである。
なお、配線基板を半導体インターポーザー基板として用いる場合には、配線材料５、配線材料１５は厚みの異なる材料を用いることがより好ましく、微細配線を形成する配線材料１５については、１０μｍ以下の材料を用いることで、２５μｍ以下の配線を形成することが可能となり、配線材料１５については、１０μｍ以上の材料を用いることで、半田食われによる界面の密着力低下を抑制することができる。
また、配線材料１５は１０μｍ以下の厚みの金属箔を用いても構わないが、ハンドリング性に優れる１０μｍ以上の厚手の箔を、電気絶縁性基材に貼り付けたあとに、全面を均一にエッチング除去することで、厚みを薄くしても同様の効果が得られる。
このように、最外層の配線材料を均一厚み除去することで薄手化することで、単独では破断、皺、屈曲等でハンドリングできない薄い配線材料を用いることが可能となり、結果としてより微細な配線を形成することができる。なお、上記例は配線材料の厚みを限定するものではなく、配線材料の表面形状に関わらず、厚みを薄くすることでより微細な配線が形成し易くなる。
このように、本発明の製造方法によれば、一方の面に微細な配線を備え、他方の面に密着性に優れた配線を備えた、半導体インターポーザーに好適な両面配線基板を製造することができる。
なお、電気絶縁性基材１の少なくとも片面に予め配線材料５あるいは配線材料１５を積層した銅張積層板を用いて配線基板を製造することもできる。
配線材料５が積層された銅張積層板を用いた場合は、電子部品実装に必要な強い密着性を有する配線を備えた配線基板を提供することができ、配線材料１５が積層された銅張積層板を用いた場合は、電子部品実装に必要な配線密度を備えた配線基板を提供することができる。
すなわち、配線基板の要求される仕様、特性に応じて、配線材料５、または配線材料１５、あるいは両方が積層された銅張積層板を用いて配線基板を製造することができる。
（実施の形態４）
次に、本発明にかかる多層の配線基板の製造ステップについて、図７Ａ乃至図７Ｉを参照しながら説明する。なお、実施の形態３と重複する部分については、簡略化して説明することにする。
まず、図７Ａに示したように電気絶縁性基材１の表裏面に保護フィルム２が形成されている。
次に図７Ｂに示すように保護フィルム２、電気絶縁性基材１を貫通する貫通孔３を形成する。
この貫通孔については、配線基板をより高密度化するために、壁面をテーパ形状にして貫通孔両端で孔径が異なるように加工することがより好ましく、実施の形態３で既に述べたように、多層配線基板の全層にわたって、小径側の貫通孔と接する面の配線表面を略平坦な表面に複数の粒状凸部１４が形成された形状とすることで、より高密度な多層配線基板を提供することができる。なお、図で示した貫通孔壁面のテーパの向きはこれに限定されるものではなく、一方向に揃っていなくても同様の効果が得られる。
続いて図７Ｃに示すように貫通孔３に導電性ペースト４を充填する。次に、図７Ｄに示すように、前記保護フィルム２を剥離し、電気絶縁性基材の両側に配線材料１６を積層配置する。
ここで、配線材料１６の電気絶縁性基材１と接触する表面の形状は、前記導電性ペースト内の導電性粒子の平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した凹凸表面にさらに複数の粒状凸部１４が形成された表面形状と、先の実施の形態と同様の略平坦な表面に複数の粒状凸部１４が形成された表面形状のいずれかから選ばれるものであり、配線密度や付加される機械的ストレスに応じて、配線材料ごとに独立して任意に設定できるものである。
また、図２Ａに示したＭ部の拡大図を図６に示したが、配線材料１６の外層側面は、略平坦な表面に複数の粒状凸部が形成された形状であることがより好ましく、エッチングレジストが接触する面の粗化度を小さくすることで、レジスト除去の際の剥離性を向上させ、結果としてレジスト残渣の発生を抑制し、パターニング不良を低減することができると共に、配線材料１６の厚みをより均一化できるので、エッチング時間のばらつきを抑制し微細配線が形成できる。
次に図７Ｅに示すように、加熱加圧によって、配線材料１６を電気絶縁性基材１の両側に接着するとともに、導電性ペースト４を熱硬化させ、導電性ペースト４を介して表裏面の配線材料１６を電気的に接続する。引き続き、配線材料１６をエッチングによってパターニングすると、図７Ｆに示す両面配線基板６の状態となる。
次に、図７Ｇに示すように、両面配線基板６の両側に、図７Ａ乃至図７Ｄに示したのと同様のステップで形成した導電性ペーストが充填された電気絶縁性基材７と配線材料５、１５を積層配置させる。
ここで、配線材料５の電気絶縁性基材７と接触する面については、前記導電性ペースト内の導電性粒子の平均粒径の２倍以上の曲線凹凸平均間隔Ｓｍを有した凹凸表面にさらに複数の粒状凸部１４が形成された表面形状であり、配線材料１５の電気絶縁性基材７と接触する面については、略平坦な表面に複数の粒状凸部１４が形成された表面形状であることは、既に実施の形態３で述べた例と同様であり、配線密度や付加される機械的ストレスに対応して選択されるものである。
次に、図７Ｈに示すステップで配線材料５、１５を加熱加圧することにより、電気絶縁性基材７に接着させる。このとき、同時に両面配線基板６と電気絶縁性基材７も接着することになる。この加熱加圧ステップで図７Ｅに示したステップと同様に導電性ペースト９が熱硬化し、配線材料５、１５と両面配線基板上の配線と高密度に接触し電気的な接続が実現されるのである。引き続き、配線材料５、１５をエッチングによってパターニングすると図７Ｉに示す多層配線基板が形成できる。
ここで、より配線を微細化するために、配線材料１５として、配線材料５に比べて薄い金属箔を用いることができるのは実施の形態３で述べた例と同様であり、ハンドリング性に優れる厚手金属箔を積層接着した後に、均一にエッチング除去し、厚みを薄くしてももちろん構わない。また、多層配線基板においては、表層、内層配線において配線層にかかる機械的ストレスに応じて配線表面の形状を設定するのみならず、配線厚みも変えることで、より高密度な多層配線基板を提供することができる。
このように、本発明の製造方法によれば、表面状態の異なる複数種類の配線を多層配線基板のなかに混在させることで、貫通孔における導電性ペーストと配線との電気的接続を確保しつつ、機械的ストレスの影響を受けにくい層には微細配線を形成し、機械的ストレスを受ける層には密着性に優れた配線を形成することで、電子部品実装に必要な配線密着性を備えつつ配線密度を高めた配線基板を提供できる。
また、多層配線基板の両面にベアチップ実装を行う場合などは、配線１２に替えて、配線１１と同様に略平坦な表面に複数の粒状凸部１４が形成された形状の配線を配置すると、配線基板の両面に微細配線が形成できることとなり、より高密度な配線基板を提供できる。
なお、ここでは多層配線基板として４層基板の例を示したが、多層配線基板の層数は４層に限定されるものではなく、同様のステップでさらに多層化することができる。
なお、電気絶縁性基材１の少なくとも片面に予め配線材料５あるいは配線材料１５を積層した多層の銅張積層板を用いて配線基板を製造することもできる。
配線材料５が積層された多層の銅張積層板を用いた場合は、電子部品実装に必要な強い密着性を有する配線を備えた配線基板を提供することができ、配線材料１５が積層された多層の銅張積層板を用いた場合は、電子部品実装に必要な配線密度を備えた配線基板を提供することができる。
すなわち、多層の配線基板の要求される仕様、特性に応じて、配線材料５、または配線材料１５、あるいは両方が最外層に積層された多層の銅張積層板を用いて配線基板を製造することができる。
以上のように本発明によれば、電子部品実装に必要な密着性の強い配線を形成することができるとともに、微細な表面粗化によって配線基板の片面または両面に微細配線を形成することができる。電子部品実装の高信頼性と高密度化に有用であり、多くの電子機器に利用することができる。
本発明の実施の形態１における配線基板の構造を示す断面図 本発明の実施の形態１における界面Ａ部を拡大した断面図 本発明の実施の形態１における界面Ｂ部を拡大した断面図 本発明の実施の形態１における界面Ｃ部を拡大した断面図 本発明の実施の形態１における界面Ｄ部を拡大した断面図 本発明の実施の形態２における配線基板の構造を示す断面図 本発明の実施の形態２における界面Ｅ部を拡大した断面図 本発明の実施の形態２における界面Ｆ部を拡大した断面図 本発明の実施の形態２における界面Ｇ部を拡大した断面図 本発明の実施の形態２における界面Ｈ部を拡大した断面図 本発明の実施の形態２における配線基板の構造を示す断面図 本発明の実施の形態２における界面Ｉ部を拡大した断面図 本発明の実施の形態２における界面Ｊ部を拡大した断面図 本発明の実施の形態１における配線基板の構造を示す断面図 本発明の実施の形態１における界面Ｋ部を拡大した断面図 本発明の実施の形態１における界面Ｌ部を拡大した断面図 本発明の実施の形態３における配線基板の製造方法を示すステップの断面図 本発明の実施の形態３における配線基板の製造方法を示すステップの断面図 本発明の実施の形態３における配線基板の製造方法を示すステップの断面図 本発明の実施の形態３における配線基板の製造方法を示すステップの断面図 本発明の実施の形態３における配線基板の製造方法を示すステップの断面図 本発明の実施の形態３における配線基板の製造方法を示すステップの断面図 本発明の配線基板に用いる配線材料の表面を拡大して示した断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 本発明の実施の形態４における配線基板の製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図 従来の配線基板における製造方法を示すステップの断面図
符号の説明
１，７ 電気絶縁性基材
２ 保護フィルム
３ 貫通孔
４，９ 導電性ペースト
５，１５，１６ 配線材料
６ 両面配線基板
１１，１２ 配線
１３ 導電性粒子
１４ 粒状凸部

Claims (9)

  1. 電気絶縁性基材と、前記電気絶縁性基材に形成された貫通孔と、前記貫通孔に充填された導電性ペーストと、前記電気絶縁性基材の片面または両面に配置され前記導電性ペーストと電気的に接続される配線とを備え、前記配線における前記導電性ペーストと接する界面は、凹凸表面に更に複数の粒状凸部が形成され、前記凹凸表面は、曲線凹凸平均間隔Ｓｍが、前記導電性ペースト内の導電性粒子の平均粒径の２倍以上かつ１０倍以下であり、前記複数の粒状凸部は、前記凹凸表面の凸部の頂点付近に密集して形成され、前記配線に用いられる配線材料は電解銅箔であることを特徴とする配線基板。
  2. 前記配線は、前記電気絶縁性基材の両面に備えられ、前記両面において互いに厚みが異なることを特徴とする請求項１に記載の配線基板。
  3. 貫通孔に充填された導電性ペーストを備えた電気絶縁性基材の片面または両面に配置されて前記導電性ペーストと電気的に接続するために用いられる電解銅箔からなる配線材料であって、前記導電性ペーストと接する面は、凹凸表面に更に複数の粒状凸部が形成され、前記凹凸表面は、曲線凹凸平均間隔Ｓｍが、前記導電性ペースト内の導電性粒子の平均粒径の２倍以上かつ１０倍以下であり、前記複数の粒状凸部は前記凹凸表面の凸部の頂点付近に密集して形成されていることを特徴とする配線材料。
  4. 貫通孔に充填された導電性ペーストを備えた電気絶縁性基板と、請求項３記載の配線材料とを積層したことを特徴とする銅張積層板。
  5. 電気絶縁性基材に貫通孔を形成する貫通孔形成ステップと、前記貫通孔に導電性ペーストを充填するペースト充填ステップと、前記電気絶縁性基材の片面または両面に配線材料を積層配置し、加熱加圧によって接着する熱プレスステップと、前記配線材料をエッチングし配線を形成するパターニングステップとを備え、前記配線材料は、前記導電性ペーストと接する界面が、凹凸表面に更に複数の粒状凸部が形成され、前記凹凸表面は、曲線凹凸平均間隔Ｓｍが、前記導電性ペースト内の導電性粒子の平均粒径の２倍以上かつ１０倍以下であり、前記複数の粒状凸部は、前記凹凸表面の凸部の頂点付近に密集して形成され、前記配線材料は電解銅箔であることを特徴とする配線基板の製造方法。
  6. 前記配線材料は、前記電気絶縁性基材の両面に備えられ、前記両面において互いに厚みが異なることを特徴とする請求項５に記載の配線基板の製造方法。
  7. 前記配線材料は、前記電気絶縁性基材の両面に備えられ、更に、片面側の配線材料について、均一厚み除去するステップを備えることを特徴とする請求項５に記載の配線基板の製造方法。
  8. 前記配線材料は前記電気絶縁性基材の両面に備えられ、一方の面の前記界面は前記凹凸表面を有し、他方の面の前記界面は前記平坦表面を有することを特徴とする請求項５に記載の配線基板の製造方法。
  9. 前記電気絶縁性基材は複数層より成り、前記貫通孔形成ステップと前記ペースト充填ステップと前記熱プレスステップと前記パターニングステップとは、それぞれ複数回のステップを備えることを特徴とする請求項５に記載の配線基板の製造方法。
JP2006547643A 2005-07-15 2006-07-07 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法 Expired - Fee Related JP4529978B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2005206426 2005-07-15
JP2005206427 2005-07-15
JP2005206428 2005-07-15
JP2005206427 2005-07-15
JP2005206428 2005-07-15
JP2005206426 2005-07-15
PCT/JP2006/313559 WO2007010758A1 (ja) 2005-07-15 2006-07-07 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007010758A1 JPWO2007010758A1 (ja) 2009-01-29
JP4529978B2 true JP4529978B2 (ja) 2010-08-25

Family

ID=37668640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006547643A Expired - Fee Related JP4529978B2 (ja) 2005-07-15 2006-07-07 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法

Country Status (6)

Country Link
US (1) US7968803B2 (ja)
EP (1) EP1903840A4 (ja)
JP (1) JP4529978B2 (ja)
KR (1) KR20070073730A (ja)
TW (1) TW200718299A (ja)
WO (1) WO2007010758A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
JP2009194143A (ja) * 2008-02-14 2009-08-27 Elpida Memory Inc 半導体装置
DE102011075009B4 (de) * 2011-04-29 2019-11-14 Continental Automotive Gmbh Auf einem Träger angeordnete Kontaktfläche zur Verbindung mit einer auf einem weiteren Träger angeordneten Gegenkontaktfläche
JP5719740B2 (ja) * 2011-09-30 2015-05-20 株式会社日立製作所 配線材料および、それを用いた半導体モジュール
WO2013111995A1 (ko) * 2012-01-27 2013-08-01 주식회사 아모그린텍 다층 인쇄 회로 기판 및 이의 제조 방법
JP5986801B2 (ja) * 2012-05-23 2016-09-06 日本発條株式会社 ディスク装置用サスペンションの配線部材と、ディスク装置用サスペンション
BR112016015182B1 (pt) * 2013-12-30 2022-10-04 Pgs Geophysical As Sistema e método de controle para vibradores marinhos que operam próximo de fontes de sinais sísmicos impulsivos
JP6406598B2 (ja) * 2014-07-24 2018-10-17 学校法人福岡大学 プリント配線板及びその製造方法
EP3177117A4 (en) * 2015-01-30 2017-12-20 Fujikura, Ltd. Wiring body, wiring substrate, and touch sensor
US10685943B2 (en) * 2015-05-14 2020-06-16 Mediatek Inc. Semiconductor chip package with resilient conductive paste post and fabrication method thereof
KR20160140258A (ko) * 2015-05-29 2016-12-07 삼성전기주식회사 패키지용 수지 조성물, 이를 이용한 절연 필름 및 인쇄회로기판
US11812562B2 (en) * 2021-08-30 2023-11-07 International Business Machines Corporation Creating a standoff for a low-profile component without adding a process step

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068620A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2001102754A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 多層配線基板
JP2001308534A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法
JP2001345528A (ja) * 2000-06-02 2001-12-14 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003008161A (ja) * 2001-06-26 2003-01-10 Matsushita Electric Ind Co Ltd 導電体、および回路基板
JP2004281621A (ja) * 2003-03-14 2004-10-07 Nec Saitama Ltd 配線基板
JP2005101398A (ja) * 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601128B2 (ja) 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
US5403672A (en) * 1992-08-17 1995-04-04 Hitachi Chemical Co., Ltd. Metal foil for printed wiring board and production thereof
EP1220588B1 (en) * 1999-07-12 2006-09-13 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
JP3306404B2 (ja) * 2000-01-28 2002-07-24 三井金属鉱業株式会社 表面処理銅箔の製造方法及びその製造方法で得られた表面処理銅箔を用いた銅張積層板
JP3690962B2 (ja) * 2000-04-26 2005-08-31 三井金属鉱業株式会社 キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板
JP3261119B2 (ja) * 2000-05-16 2002-02-25 三井金属鉱業株式会社 プリント配線板の製造方法
JP4062907B2 (ja) * 2001-11-12 2008-03-19 松下電器産業株式会社 回路基板およびその製造方法
TW200420208A (en) * 2002-10-31 2004-10-01 Furukawa Circuit Foil Ultra-thin copper foil with carrier, method of production of the same, and printed circuit board using ultra-thin copper foil with carrier
JP4226927B2 (ja) * 2003-02-18 2009-02-18 三井金属鉱業株式会社 キャパシタ層形成用の両面銅張積層板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068620A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 回路基板及びその製造方法
JP2001102754A (ja) * 1999-09-30 2001-04-13 Kyocera Corp 多層配線基板
JP2001308534A (ja) * 2000-04-26 2001-11-02 Matsushita Electric Ind Co Ltd 配線基板及びその製造方法
JP2001345528A (ja) * 2000-06-02 2001-12-14 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP2003008161A (ja) * 2001-06-26 2003-01-10 Matsushita Electric Ind Co Ltd 導電体、および回路基板
JP2004281621A (ja) * 2003-03-14 2004-10-07 Nec Saitama Ltd 配線基板
JP2005101398A (ja) * 2003-09-26 2005-04-14 Mitsui Mining & Smelting Co Ltd 銀系被覆層付銅箔及びその銀系被覆層付銅箔を用いた銅張積層板

Also Published As

Publication number Publication date
JPWO2007010758A1 (ja) 2009-01-29
EP1903840A1 (en) 2008-03-26
KR20070073730A (ko) 2007-07-10
TW200718299A (en) 2007-05-01
TWI344323B (ja) 2011-06-21
US20100032202A1 (en) 2010-02-11
WO2007010758A1 (ja) 2007-01-25
EP1903840A4 (en) 2013-05-01
US7968803B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
JP4529978B2 (ja) 配線基板、配線材料、及び銅張積層板、及び配線基板の製造方法
JP5010737B2 (ja) プリント配線板
JP4935139B2 (ja) 多層プリント配線板
US9167692B2 (en) Wiring board, semiconductor device, and method of manufacturing wiring board
WO2004103039A1 (ja) 両面配線基板および両面配線基板の製造方法並びに多層配線基板
JP4917271B2 (ja) 配線基板の製造方法
KR20120108952A (ko) 회로 기판의 제조 방법 및 전자 장치의 제조 방법
US20160255717A1 (en) Multilayer wiring board
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
JP6715618B2 (ja) プリント配線板
WO2013061500A1 (ja) フレキシブル配線基板およびその製造方法
JP5432800B2 (ja) 配線基板の製造方法
JP4396493B2 (ja) 配線基板の製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
CN100591193C (zh) 布线基板、布线材料、覆铜层压板以及布线基板的制造方法
JP2012169486A (ja) 基材、配線板、基材の製造方法及び配線板の製造方法
KR100797669B1 (ko) 인쇄회로기판 및 그 제조방법
JP3705573B2 (ja) 配線基板の製造方法
JP5134713B2 (ja) 配線基板
TWI420989B (zh) 印刷電路板及其製造方法
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
JP2005260012A (ja) 両面配線基板及び多層配線基板の製造方法
JP2005150447A (ja) 配線基板とその製造方法
JP4283143B2 (ja) 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板
JP2023136298A (ja) 多層基板、多層基板の製造方法及び電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061208